JPH0680771B2

JPH0680771B2 - 混成集積回路装置

Info

Publication number: JPH0680771B2
Application number: JP1120901A
Authority: JP
Inventors: 浩二長浜; 明風見; 永清水; 修中本; 克実大川; 保広小池; 正雄金子; 聖和上野; 保雄斎藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-05-15
Filing date: 1989-05-15
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH02299252A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばEPROM（紫外線消去形プログラマブル・リード・
オンリ・メモリー）を実装してなるEPROM内蔵型の混成
集積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路（IC）
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成されている。

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小形軽量化が図れない。

かかる従来のEPROM素子の実装製造を第12図に従って説
明すると、第12図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン（4
1）が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板（42）のスルーホール（43）にサーディ
ップ型パッケージに組込まれEPROM素子（44）が搭載さ
れている。このEPROM素子（44）はヘッダー（45）およ
びキャップ（46）を有し、前記ヘッダー（45）はセラミ
ック基材（47）に外部導出リード（48）か低融点ガラス
材で接着されている。又このヘッダー（45）はガラスに
金粉が多量に混入したいわゆる金ペースを焼結した素子
搭載部（50）が前記低融点ガラス材上或はセラミック基
材（47）上に接着されており、この素子搭載部（50）に
EPROMチップ（51）が紫外線照射面を上にして装着さ
れ、このチップ（51）の電極と前記外部導出リード（4
8）とが金属細線（52）によって接続されている。前記
キャップ（46）は蓄部材であって、前記EPROMチップ（5
1）の紫外線照射面と対向する部分に窓（53）を有する
セラミック基材（54）を含み、このキャップ（46）は低
融点ガラスによってヘッダー（45）に配置されたEPROM
チップ（51）を密封している。この様にEPROMチップ（5
1）を密封したEPROM素子（44）は、前記絶縁性基板（4
2）のスルーホール（43）に外部導出リード（48）を挿
通させ半田によって固定される。このスルーホール（4
3）は導電性配線パターン（41）によって所要の配線引
回しが施され、前記絶縁性基板の端部に設けられた雄型
コネクタ端子部（55）から図示しない雌型コネクタへと
接続される。

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ（51）に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール（43）に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温（400〜500℃）シールとなり、EPROMチップの
電極（アルミニウム）と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。

斯る問題を解決するために第13図に示したEPROM実装構
造がある。

以下に第13図に示したEPROM実装構造について説明す
る。

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）は、
EPROMチップ（61）を載置するチップ搭載エリヤ（60c）
を有し、前記配線パターン（60b）は、このエリヤ近傍
から主表面（60a）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ（60c）に
は、EPROMチップ（61）が搭載され、このチップ（61）
の表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。前記EPROMチップ（61）の紫
外線照射面（61a）上には紫外線透過性樹脂（63）（例
えば東レ社製、型名TX−978）を介して、紫外線透過性
窓材（64）が固着されている。その窓材（64）は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材（64）の頂部面（64a）は、EPROMチッ
プ（61）の紫外線照射面に光を導入する面であるから、
この頂部面（64a）を除いた残余の窓材（64）部分と、
金属細線（62）と、この金属細線（62）と前記配線パタ
ーン（60b）との接続部分とが合成樹脂（65）（例えば
日東電工社製、型名MP−10）で被覆されている。もし、
絶縁性基板（60）と、EPROMチップ（61）と窓材（64）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（60）のチップ搭載エリヤ（60c）をザグリ穴
としてこの基板（60）の厚さの半分程度握れば良い。又
この様なザグリ穴としておけば、合成樹脂（65）の流れ
止めダムが形成され湿気などの進入に対して有効に作用
する。

第12図および第13図で示したEPROM実装構造は特開昭60
−83393号公報（H05K 1/18）に記載されている。

（ハ）発明が解決しようとする課題第14図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
4図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。更に第14図に示したEPROM構造ではE
PROMのプログラムデータを消去する場合、プリント基板
上に紫外線を照射し消去した後、EPROMから延在された
引回し線の導電パターン像にプローブ等の書込み用の端
子を当接して再書込みを行わなければならず、従来の一
般的なROMライターを使用することができずEPROMの再書
込みという点で煩雑となる問題がある。

また、第13図に示したEPROM実装構造では消去後の再書
込みという点ではEPROMをプリント基板から着脱するこ
とが可能であるために、一般的なROMライターを用いて
の書込みが行えるために比較的容易に行える。しかしな
がら、第12図に示した実装構造においても第14図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。

更に第13図および第14図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。

更に第13図および第14図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。

更に第13図及び第14図で示したEPROM実装構造では一枚
のプリント基板上にEPROMとディスクリート部品からな
るマイクロコンピュータ及びその周辺の回路素子の全て
の素子が搭載されているため上述した様にシステム自体
の小型化という点で大きな問題となる。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、二
枚の集積回路基板を固着一体化するケース材の一側面に
不揮発性メモリーを配置し且つ二枚の基板上に形成した
導電路と接続し、マイクロコンピュータ及びその周辺回
路素子を二枚の基板とケース材とで形成された封止空間
内に配置したことを特徴とする。

従ってEPROMを搭載した混成集積回路を小型化でしかも
二枚の基板上の全面に回路素子を実装することができ、
高密度実装のEPROM内臓の混成集積回路装置を提供する
ことができる。

（ホ）作用この様に本発明に依れば、二枚の基板を固着一体化する
ケース材の一側面に不揮発性メモリーを配置し、夫々の
基板上の導電路と接続しているので、不揮発性メモリー
の載置位置を任意に設定でき、内蔵するマイクロコンピ
ュータとの電気的接続を考慮して、効率良くEPROMとマ
イクロコンピュータとを接続することができ、信号線即
ち導電路の引回し線を不要にすることができる。

更にEPROMの隣接する位置に最も関連の深いマイクロコ
ンピュータを配置でき、EPROMとマイクロコンピュータ
間のデータのやりとりを行うデータ線を最短距離あるい
は最小距離で実現でき、データ線の引回しによる実装密
度のロスを最小限に抑制することになり、高密度の実装
が行える。

更に本発明では不揮発性メモリー以外の全ての回路素子
はチップ部品で二枚の基板とケース材とで形成された封
止空間内に配置され且つ不揮発性メモリーは夫々の基板
の周端部の導電路に接続され、実質的にケース材の側面
に搭載されることにより、夫々の基板全面を実装面積と
して利用できるため、小型化あるいは高密度実装の優れ
たEPROM内蔵の混成集積回路装置を提供することができ
る。

（ヘ）実施例以下に第１図乃至第12図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、二枚の集積回路基板（２）（３）と、二枚の集
積回路基板（２）（３）上に形成された所望形状の導電
路（５）と、夫々の導電路（５）と接続された不揮発性
メモリー（６）と、そのメモリー（６）からデータを供
給され且つ不揮発性メモリー（６）が搭載された導電路
（５）と接続されたマイクロコンピュータ（７）と、二
枚の基板（２）（３）上の導電路（５）と接続された周
辺の回路素子（８）と、二枚の基板（２）（３）を離間
して一体化するケース材（９）とをから構成される。

二枚の集積回路基板（２）（３）はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その二枚の基板（２）（３）の表面には第
４図に示す如く、周知の陽極酸化により酸化アルミニウ
ム膜（９）（アルマイト層）が形成され、その一主面側
に10〜70μ厚のポリイミド等のフレキシブル性を有した
絶縁樹脂層（10）が貼着される。更に絶縁樹脂層（10）
上には10〜70μ厚の銅箔（11）が絶縁樹脂層（10）と同
時にローラーあるいはホットプレス等の手段により貼着
されている。ところで、二枚の基板（２）（３）はフレ
キシブル性を有する絶縁樹脂層（10）によって所定の間
隔離間されて連結された状態となっている。

二枚の基板（２）（３）の一主面上に設けられた銅箔
（11）表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属（金、
銀、白金）メッキ層が銅箔（11）表面にメッキされる。
然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔（11）のエッチングを行い所望の導電路（５）
が形成される。ここでスクリーン印刷による導電路
（５）の細さは0.5mmが限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻技術に依り約２
μまでの極細導電路（５）の形成が可能となる。

夫々の基板（２）（３）上の導電路（５）には非揮発性
メモリー（６）とそのメモリー（６）からデータを供給
されるマイクロコンピュータ（７）が搭載され、一方の
基板（３）及び他方の基板（２）上の導電路（５）にそ
の周辺の回路素子（８）が搭載されている。また両基板
（２）（３）の一側辺あるいは対向する側辺周端部に導
電路（５）が延在され外部リード端子（12）（13）を固
着するための複数のパッドが形成されている。このパッ
ドには外部リード端子（12）（13）が半田によって固着
され、水平に導出されてその中央部分で略直角に折曲ら
れている。また両基板（２）（３）上に形成されている
導電路（５）はフレキシブル樹脂層（10）上に形成され
ているので二枚の基板（２）（３）を股がる様にパター
ニングされ両基板（２）（３）の接続が所定の位置でし
かも任意に行えることができる。

不揮発性メモリー（６）としてEPROM（Eras-able Progr
amable Read Only Memory）が用いられる（以下不揮発
性メモリー（６）をEPROMという）。このEPROM（６）は
周知の如く、EPROM（６）のペレットに形成されている
フローティングゲートに蓄積されている電子（プログラ
ム・データ）を光を照射して励起させて未記憶状態のペ
レットに戻し再書込みして利用できる素子である。

一般的なEPROM（６）の構造は第５図および第６図に示
す様にDIP（デュアル・イン・ライン）型であり、大別
すると樹脂モールド型パッケージタイプとセラミックス
型パッケージタイプとがある。樹脂モールド型あるいは
セラミックス型のいずれのタイプにおいてもペレット
（14）のメモリーを消去するために光を照射する必要が
あるため、ペレット（14）の上面にあたる部分はエネル
ギーの高い光（紫外線）を透過する透過部材（15）が配
置されている。本実施例ではDIP型のEPROM（６）であれ
ば樹脂モールド型あるいはセラミックス型のどちらかの
タイプのパッケージを用いてもよい。この様なEPROM装
置は特開昭53−74358号公報および特開昭62−290160号
公報に開示されている。

本実施例ではEPROM（６）にはDIP型のEPROM装置を用い
たが、EPROM（６）の型は基本的には任意であり、例え
ばセラミック型あるいは樹脂モールド型のLCC,PLCC等の
パッケージでも用いることが可能である。LCCおよびPLC
C夫々のタイプのEPROM装置はその底面の四側辺に接続用
の電極が設けられた構造である。LCCおよびPLCC型のEPR
OMはDIP型のEPROMに比べて小型化になるが本実施例では
最っとも普及率の高いDIP型のEPROM装置を用いて説明す
るが、より小型化のシステムを要求する場合にはLCC,PL
CC型のEPROM装置を用いればその効果は大である。ま
た、LCC,PLCC型のEPROMはDIP型と同様にソケットを介し
て基板上に搭載される。

一方、EPROM（６）のプログラム・データを選択して供
給されるマイクロコンピュータ（７）およびその周辺の
回路素子（８）のIC、トランジスタ、チップ抵抗および
チップコンデンサー等はチップ部品で所望の導電路
（５）上に半田付けあるいはAgペースト等のろう材によ
って付着され、マイクロコンピュータ（７）および回路
素子（８）は近傍の導電路（５）にボンディング接続さ
れている。更に導電路（５）間にはスクリーン印刷によ
るカーボン抵抗体あるいはニッケルメッキによるニッケ
ルメッキ抵抗体が抵抗素子として形成されている。

上述した二枚の基板（２）（３）はケース材（９）を挾
持する様に固着一体化され、そのケース材（９）の一辺
の側面にEPROM（６）が配置される。即ち、EPROM（６）
は夫々の基板（２）（３）の導電路（５）と接続され、
二枚の基板（２）（３）上に搭載されることになる。更
に詳述すればEPROM（６）は夫々の基板（２）（３）の
周端部の導電路（５）上に固着された一対のソケット
（16）を介して導電路（５）と接続されることになる。

ケース材（９）は絶縁部材の熱可塑性樹脂から形成さ
れ、第３図に示す如く、二枚の基板（２）（３）を所定
間隔離間して封止空間（21）を形成するために一定の厚
みを有し枠状に形成されている。ケース材（９）の一側
面にはソケット（16）、即ち、EPROM（６）を収納する
ための孔（４）が設けられている。その孔（４）はEPRO
M（６）とソケット（16）を収納でき且つ、EPROM（６）
の外形と実質的に同形状で形成されている。またEPROM
（６）の挿脱を容易に行うためにEPROM（６）より若干
大きめに形成されている。更に孔（４）が設けられたケ
ース材（９）の他の一側辺には両基板（２）（３）を配
置したときに樹脂層（10）が容易に折曲される様に円弧
状に形成されている。

ケース材（９）と二枚の基板（２）（３）との固着は接
着シートによって行われ、フィルム樹脂層（10）によっ
て連結された両基板（２）（３）でケース材（９）を挾
む様に且つ搭載された回路素子を対向させる様にして固
着される。このとき、両基板（２）（３）を連結するフ
ィルム樹脂層（10）は上述したケース材（９）に設けら
れた円弧状部と当接されて折曲げされるため折曲げ部分
の導電路（５）が折曲時に切断する恐れはない。ケース
材（９）と両基板（２）（３）とを一体化したのち、連
結部の樹脂層（10）が露出されるため、本実施例では蓋
体（20）で露出した連結部分を完全に封止するものとす
る。尚、蓋体（20）はケース材（９）と同一材料で形成
され、その接着は上述した接着シート等の所定の手段に
よって行われている。

ケース材（９）と二枚の基板（２）（３）を固着一体化
すると、ケース材（９）の一側辺に設けた孔（４）と基
板（２）（３）間にEPROM（６）が配置される。即ち、
孔（４）が固着される基板（２）（３）上の周端部には
EPROM（６）と接続される複数の導電路（５）が形成さ
れ、その夫々の電動路（５）上にEPROM（６）を接続す
るためのソケット（16）が半田固着されている。ソケッ
ト（16）は、第２図に示す如く、一対で形成されDIP型E
PROM（６）の一方のリードが一方のソケット（16）に挿
入され、他方のリードが他方のソケット（16）に挿入さ
れて接続されることになる。即ち、EPROM（６）は一対
のソケット（16）を介して両基板（２）（３）にまたが
って搭載されることになる。一対のソケット（16）が固
着された一方の導電路（５）の他端はマイクロコンピュ
ータ（７）の近傍に延をされチップ状のマイクロコンピ
ュータ（７）とボンディングワイヤで電気的に接続され
る。即ち、EPROM（６）と接続されるマイクロコンピュ
ータ（７）はいずれか一方の基板上に設けたソケット
（16）の近傍に配置される。

ここでEPROM（６）とマイクロコンピュータ（７）との
位置関係について述べる。第７図はEPROM（６）が挿入
される一対の一方のソケット（16）とマイクロコンピュ
ータ（７）とを一方の基板（３）上に配置したときの要
部拡大図であり、EPROM（６）とチップ状のマイクロコ
ンピュータ（７）とは第７図に示す如く、多数本の導電
路（５）を介して接続されるため、その導電路（５）の
引回しを短くするためにEPROM（６）が挿入される一方
のソケット（16）とマイクロコンピュータ（７）は夫
々、隣接する位置かあるいはできるだけ近傍に位置する
様に配置される。従ってEPROM（６）が挿入されるソケ
ット（16）とマイクロコンピュータ（７）との導電路
（５）の引回しは最短距離で形成でき基板上の実装面積
を有効に使用することができる。EPROM（６）が挿入さ
れるソケット（16）とその近傍あるいは隣接した位置に
配置されたチップ状のマイクロコンピュータ（７）は第
７図の如く、マイクロコンピュータ（７）の近傍に延在
された導電部（５）の先端部とワイヤ線によってボンデ
ィング接続されソケット（16）にEPROM（６）を挿入す
ることにより電気的に接続される。

ところで、EPROM（６）はケース材（９）に設けた孔
（４）内に収納されて夫々の基板（２）（３）と接続さ
れた構造となりEPROM（６）の上面のみが外部に露出す
ることになる。このとき、EPROM（６）の上面とケース
材（９）の上面とが略一致する様に孔（４）内にEPROM
（６）を収納する際に設定する。この結果、EPROM
（６）だけが孔（４）によって露出し、他のマイクロコ
ンピュータ（７）およびその周辺回路素子（８）は両基
板（２）（３）とケース材（９）とで形成された封止空
間（21）内に配置されることになる。

上述の如く、EPROM（６）と接続されるマイクロコンピ
ュータ（７）およびその周辺の回路素子（８）は二枚の
基板（２）（３）とケース材（９）で形成された封止空
間部（21）に配置する様に設定されている。即ち、チッ
プ状の電子部品および印刷抵抗、メッキ抵抗等の抵抗素
子の全ての素子が封止空間部（21）内に設けられてい
る。

ところで、EPROM（６）が露出されたケース材（９）の
一側面に設けられた孔（４）上には遮光用のシール材
（22）が接着され、光を完全に遮光すると共にEPROM
（６）の完全密封が行われる。

本実施例でEPROM（６）のデータ消去を行う場合はシー
ル材（22）を剥して紫外線を照射するかあるいはソケッ
ト（16）からEPROM（６）を離脱して紫外線を照射する
ケースがある。また、再書込みの場合はEPROM（６）を
ソケットから離脱して一般的なROMライターを使用して
電気的に書込みを行い、書込み後、ソケット（16）に挿
入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（MODEM）とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互に離れたところでデータ送受を行うデ
ータ通信のためにモデルが存在する。モデムの機能はデ
ジタル化されたデータを電話回線で使用できる周波数を
使って、データによる変調を行いアナログ信号にして電
話回線に乗せることと、相手方から送られて来たデータ
で変調されるアナログ信号を復調してデジタル化したデ
ータに戻す機能を持つ。

第８図に示したブロック図に基づいてモデムを簡単に説
明する。

第８図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース（31）と、DTEインターフェース（31）より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ（７）と、マイクロコンピュータ
（７）からアドレスされるデータを内蔵したEPROM
（６）と、マイクロコンピュータ（７）からの出力信号
を変復調しNCU（NETWORK CONTROL UNIT）に出力する
第１および第２の変復調回路（32）（33）と、マイクロ
コンピュータ（７）からの出力信号に応じて所望のDTMF
信号（トーン信号）を発生するDTMF発生器（34）とをか
ら構成されている。

DTEインターフェース（31）は例えばSTC9610（セイコー
エプソン）等のICより成り、第９図の如く、パソコンの
出力信号を供給し、その出力信号を内蔵メモリー内に蓄
積してマイクロコンピュータ（７）へ出力する送信メモ
リー部（35）と、マイクロコンピュータ（７）からの出
力信号が供給される信号を内蔵メモリー内に蓄積してパ
ソコン（38）へ出力する受信メモリー部（36）と、送信
メモリー部（35）および受信メモリー部（36）を介して
入出力される夫々の信号を切替える制御部（37）とから
なり、パソコン（38）とマイクロコンピュータ（７）と
を接続するための所定の機能を有するものである。

マイクロコンピュータ（７）は例えばSTC9620（セイコ
ーエブソン）等のICより成り、第10図の如く、DTEイン
ターフェース（31）から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース（31）に出力信号を出力する応答
コード生成部とからなる。

変復調回路（38）はマイクロコンピュータ（７）から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
（７）へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第１の変復調回路（32）は30
0bpsの低速変復調回路であり、第２の変復調回路（33）
は1200bpsの中速変復調回路である。夫々の第１および
第２の変復調回路（32）（33）はマイクロコンピュータ
（７）により、いずれか一方の変復調回路が選択され
る。

DTMF発生器（34）はマイクロコンピュータ（７）のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
（39）に出力して電話回線へ信号を供給する。

EPROM（６）内にはモデムの各種のモードを設定するた
めのプログラムデータがメモリーされており、マイクロ
コンピュータ（７）のアドレスに基づいてマイクロコン
ピュータ（７）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（38）からの読出し信号に基づいて制御スイッチ
（40）が動作し、所定のアドレスデータがEPROM（７）
に供給され、そのアドレスに基づいたEPROM（６）のプ
ログラム・データがマイクロコンピュータ（７）に供給
され、通信を行う夫々のモデムの通信規格（BELL/CCITT
規格）、通信速度（300/1200bps）、データファーマッ
トの一致、デップスイッチモードの切替等の各種のモー
ドが一致しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとのインターフェース用のDTEインターフェー
ス（31）に入力され、電話番号を解読する為にマイクロ
コンピュータ（７）に転送される。その解読した結果を
DTMF発生器（34）に送信し、DTMF発生器（34）からDTMF
信号が発信されその信号は送信AMP（39）、ライントラ
ンス（41）を介して一般電話回線へ転送される。

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーンを起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（41）、受信アンプ
（42）を通り低速変復調回路（32）でそのアンサートー
ンが起呼側のモデムに対して所定のアンサートーンであ
るか否かを検出する。所定のアンサートーンであれば通
信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース（31）に入力し、その
データをマイクロコンピュータ（７）に転送する。ここ
でパラレルデータに変換する。シリアルデータに変換さ
れたデジタル信号は低速変復調回路（32）に送信され
る。ここでデジタル信号はアナログ信号に変換され、そ
れに対応した通信規格に基づいて周波数変調FSKされ、
送信AMP（39）、ライントランス（41）を介して応答側
のモデムに送信される。

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（41）、受信AMP（42）を介して低
速変復調回路（32）に入力される。ここでアナログ信号
はデジタル信号に変換されDTEインターフェース（31）
に入力され、シリアルデジタル信号からパラレルデジタ
ル信号に変換されて起呼側のパソコンに入力される。そ
の結果起呼側へパソコンと応答側のパソコンは全二重通
信ができる様になりパソコン通信が実現する。

第11図は第８図で示したモデム回路を本実施例で用いた
一方の基板（３）上に実装した場合の平面図であり、実
装される回路素子の図番号は同一番号とする。EPROM
（６）とマイクロコンピュータ（７）との接続はバスラ
インで示す。尚、複数の回路素子を接続する導電路は煩
雑のため省略する。

第11図に示す如く、一方の基板（３）の対向する周端部
には外部リード端子（13）が固着される複数の固着用パ
ッド（5a）が設けられている。固着パッド（5a）から延
在される導電路（５）上所定位置には複数の回路素子
（８）およびEPROM（６）を搭載する一対のソケット（1
6）の一方のソケット（16）が固着される。斯る基板
（３）上にはEPROM（６）以外のマイクロコンピュータ
（７）を含む複数の回路素子（８）が固着されており、
（31）はDTEインターフェース、（32）（（33）第１お
よび第２の変復調回路、（34）はDTMF発生回路、（40）
はEPROM（６）を制御する制御スイッチ、（７）はマイ
クロコンピュータ、（８）はコンデンサー等のチップ部
品である。なお、基板（２）には、フレキシブル性の樹
脂層（10）を介して基板（３）より複数の導電路（５）
が延在されており、基板（２）上にはオプション用回路
あるいはモデムに必要な一部の回路が配置されている。

第11図に示す如く、マイクロコンピュータ（７）の近傍
あるいは隣接する位置にEPROM（６）が搭載される一対
のソケット（16）の一方のソケット（16）が固着され
る。マイクロコンピュータ（７）の近傍あるいは隣接す
る位置にソケット（16）を固着することで、マイクロコ
ンピュータ（７）とEPROM（６）とのバスライン、即ち
導電路（５）の引回し線の距離を最短でしかも最小の距
離で引回すことができ、他の実装パターンを有効に使用
できると共に高密度実装が行える。尚、一点鎖線で囲ま
れた領域は接着シートでケース材（９）が固着される領
域を示す。

第12図は第11図で示した基板（３）上にケース材（９）
を介して他方の基板（２）を固着したときのモデム用の
混成集積回路装置の完成品の平面図であり、他方の基板
（２）上面からはEPROM（６）の上面のみが露出された
状態となる。即ち、EPROM（６）以外の他の素子は全て
ケース材（９）と二枚の基板（２）（３）とで形成され
た封止空間（21）内に封止され且つEPROM（６）の上面
のみがケース材（９）の孔（４）から露出されるのでEP
ROM（６）の挿脱が必要に応じて自由自在に行うことが
できる。

以上したモデム用の混成集積回路装置のEPROM（６）に
は製品仕様の多様化に備え、仕向地、OEM、自社販売等
セットメーカ（ユーザ）が要望する仕様変更に対して容
易に対応することができる。即ち、EPROM（６）以外の
回路構成はあらかじめ各種の仕様変更に対応する様に設
計されていたが、特定のユーザの仕様に基づいて混成集
積回路を設計すると、他のユーザ仕様と一致しないこと
があった場合、従来では混成集積回路自体の設計を見な
おす必要があった。

しかし本発明の混成集積回路装置ではEPROM（６）が夫
々の基板（２）（３）上に設けられた一対のソケット
（９）を介して夫々の基板（２）（３）上に搭載され且
つその表面がケース材（９）の孔（４）から露出された
状態であるため、EPROM（６）の離脱が行えるのでユー
ザ側でEPROMを選択して実装するだけで１つの混成集積
回路装置で多機種の混成集積回路装置の実現が行える。

斯る本発明に依れば、ケース材（９）の側面に孔（４）
を設け、その孔（４）で露出した夫々の基板（２）
（３）上の導電路（５）に一対のソケット（16）を介し
てEPROM（６）を接続し、両基板（２）（３）とケース
材（９）とで形成された封止空間（21）にマイクロコン
ピュータ（７）および他の回路素子（８）を固着するこ
とにより、混成集積回路とEPROMとの一体化した装置が
でき且つ必要性に応じて容易にEPROMの挿脱が行える大
きな特徴を有する。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１にケース材
（９）の一側面に孔（４）を設け、その孔（４）で露出
した夫々の基板（２）（３）上の導電路（５）にEPROM
を接続しているので、EPROM（６）の載置位置を任意に
選定できる利点を有する。このため内蔵するマイクロコ
ンピュータ（７）との電気的接続を考慮して、効率良く
EPROM（６）とマイクロコンピュータ（７）とを接続で
き信号線の引回しを不要にできる。更に詳述すると、EP
ROM（６）の隣接する位置に最も関連の深いマイクロコ
ンピュータ（７）を配置でき、その結果EPROM（６）と
マイクロコンピュータ（７）間のデータのやりとりを行
うデータ線を最短距離あるいは最も設計容易なレイアウ
トで実現でき、データ線の引回しによる実装密度のロス
を最小限に抑制できる。更に二枚の基板（２）（３）よ
り形成されているため高密度で且つ小型化の混成集積回
路装置を提供することができる。

第２にケース材（９）の一側面に設けた孔（４）にEPRO
M（６）を載置しているので、市販のモールド型のEPROM
（６）を用いているにも拘らず一体化した小型の混成集
積回路装置として取り扱える利点を有する。更に二枚の
集積回路基板（２）（３）上の組込むマイクロコンピュ
ータおよびその周辺回路素子の実装密度を向上すること
により、従来必要とされたプリント基板を廃止でき、１
つの小型化されたEPROM（６）を着脱自在に内蔵する混
成集積回路装置を実現できる。

第３に集積回路基板（２）（３）として金属基板を用い
ることにより、その放熱効果をプリント基板に比べて大
幅に向上でき、より実装密度の向上に寄与できる。また
導電路（５）として銅箔（11）を用いることにより、導
電路（３）の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。

第４にEPROM（６）として市販されているデュアルイン
ライン型あるいはLCC型を用いることができるので、混
成集積回路装置へのEPROM（６）の実装が極めて容易に
実現できる利点を有する。更にケース材（９）の孔
（４）とEPROM（６）の外形を同形状にすることにより
ケース材（９）内にぴったり埋設でき、極めてすっきり
した形状のEPROM内蔵型の混成集積回路装置を実現でき
る。

第５にEPROM（６）と接続されるマイクロコンピュータ
（７）およびその周辺回路素子（８）はケース材（９）
と二枚の集積回路基板（２）（３）とで形成される封止
空間（21）にダイ形状あるいはチップ形状で組み込まれ
るので、従来のプリント基板の様に樹脂モールドしたも
のに比較して極めて占有面積が小さくなり、実装密度の
大幅に向上できる利点を有する。

第６にケース材（９）と二枚の集積回路基板（２）
（３）の周端を実質的に一致させることにより、集積回
路基板（２）（３）のほぼ全面を封止空間（21）として
利用でき、実装密度の向上と相まって極めてコンパクト
な混成集積回路装置を実現できる。

第７にケース材（９）の孔（４）に対応する夫々の集積
回路基板（３）上に一対のソケット（16）を設けること
により、EPROM（６）の着脱を自在に行え、EPROM（６）
の交換や消去および再書込みを自由に行える利点を有す
る。

第８にケース材（９）の側面とEPROM（６）の上面を一
致させることにより、平坦な上面を有する混成集積回路
装置を実現できる利点を有する。更にシール材（22）を
設けることによりEPROM（６）への遮光ができ且つEPROM
（６）とケース材（９）のすき間も封止できる利点を有
する。

第９に二枚の集積回路基板（２）（３）の一辺あるいは
相対向する辺から外部リード（12）（13）を導出でき、
極めて多ピンの混成集積回路装置を実現できる利点を有
する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いたケース材を示す斜
視図、第４図は本実施例で用いる基板の断面図、第５図
は本実施例で用いるEPROM、第６図は第５図の断面図、
第７図は基板上のEPROM周辺を示す要部拡大斜視図、第
８図は本実施例で用いたモデムを示すブロック図、第９
図は第８図で示したモデムのDTEインターフェースを示
すブロック図、第10図は第８図で示したモデムのマイク
ロコンピュータを示すブロック図、第11図は第８図で示
したブロック図を基板上に実装したときの平面図、第12
図は第11図に示した基板上にケース材を固着したときの
平面図、第13図および第14図は従来のEPROM実装構造を
示す断面図である。（１）……混成集積回路装置、（２）（３）……集積回
路基板、（５）……導電路、（６）……EPROM、（７）
……マイクロコンピュータ、（８）……回路素子、
（４）……孔、（９）……ケース材、（16）……ソケッ
ト、（22）……シール材。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中本修大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者大川克実大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者小池保広大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者金子正雄大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者上野聖和大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者斎藤保雄群馬県山田郡大間々町大間々414―１東京アイシー株式会社内

Claims

【特許請求の範囲】

【請求項１】二枚の相対向して配置された集積回路基板
と、前記基板の対向する主面に形成された所望パターンを有
する導電路と、前記導電路に接続された樹脂モールドされた不揮発性メ
モリーと、前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、前記基板間に一体化されたケース材とを具備し、前記不
揮発性メモリーを前記ケース材の一辺に配置し且つ前記
導電路と接続し、前記両基板と前記ケース材で形成され
た封止空間に前記マイクロコンピュータおよびその周辺
回路素子を配置したことを特徴とする混成集積回路装
置。
【請求項２】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。
【請求項３】前記両基板の形状を実質的に同一形状とす
ることを特徴とする請求項１記載の混成集積回路装置。
【請求項４】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。
【請求項５】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項１記
載の混成集積回路装置。
【請求項６】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いることを特徴とする請求項１記載
の混成集積回路装置。
【請求項７】前記ケース材を前記両基板の周端部とほぼ
一致させた一定の厚みを有する枠体とすることを特徴と
する請求項１記載の混成集積回路装置。
【請求項８】前記不揮発性メモリーを前記枠体に設けた
孔に埋め込んで配置したことを特徴とする請求項１記載
の混成集積回路装置。
【請求項９】前記不揮発性メモリーの大きさと前記枠体
の厚みをほぼ等しくしたことを特徴とする請求項７記載
の混成集積回路装置。
【請求項１０】前記不揮発性メモリーとしてデュアルイ
ンライン型あるいはLCC型の構造を用いることを特徴と
する請求項７記載の混成集積回路装置。
【請求項１１】前記枠体に前記導電路と接続されたソケ
ットを設け、前記ソケットに前記不揮発性メモリーを挿
入することを特徴とする請求項７記載の混成集積回路装
置。
【請求項１２】前記不揮発性メモリーの上面と前記ケー
ス材の上面とを実質的に一致させたことを特徴とする請
求項８記載の混成集積回路装置。
【請求項１３】前記不揮発性メモリーの上面にその周囲
のケース材にまたがって遮光用のシール材を設けたこと
を特徴とする請求項12記載の混成集積回路装置。
【請求項１４】前記両基板の接続体を前記不揮発性メモ
リーを設けた辺と異なる辺に設けたことを特徴とする請
求項１記載の混成集積回路装置。