JPH0680780B2

JPH0680780B2 - 混成集積回路装置

Info

Publication number: JPH0680780B2
Application number: JP12390289A
Authority: JP
Inventors: 浩二長浜; 明風見; 永清水; 修中本; 克実大川; 保広小池; 正雄金子; 聖和上野; 保雄斎藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-05-17
Filing date: 1989-05-17
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH02303060A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばEPROM（紫外線消去形プログラマブル・リード・
オンリ・メモリー）を実装してなるEPROM内蔵型の混成
集積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求されている機器は、チップ・オン・ボートと称
される技法によってプリント配線板に半導体集積回路
（IC）チップが直接搭載され、所要の配線が施された後
この配線部分を含んで前記ICチップが合成樹脂によって
被覆され、極めて小形軽量化が達成されている。

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。

かかる従来のEPROM素子の実装構造を第14図に従って説
明する、第14図は従来のEPROM素子の一部断面を有する
斜視図であって、主表面上に導電性配線パターン（41）
が形成されたガラス・エポキシ樹脂などから構成された
絶縁性基板（42）のスルーホール（43）にサーディッブ
型パッケージに組込まれEPROM素子（44）が搭載されて
いる。このEPROM素子（44）はヘッダー（45）およびキ
ャップ（46）を有し、前記ヘッダー（45）はセラミック
基材（47）に外部導出リード（48）から低融点ガラス材
で接着されている。又このヘッダー（45）はガラスに金
粉が多量に混入したいわゆる金ペーストを焼結した素子
搭載部（50）が前記低融点ガラス材上或はセラミック基
材（47）上に接着されており、この素子搭載部（50）に
EPROMチップ（51）が紫外線照射面を上にして装着さ
れ、このチップ（51）の電極と前記外部導出リード（4
8）とが金属細線（52）によって接続されている。前記
キャップ（46）は蓄部材であって、前記EPROMチップ（5
1）の紫外線照射面と対向する部分に窓（53）を有する
セラミック基材（54）を含み、このキャップ（46）は低
融点ガラスによってヘッダー（45）に配置されたEPROM
チップ（51）を密封している。この様にEPROMチップ（5
1）を密封したEPROM素子（44）は、前記絶縁性基板（4
2）のスルーホール（43）に外部導出リード（48）を挿
通させ半田によって固定される。このスルーホール（4
3）は導電性配線パターン（41）によって所要の配線引
回しが施され、前記絶縁性基板の端部に設けられた雄型
コネクタ端子部（55）から図示しない雌型コネクタへと
接続される。

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ（51）に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール（43）に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温（400〜500℃）シールとなり、EPROMチップの
電極（アルニミウム）と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起り配線抵
抗の増加を来したり、断線を生じたりする。この様な事
態を回避する目的で通常アルミニウム細線が用いられる
が、このEPROMチップはサブストレートを接地電位にす
る必要上、EPROMチップの接地電極を金ペーストで形成
されたチップ搭載部とワイヤ接続する。ここに於ても金
ペースト中の金或はおよび箔等の金属と前記アルミニウ
ムとで二次或は多元合金反応が進むことから、グランド
ダイスと呼ばれる頭部にアルミニウムが被着されたシリ
コン小片をEPROMチップと別個に前記金ペーストより成
るチップ搭載部に固着させ、このグランドダイス頭部と
EPROMチップの接地電極とを接続するという極めて煩雑
な作業を伴う等、従来の実装構造は、小型、軽量、低価
格のいずれも不満足なものである。

斯る問題を解決するために第15図に示したEPROM実装構
造がある。

以下に第15図に示したEPROM実装構造について説明す
る。

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）は、
EPROMチップ（61）を載置するチップ搭載エリヤ（60c）
を有し、前記配線パターン（60b）は、このエリヤ近傍
から主表面（60a）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ（60c）に
は、EPROMチップ（61）が搭載され、このチップ（61）
の表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。前記EPROMチップ（61）の紫
外線照射面（61a）上には紫外線透過性樹脂（63）（例
えば東レ社製、型名TX−978）を介して、紫外線透過性
窓材（64）が固着されている。この窓材（64）は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材（64）の頂部面（64a）は、EPROMチッ
プ（61）の紫外線照射面に光を導入する面であるから、
この頂部面（64a）を除いた残余の窓材（64）部分と、
金属細線（62）と、この金属細線（62）と前記配線パタ
ーン（60b）との接続部分とが合成樹脂（65）（例えば
日東電工社製、型名MP−10）で被覆されている。もし、
絶縁性基板（60）と、EPROMチップ（61）と窓材（64）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（60）のチップ搭載エリヤ（60c）をザグリ穴
としてこの基板（60）の厚さの半分程度握れば良い。又
この様なザグリ穴としておけば、合成樹脂（65）の流れ
止めダムが形成され湿気などの浸入に対して有効に作用
する。

第14図および第15図で示したEPROM実装構造は特開昭60
−83393号公報（H05K 1/18）に記載されている。

（ハ）発明が解決しようとする課題第15図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもな。しかしながら、ここでいう小
型化はあくまでEPROM自体の小型化である。即ち、第15
図からは明らかにされていないがEPROMの周辺に起着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。更に第15図に示したEPROM構造ではE
PROMのプログラムデータを消去する場合、プリント基板
上に紫外線を照射し消去した後、EPROMから延在された
引回し線の導電パターン上にプローブ等の書込み用の端
子を当接して再書込みを行わなければならず、従来の一
般的なROMライターを使用することができずEPROMの再書
込みという点で煩雑となる問題がある。

また、第14図に示したEPROM実装構造では消去後の再書
込みという点ではEPROMをプリント基板から着脱するこ
とが可能であるために、一般的なROMライターを用いて
の書込みが行えるために比較的容易に行える。しかしな
がら、第12図に示した実装構造においても第14図と同様
にEPROMの周辺の回路、即ち、マイクコンピュータやそ
の周辺LSI,IC等の回路素子がディスクリート等の電子部
品で構成されているため、プリント基板の大型化、即ち
システム全体が大型化となりユーザが要求される軽薄短
小のEPROM搭載の集積回路を提供することができない大
きな問題がある。

更に第14図および第15図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。

更に第14図および第15図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する問題がある。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、基
板の所定位置に孔を設け、その孔内に基板上に形成され
た導電路と接続されたソケットを固着し、そのソケット
にシングルインライン型の不揮発性メモリーを挿入して
不揮発性メモリーだけを露出する様に、マイクロコンピ
ュータおよび他の全ての回路素子を基板とケース材とで
形成された封止空間に封止する構造を特徴とする。

従ってEPROMを搭載した混成集積回路を小型化でしかも
高密度実装のEPROM内蔵の混成集積回路装置を提供する
ことができる。また、不揮発性メモリーは孔が設けられ
た基板の露出面の孔内に固着されたソケットに挿入され
て実装されているため不揮発性メモリーの挿脱が自由自
在に行える。

（ホ）作用この様に本発明に依れば、基板の所定位置に孔を設け、
その孔に固着させ基板上に形成された導電路と接続され
たソケットにシングルインライン型の不揮発性メモリー
を挿入して導電路との接続を行っているため、シングル
インライン型の不揮発性メモリーの載置位置を任意に設
定でき、内蔵するマイクロコンピュータとと電気的接続
を考慮して、効率良くEPROMとマイクロコンピュータと
を接続することができ、信号線即ち導電路の引回し線を
不要にすることができる。

更にEPROMの隣接する位置に最も関連の深いマイクロコ
ンピュータを配置でき、EPROMとマイクロコンピュータ
間のデータのやりとりを行うデータ線を最短距離あるい
は最小距離で実現でき、データ線の引回しによる実装密
度のロスを最小限に抑制することになり、高密度の実装
が行える。

更に本発明では不揮発性メモリーだけが基板の所定位置
に設けた孔に固着されたソケットに挿入されて外部に露
出されており、他の全ての回路素子は基板とケース材で
形成された封止空間内に収納されているため小型化で高
密度実装の混成集積回路装置を提供することができる。

（ヘ）実施例以下に第１図乃至第13図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図乃至第３図には、本発明の一実施例の混成集積回
路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１乃至第３図に示す様
に、集積回路基板（２）と、集積回路基板（２）の所定
位置に設けられた孔（４）と、集積回路基板（２）上に
形成された所望形状の導電路（５）と、孔（４）に固着
され導電路（５）と接続されたソケット（16）と、ソケ
ット（16）に挿入され導電路（５）と接続されたシング
ルインライン型樹脂モールドされた不揮発性メモリー
（６）と、そのメモリー（６）からデータを供給された
マイクロコンピュータ（７）およびその周辺の回路素子
（８）と、基板（２）と一体化するケース材（９）とか
ら構成される。

集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板（２）の表面には第４図に示す如
く、周知の陽極酸化により酸化アルミニウム膜（９）
（アルマイト層）が形成され、その一主面側に10〜70μ
厚のエポキシおよびポリイミド等の絶縁樹脂層（10）が
貼着される。更に絶縁樹脂層（10）上には10〜70μ厚の
銅箔（11）が絶縁樹脂層（10）と同時にローラーあるい
はホットプレス等の手段により貼着されている。

基板（２）の一主面上に設けられた銅箔（11）表面上に
はスクリーン印刷によって所望形状の導電路を露出して
レジストでマスクされ、貴金属（金、銀、白金）メッキ
層が銅箔（11）表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔（11）の
エッチングを行い所望の導電路（５）が形成される。こ
こでスクリーン印刷による導電路（５）の細さは0.5mm
が限界であるため、極細配線パターンを必要とするとき
は周知の写真蝕刻技術に依り約２μまでの極細導電路
（５）の形成が可能となる。

基板（２）上の導電路（５）にはシングルインライン型
の不揮発性メモリー（６）とそのメモリー（６）からデ
ータを供給されるマイクロコンピュータ（７）およびそ
の周辺の回路素子（８）が搭載されている。また基板
（２）の一側辺あるいは対向する側辺周端部に導電路
（５）が延在され外部リード端子（12）を固着するため
の複数のパッドが形成されている。このパッドには外部
リード端子（12）が半田によって固着され、水平に導出
されてその中央部分で略直角に折曲られている。

不揮発性メモリー（６）としてEPROM（Erasable Progra
mable Read Only Memory）が用いられる（以下不揮発性
メモリー（６）をEPROMという）。このEPROM（６）は周
知の如く、EPROM（６）のペレットに形成されているフ
ローティングゲートに蓄積されている電子（プログラム
・データ）を光を照射して励起させて未記憶状態のペレ
ットに戻し再書込みして利用できる素子である。

一般的なEPROM（６）の構造は第５図および第６図に示
す様にSIP（シングル・イン・ライン）型であり、大別
すると樹脂モールド型パッケージタイプとセラミックス
型パッケージタイプとがある。樹脂モールド型あるいは
セラミックス型のいずれのタイプにおいてもペレット
（14）のメモリーを消去するために光を照射する必要が
あるため、ペレット（14）の上面にあたる部分で樹脂モ
ールドの側面にはエネルギーの高い光（紫外線）を透過
する透過部材（15）が配置されている。本実施例ではSI
P型のEPROM（６）であれば樹脂モールド型あるいはセラ
ミックス型のどちらのタイプのパッケージを用いてもよ
い。この様なEPROM装置は特開昭53−74358号公報および
特開昭62−290160号公報に開示されている。

一方、本発明では、基板（２）の所定位置に孔（４）が
設けられている。この孔（４）は第１図および第２図か
ら明らかな如く、SIP型EPROM（６）のリーピンの導出方
向と同じ数だけの孔（４）が設けられている。即ち、本
実施例で用いるEPROM（６）はSIP型タイプのために、基
板（２）には１つの長形状の孔（４）が形成されてい
る。この孔（４）は上述で説明した導電路（５）の形成
前にプレス打抜工程によって形成されているものとす
る。

その孔（４）には後述するソケット（16）の一部分が嵌
合されて基板（２）と一体化される。斯る孔（４）の周
端部には基板（２）上に形成された一部分の導電路
（５）の先端部が延在して形成されており、その導電路
（５）の先端部とソケット（16）の電極は所定の半田リ
フロー工程により半田（17）で固着接続されている。

ソケット（16）は第２図に示す如く、突出した１つの突
出部（18）が孔（４）内に嵌合されすき間ができること
無く完全にハメチックシールされている。そのソケット
（16）の接続用電極は孔（４）の周端部に延在形成され
た導電路（５）と半田（17）で接続される。孔（４）内
にソケット（16）を嵌合するとソケット（16）の突出部
（18）の上面は基板（２）の上面と同一面かあるいは若
干突出する様に配置設定されている。SIP型EPROM（６）
は斯るソケット（16）の突出部（18）に挿入されて導電
路（５）と接続されることになる。更にSIP型EPROM
（６）はリードンピンを90゜折り曲げてソケット（16）
に差し込まれており、透過部材（15）を下面にして基板
（２）と平行で且つ当接する様に配置される。

一方、SIP型EPROM（６）のプログラム・データを選択し
て供給されるマイクロコンピュータ（７）およびその周
辺の回路素子（８）のIC、トランジスタ、チップ抵抗お
よびチップコンデンサー等はチップ部品で所望の導電路
（５）上に半田付けあるいはAgペースト等のろう材によ
って付着され、マイクロコンピュータ（７）および回路
素子（８）は近傍の導電路（５）にボンディング接続さ
れている。更に導電路（５）間にはスクリーン印刷によ
るカーボン抵抗体あるいはニッケルメッキによるニッケ
ルメッキ抵抗体が抵抗素子として形成されている。

基板（２）はケース材（９）と固着一体化される。

ケース材（９）は絶縁部材としての熱可塑性樹脂から形
成され、第２図及び第３図に示す如く、基板（２）と固
着した際空間部が形成される様に箱状に形成されてい
る。その箱状のケース材（９）の周端部は基板（２）の
略周端部に配置されて接着性を有したシール剤（Ｊシー
ト：商品名）によって基板（２）と強固に固着一体化さ
れる。この結果、基板（２）とケース材（９）間に所定
の封止空間部（21）が形成されることになる。

ところで、孔（４）の周端部には上述した様に複数の導
電路（５）の一端が延在され、その導電路（５）と孔
（４）内に嵌合されたSIP型EPROM（６）が挿入されるソ
ケット（16）が固着される。ソケット（16）が固着され
た導電路（５）の他端はマイクロコンピュータ（７）の
近傍に延在されチップ状のマイクロコンピュータ（７）
とボンディングワイヤで電気的に接続されている。

ここでEPROM（６）とマイクロコンピュータ（７）との
位置関係について述べる。第７図はSIP型EPROM（６）を
挿入するソケット（16）とマイクロコンピュータ（７）
とを基板（２）上に配置したときの要部拡大図であり、
SIP型EPROM（６）が挿入されるソケット（16）とチップ
状のマイクロコンピュータ（７）とは第７図に示す如
く、多数本の導電路（５）を介して接続されるため、そ
の導電路（５）の引回しを短くするためにSIP型EPROM
（６）を挿入するソケット（16）とマイクロコンピュー
タ（７）は夫々、隣接する位置かあるいはできるだけ近
傍に位置する様に配置される。従ってSIP型EPROM（６）
を挿入するソケット（16）とマイクロコンピュータ
（７）との導電路（５）の引回しは最短距離で形成でき
基板上の実装面積を有効に使用することができる。SIP
型EPROM（６）とその近傍あるいは隣接した位置に配置
されたチップ状のマイクロコンピュータ（７）は第７図
の如く、マイクロコンピュータ（７）の近傍に延在され
た導電路（５）先端部とワイヤ線によってボンディング
接続されEPROM（６）を挿入するソケット（16）と電気
的に接続される。

ところで、SIP型EPROM（６）はソケット（16）に挿入さ
れて基板（２）の露出面上に搭載されることになり、SI
P型EPROM（６）の全体が外部に露出することになる。即
ち、SIP型EPROM（６）だけが基板外に搭載されることに
なり、SIP型EPROM（６）以外のマイクロコンピュータ
（７）およびその周辺回路素子（８）は基板（２）とケ
ース材（９）とで形成された封止空間（21）内に配置さ
れることになる。

上述の如く、SIP型EPROM（６）と接続されるマイクロコ
ンピュータ（７）およびその周辺の回路素子（８）は基
板（２）とケース材（９）で形成された封止空間部（2
1）に配置する様に設定されている。更に述べると、チ
ップ状の電子部品および印刷抵抗、メッキ抵抗等の抵抗
素子の全ての素子が封止空間部（21）内に設けられてい
る。

一方、EPROM（６）の全体が露出されているが、透明部
材（15）を基板（２）と対向させることにより光を完全
に遮光できる。

本実施例でEPROM（６）のデータ消去を行う場合はソケ
ット（16）からEPROM（６）を離脱して紫外線を照射す
るケースがある。また、再書込みの場合はEPROM（６）
をソケットから離脱して一般的なROMライターを使用し
て電気的に書込みを行い、書込み後、ソケット（16）に
挿入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ず、モデム（MODEM）とはソーナルコンピュータなど
のデータ端末が扱うデジタル化されたデータを電話回線
を使って、お互に離れたところでデータ送受を行うデー
タ通信のためにモデムが存在する。モデムの機能はデジ
タル化されたデータを電話回線で使用できる周波数を使
って、データによる変調を行いアナログ信号にして電話
回線に乗せることと、相手方から送られて来たデータで
変調されるアナログ信号を復調してデジタル化したデー
タに戻す機能を持つ。

第９図に示したブロック図に基づいてモデムを簡単に説
明する。

第９図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース（31）と、DTEインターフェース（31）より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ（７）と、マイクロコンピュータ
（７）からアドレスされるデータを内蔵したEPROM
（６）と、マイクロコンピュータ（７）からの出力信号
を変復調しNCU（NETWORK CNTROL UNIT）に出力する第
１および第２の変復調回路（32）（33）と、マイクロコ
ンピュータ（７）からの出力信号に応じて所望のDTMF信
号（トーン信号）を発生するDTMF発生器（34）とをから
構成されている。

DTEインターフェース（31）は例えばSTC9610（セイコー
エプソン）等のICより成り、第10図の如く、パソコンの
出力信号を供給し、その出力信号を内蔵メモリー内に蓄
積してマイクロコンピュータ（７）へ出力する送信メモ
リー部（35）と、マイクロコンピュータ（７）からの出
力信号が供給される信号を内蔵メモリー内に蓄積してパ
ソコン（38）へ出力する受信メモリー部（36）と、送信
メモリー部（35）および受信メモリー部（36）を介して
入出力される夫々の信号を切替える制御部（37）とから
なり、パソコン（38）とマイクロコンピュータ（７）と
を接続するための所定の機能を有するものである。

マイクロコンピュータ（７）は例えばSTC9620（セイコ
ーエプソン）等のICより成り、第11図の如く、DTEイン
ターフェース（31）から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース（31）に出力信号を出力する応答
コード生成部とからなる。

変復調回路（38）はマイクロコンピュータ（７）から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換したマイクロコンピュータ
（７）へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第１の変復調回路（32）は30
0bpsの低速変復調回路であり、第２の変復調回路（33）
は1200bpの中速変復調回路である。夫々の第１および第
２の変復調回路（32）（33）はマイクロコンピュータ
（７）により、いずれか一方の変復調回路が選択され
る。

DTMF発生器（34）はマイクロコンピュータ（７）のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
（39）に出力して電話回線へ信号を供給する。

EPROM（６）内にはモデムの各種のモードを設定するた
めのプログラムデータがメモリーされており、マイクロ
コンピュータ（７）のアドレスに基づいてマイクロコン
ピュータ（７）に供給される。

次にモデムの動作について簡単に説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（38）からの読出し信号に基づいて制御スイッチ
（40）が動作し、所定のアドレスデータがEPROM（７）
に供給され、そのアドレスに基づいたEPROM（６）のプ
ログラム・データがマイクロコンピュータ（７）に供給
され、通信を行う夫々のモデムの通信規格（BELL/CCITT
規格）、通信速度（300/1200bps）、データファーマッ
トの一致、デップスイッチモードの切替等の各種のモー
ドが一致しているかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとインターフェース用のDTEインターフェース
（31）に入力され、電話番号を解読する為にマイクロコ
ンピュータ（７）に転送される。その解読した結果をDT
MF発生器（34）に送信し、DTMF発生器（34）からDTMF信
号が発生されその信号は送信AMP（39）、ライントラン
ス（41）を介して一般電話回線へ転送される。

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーンを起呼側のモデムに対して送出する。

起呼側のモデムはライントランス（41）、受信アンプ
（42）を通り低速変復調回路（32）でそのアンサートー
ンが起呼側のモデムに対して所定のアンサートーンであ
るか否かを検出する。所定のアンサートーンであれば通
信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース（31）に入力し、その
データをマイクロコンピュータ（７）に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
（32）に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、送信AMP（39）、ライントランス（41）
を介して応答側のモデムに送信される。

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（41）、受信AMP（42）を介して低
速変復調回路（32）に入力される。ここでアナログ信号
はデジタル信号に変換されDTEインターフェース（31）
に入力され、シリアルデジタル信号からパラレルデジタ
ル信号に変換されて起呼側のパソコンに入力される。そ
の結果起呼側へパソコンと応答側のパソコンは全二重通
信ができる様になりパソコン通信が実現する。

第12図は第９図で示したモデム回路を本実施例で用いた
基板（２）上に実装した場合の平面図であり、実装され
る回路素子の符号は同一番号とする。EPROM（６）とマ
イクロコンピュータ（７）との接続はバスラインで示
す。尚、複数の回路素子を接続する導電路は煩雑のため
省略する。

第12図に示す如く、基板（２）の対向する周端部には外
部リード端子（12）が固着される複数の固着用パッド
（5a）が設けられている。固着パッド（5a）から延在さ
れる導電路（５）上所定位置には複数の回路素子（８）
およびEPROM（６）を搭載するソケット（16）が固着さ
れる。斯る基板（２）上にはEPROM（６）以外のマイク
ロコンピュータ（７）を含む複数の回路素子（８）が固
着されており、（31）はDTEインターフェース、（32）
（33）は第１および第２の変復調回路、（34）はDTMF発
生回路、（40）はEPROM（６）を制御する制御スイッ
チ、（７）はマイクロコンピュータ、（８）はコンデン
サー等のチップ部品である。

第12図に示す如く、マイクロコンピュータ（７）の近傍
あるいは隣接する位置にSIP型EPROM（６）が搭載される
ソケット（16）が固着される。マイクロコンピュータ
（７）の近傍あるいは隣接する位置にソケット（16）を
固着することで、マイクロコンピュータ（７）とEPROM
（６）とのバスライン、即ち導電路（６）の引回し線の
距離を最短でしかも最小の距離で引回すことができ、他
の実装パターンを有効に使用できると共に高密度実装が
行える。尚、一点鎖線で囲まれた領域は接着シートでケ
ース材（９）が固着される領域を示す。

第13図は第12図で示した基板（２）上にケース材（９）
を固着したときのモデム用の混成集積回路装置の完成品
の平面図であり、基板（２）の上面からはSIP型EPROM
（６）だけが露出された状態となる。即ち、EPROM
（６）以外の他の素子は全てケース材（９）と基板
（２）とで形成された封止空間（21）内に封止されEPRO
M（６）だけが基板外に搭載されるのでSIP型EPROM
（６）の挿脱が必要に応じて自由自在に行うことができ
る。

以上に詳述したモデム用の混成集積回路装置のEPROM
（６）には製品仕様の多様化に備え、仕向地、OEM、自
社販売等セットメーカ（ユーザ）が要望する仕様変更に
対して容易に対応することができる。即ち、EPROM
（６）以外の回路構成はあらかじめ各種の仕様変更に対
応する様に設計されていたが、特定のユーザの仕様に基
づいて混成集積回路を設計すると、他のユーザ仕様と一
致しないことがあった場合、従来では混成集積回路自体
の設計を見なおす必要があった。

しかし本発明の混成集積回路装置ではSIP型EPROM（６）
がソケット（16）を介して基板（２）の露出表面上に搭
載されているため、SIP型EPROM（６）の離脱が行えるの
でユーザ側でEPROMを選択して実装するだけで１つの混
成集積回路装置で多機種の混成集積回路装置の実現が行
える。

斯る本発明に依れば、基板（２）の所望位置に孔（４）
を設け、導電路（５）と接続すると共に孔（４）内にリ
ードピン挿入部が外側方向になる様にソケット（16）を
嵌合し、そのソケット（16）にSIP型EPROM（６）を挿入
して基板（２）とケース材（９）とで形成された封止空
間（21）にマイクロコンピュータ（７）およびその他の
回路素子（８）を配置することにより、混成集積回路と
EPROMとが一体化し且つ小型化となるシステムが提供で
きると共にEPROM（６）の挿脱が自由自在に行える。

（ト）発明の効果以上の詳述した如く、本発明に依れば、第１に基板
（２）の所望位置に孔（４）を設け、その孔（４）に固
着し基板（２）上の所望の導電路（５）に接続されたソ
ケット（16）にSIP型EPROM（６）を挿入接続しているの
で、SIP型EPROM（６）の載置位置を任意に選定できる利
点を有する。このため内蔵するマイクロコンピュータ
（７）との電気的接続を考慮して、効率良くEPROM
（６）とマイクロコンピュータ（７）とを接続でき信号
線の引回しを不要にできる。更に詳述すると、EPROM
（６）の隣接する位置に最も関連の深いマイクロコンピ
ュータ（７）を配置でき、その結果EPROM（６）とマイ
クロコンピュータ（７）間のデータのやりとりを行うデ
ータ線を最短距離あるいは最も設計容易なレイアウトで
実現でき、データ線の引回しによる実装密度をロスを最
小限に抑制できる。

第２に基板（２）の所望位置の孔（４）に嵌合されたソ
ケット（16）にSIP型EPROM（６）を挿入配置しているの
で、一体化した小型の混成集積回路装置として取り扱え
る利点を有する。更に集積回路基板（２）上の組み込む
マイクロコンピュータおよびその周辺回路素子の実装密
度を向上することにより、従来必要とされたプリント基
板を廃止でき、１つの小型化されたSIP型EPROM（６）を
着脱自在に内蔵する混成集積回路装置を実現できる。更
にSIP型EPROM（６）が基板露出面上に配置されることに
なり、EPROM着脱が容易に行える。

第３に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（５）として銅箔（11）を用いることにより、導電路
（５）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第４にEPROM（６）としてシングルインライン型を用い
ることができるので、混成集積回路装置へのEPROM
（６）の実装が極めて容易に実現でき且つEPROM（６）
の透過部材（15）を基板（２）と当接させて遮光できる
利点を有する。

第５にEPROM（６）と接続されるマイクロコンピュータ
（７）およびその周辺回路素子（８）はケース材（９）
と集積回路基板（２）とで形成される封止空間（21）に
ダイ形状あるいはチップ形状で組み込まれるので、従来
のプリント基板の様に樹脂モールドしものに比較して極
めて占有面積が小さくなり、実装密度の大幅に向上でき
る利点を有する。

第６にケース材（９）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（21）として利用でき、実装密度の向
上と相まって極めてコンパクトな混成集積回路装置を実
現できる。

第７に集積回路基板（２）の一辺あるいは相対向する辺
から外部リード端子（12）を導出でき、極めて多ピンの
混成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は第１図のII−II断面図、第４図は本
実施例で用いる基板断面図、第５図は本実施例で用いる
EPROMを示す斜視図、第６図は第５図の断面図、第７図
はEPROMが挿入されるソケットとマイクロコンピュータ
との位置関係を示す斜視図、第８図は第７図で示した他
の実施例を示す斜視図、第９図は本実施例で用いるモデ
ム回路を示すブロック図、第10図は第９図で示したモデ
ムのDTEインターフェースを示すブロック図、第11図は
第９図で示したモデムのマイクロコンピュータを示すブ
ロック図、第12図は第９図で示したブロック図を基板上
に実装したときの平面図、第13図は第12図で示した基板
上にケース材を介して他方の基板を固着したときの平面
図、第14図および第15図は従来のEPROM実装構造を示す
斜視図である。（１）……混成集積回路装置、（２）……集積回路基
板、（５）……導電路、（６）……SIP柄EPROM、（７）
……マイクロコンピュータ、（８）……回路素子、
（４）……孔、（９）……ケース材、（16）……ソケッ
ト。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中本修大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者大川克実大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者小池保広大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者金子正雄大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者上野聖和大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者斎藤保雄群馬県山田郡大間々町大間々414―１東京アイシー株式会社内

Claims

【特許請求の範囲】

【請求項１】集積回路基板と、前記基板の一主面に形成された所望パターンを有する導
電路と、前記導電路に接続されたシングルインライン型樹脂モー
ルドされた不揮発性メモリーと、前記メモリーからデータを供給され且つ前記基板状の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、前記基板に一体化されたケース材とを具備し、前記基板の所望位置に孔を設け、前記孔に固着し前記基
板上の所望の導電路に接続されたソケットに前記不揮発
性メモリーを挿入し、前記基板と前記ケース材で形成さ
れた封止空間に前記マイクロコンピュータおよびその周
辺回路素子を配置したことを特徴とする混成集積回路装
置。
【請求項２】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。
【請求項３】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。
【請求項４】前記孔と前記ソケットはハメチックシール
されていることを特徴とする請求項１記載の混成集積回
路装置。
【請求項５】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項１記
載の混成集積回路装置。
【請求項６】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いることを特徴とする請求項１記載
の混成集積回路装置。
【請求項７】前記ケース材の周端部を前記基板の周端部
とほぼ一致させたことを特徴とする請求項１記載の混成
集積回路装置。
【請求項８】前記ソケットは前記導電路と接続されてい
ることを特徴とする請求項１記載の混成集積回路装置。