JPH0681014B2 - フリップフロップ回路 - Google Patents
フリップフロップ回路Info
- Publication number
- JPH0681014B2 JPH0681014B2 JP63107028A JP10702888A JPH0681014B2 JP H0681014 B2 JPH0681014 B2 JP H0681014B2 JP 63107028 A JP63107028 A JP 63107028A JP 10702888 A JP10702888 A JP 10702888A JP H0681014 B2 JPH0681014 B2 JP H0681014B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- nand circuit
- nand
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフリップフロップ回路に関する。
〔従来の技術〕 従来フリップフロップ回路には第５図に示す回路が用い
られていた。
られていた。
第５図において、はセット端子、はリセット端子、
φはクロック信号、Ｑは正出力、は負出力である。
が低レベル（以下「０」という）でが高レベル（以下
「１」という）のときが「０」になると、Ｑが
「１」，が「０」になる。またが「１」でが
「０」のときが「０」になると、Ｑが「０」，が
「１」になる。が「１」でが「１」のとき、又は
が「１」のときは、Ｑ及びは前の状態を保持する。
φはクロック信号、Ｑは正出力、は負出力である。
が低レベル（以下「０」という）でが高レベル（以下
「１」という）のときが「０」になると、Ｑが
「１」，が「０」になる。またが「１」でが
「０」のときが「０」になると、Ｑが「０」，が
「１」になる。が「１」でが「１」のとき、又は
が「１」のときは、Ｑ及びは前の状態を保持する。
上述した従来のフリップフロップ回路は、第６図のタイ
ミングチャートに示すようにの立下りと共にが立上
るとOR回路２の出力は中間レベルまで下降し、その後
「１」になる。この場合「１」から「０」に向っていた
NAND回路３の出力は中間値にとどまる。またNAND回路３
の出力を入力とするNAND回路４の出力は「０」から
「１」に向うが中間値にとどまる。
ミングチャートに示すようにの立下りと共にが立上
るとOR回路２の出力は中間レベルまで下降し、その後
「１」になる。この場合「１」から「０」に向っていた
NAND回路３の出力は中間値にとどまる。またNAND回路３
の出力を入力とするNAND回路４の出力は「０」から
「１」に向うが中間値にとどまる。
第６図に示す，，の組合せは、第５図の論理回路
をMOSトランジスタで構成すると必ず生ずる。この中間
値を論理回路へ入力すると、ある回路では「０」と判定
し、他の回路では「１」と判定し、論理回路が誤動作
し、また、特にCMOS回路へ入力した場合Ｐ−MOS,N−MOS
に貫通電流が流れ、消費電力が増大するという欠点があ
る。
をMOSトランジスタで構成すると必ず生ずる。この中間
値を論理回路へ入力すると、ある回路では「０」と判定
し、他の回路では「１」と判定し、論理回路が誤動作
し、また、特にCMOS回路へ入力した場合Ｐ−MOS,N−MOS
に貫通電流が流れ、消費電力が増大するという欠点があ
る。
本発明のフリップフロップ回路は、リセット信号とクロ
ック信号を入力とする第１のOR回路およびセット信号と
クロック信号を入力とする第２のOR回路のそれぞれの出
力を第１及び第２のNAND回路へ入力し、第１のNAND回路
の出力を第２のNAND回路へ、また第２のNAND回路の出力
を第１のNAND回路へと入力し、第１又は第２のNAND回路
の出力とクロック信号を入力とする第３のNAND回路の出
力を、第１又は第２のNAND回路へ入力し、第３のNAND回
路の論理閾値を、第１及び第２のNAND回路よりも低く設
定している。
ック信号を入力とする第１のOR回路およびセット信号と
クロック信号を入力とする第２のOR回路のそれぞれの出
力を第１及び第２のNAND回路へ入力し、第１のNAND回路
の出力を第２のNAND回路へ、また第２のNAND回路の出力
を第１のNAND回路へと入力し、第１又は第２のNAND回路
の出力とクロック信号を入力とする第３のNAND回路の出
力を、第１又は第２のNAND回路へ入力し、第３のNAND回
路の論理閾値を、第１及び第２のNAND回路よりも低く設
定している。
第１図は本発明の第１の実施例を示す回路図である。第
１図において、はセット端子、はリセット端子、
はクロック、Ｑは正出力、は負出力である。OR回路1,
2、NAND回路3,4は第５図に示す従来例と同じものである
が、NAND回路５の論理閾値はNAND回路3,4よりも低く設
定してある。
１図において、はセット端子、はリセット端子、
はクロック、Ｑは正出力、は負出力である。OR回路1,
2、NAND回路3,4は第５図に示す従来例と同じものである
が、NAND回路５の論理閾値はNAND回路3,4よりも低く設
定してある。
第２図に示すタイミングチャートのように、の立下り
と同時にが立上るとOR回路２に中間値が現れる場合が
ある。このときNAND回路４の出力は「０」から「１」に
向って変化し、一時的に中間値になる。
と同時にが立上るとOR回路２に中間値が現れる場合が
ある。このときNAND回路４の出力は「０」から「１」に
向って変化し、一時的に中間値になる。
前述したようにNAND回路５の論理閾値はNAND回路3,4よ
りも低く設定してあるので、NAND回路５は中間値を
「１」と判定し、が「１」なのでNAND回路５の出力は
「０」になる。従ってNAND回路４の出力は中間値から
「１」になり、NAND回路３の出力は中間値から「０」に
なる。このようにフリップフロップ回路の出力が中間値
にとどまることはない。
りも低く設定してあるので、NAND回路５は中間値を
「１」と判定し、が「１」なのでNAND回路５の出力は
「０」になる。従ってNAND回路４の出力は中間値から
「１」になり、NAND回路３の出力は中間値から「０」に
なる。このようにフリップフロップ回路の出力が中間値
にとどまることはない。
第３図は本発明の第２の実施例を示す回路図である。第
３図においてはセット端子、はリセット端子、は
クロック、Ｑは正出力、は負出力である。OR回路1,
2、NAND回路3,4は第５図に示す従来例と同じものである
が、NAND回路５の論理閾値はNAND回路3,4よりも低く設
定してある。
３図においてはセット端子、はリセット端子、は
クロック、Ｑは正出力、は負出力である。OR回路1,
2、NAND回路3,4は第５図に示す従来例と同じものである
が、NAND回路５の論理閾値はNAND回路3,4よりも低く設
定してある。
第４図に示すタイミングチャートのように、の立下り
と同時にが立上るとOR回路２に中間値が現れる場合が
ある。このときNAND回路４の出力は「０」から中間値に
向い、NAND回路３の出力は「１」から中間値へ向うが、
前述したようにNAND回路５の論理閾値はNAND回路3,4よ
りも低く設定してあるので、NAND回路３の出力を「１」
と判定して、が「１」なのでNAND回路５の出力は
「０」になる。従ってNAND回路３の出力は再び「１」に
もどり、NAND回路４の出力は「０」にもどる。NAND回路
3,4の出力にはヒゲ状のパルスが出るので、インバータ
6,7を付加して除去している。このようにフリップフロ
ップの出力が中間値にとどまることはない。また、第３
図においてNAND回路５の出力をNAND回路４へ接続して
も、第１図においてNAND回路５の出力をNAND回路３へ接
続しても同様の効果が得られる。
と同時にが立上るとOR回路２に中間値が現れる場合が
ある。このときNAND回路４の出力は「０」から中間値に
向い、NAND回路３の出力は「１」から中間値へ向うが、
前述したようにNAND回路５の論理閾値はNAND回路3,4よ
りも低く設定してあるので、NAND回路３の出力を「１」
と判定して、が「１」なのでNAND回路５の出力は
「０」になる。従ってNAND回路３の出力は再び「１」に
もどり、NAND回路４の出力は「０」にもどる。NAND回路
3,4の出力にはヒゲ状のパルスが出るので、インバータ
6,7を付加して除去している。このようにフリップフロ
ップの出力が中間値にとどまることはない。また、第３
図においてNAND回路５の出力をNAND回路４へ接続して
も、第１図においてNAND回路５の出力をNAND回路３へ接
続しても同様の効果が得られる。
以上説明したように、本発明は、入力信号の変化と同時
にクロック信号が変化しても出力には中間値を生じない
フリップフロップ回路を実現でき、その出力を入力とす
る論理回路に誤動作は生じない。また、CMOS回路におい
て貫通電流による消費電力の増大が抑えられるという効
果がある。
にクロック信号が変化しても出力には中間値を生じない
フリップフロップ回路を実現でき、その出力を入力とす
る論理回路に誤動作は生じない。また、CMOS回路におい
て貫通電流による消費電力の増大が抑えられるという効
果がある。
第１図は本発明の第１の実施例を示す回路図、第２図は
第１図の動作を説明するためのタイミングチャート、第
３図は本発明の第２の実施例を示す回路図、第４図は第
３図の動作を説明するためのタイミングチャート、第５
図は従来の一例を示す回路図、第６図は第５図の動作を
説明するためのタイミングチャートである。 1,2……OR回路、３〜５……NAND回路。
第１図の動作を説明するためのタイミングチャート、第
３図は本発明の第２の実施例を示す回路図、第４図は第
３図の動作を説明するためのタイミングチャート、第５
図は従来の一例を示す回路図、第６図は第５図の動作を
説明するためのタイミングチャートである。 1,2……OR回路、３〜５……NAND回路。
Claims (1)
- 【請求項１】リセット信号とクロック信号を入力とする
第１のOR回路およびセット信号とクロック信号を入力と
する第２のOR回路のそれぞれの出力を第１及び第２のNA
ND回路へ入力し、第１のNAND回路の出力を第２のNAND回
路へ、また第２のNAND回路の出力を第１のNAND回路へと
入力し、第１又は第２のNAND回路の出力とクロック信号
を入力とする第３のNAND回路の出力を、第１又は第２の
NAND回路へ入力し、第３のNAND回路の論理閾値を、第１
及び第２のNAND回路よりも低く設定したことを特徴とす
るフリップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63107028A JPH0681014B2 (ja) | 1988-04-27 | 1988-04-27 | フリップフロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63107028A JPH0681014B2 (ja) | 1988-04-27 | 1988-04-27 | フリップフロップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276814A JPH01276814A (ja) | 1989-11-07 |
| JPH0681014B2 true JPH0681014B2 (ja) | 1994-10-12 |
Family
ID=14448686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63107028A Expired - Fee Related JPH0681014B2 (ja) | 1988-04-27 | 1988-04-27 | フリップフロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681014B2 (ja) |
-
1988
- 1988-04-27 JP JP63107028A patent/JPH0681014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01276814A (ja) | 1989-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5087835A (en) | Positive edge triggered synchronized pulse generator | |
| JPH0763135B2 (ja) | 半導体集積論理回路 | |
| JPH10190416A (ja) | フリップフロップ回路 | |
| US6249141B1 (en) | Enhanced glitch removal circuit | |
| JPH0946189A (ja) | クロック供給回路 | |
| JPS60116224A (ja) | 半導体集積回路装置 | |
| JPH0681014B2 (ja) | フリップフロップ回路 | |
| JPS62176320A (ja) | 半導体集積回路用入力回路 | |
| JP2002026697A (ja) | フリップフロップ回路 | |
| JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
| JPS635299Y2 (ja) | ||
| JPH04307809A (ja) | Ｒｓフリップフロップ | |
| JPH02135815A (ja) | 高低いずれかのレベルにおいて互いに重なりのない２相の論理信号を生じる回路 | |
| JPH0193916A (ja) | 同期式状態保持回路 | |
| JP3266111B2 (ja) | クロック入力バッファ回路 | |
| JP2798510B2 (ja) | 半導体集積回路 | |
| JP2644368B2 (ja) | 入力信号バッファ回路 | |
| JP3049713B2 (ja) | 駆動信号形成回路及びイメージセンサ | |
| JPH07109980B2 (ja) | 半導体集積回路 | |
| JPH11145727A (ja) | 発振回路 | |
| JPS605621A (ja) | 非同期信号同期化回路 | |
| JPS58123230A (ja) | ダイナミツクデコ−ダ回路 | |
| JPH0157848B2 (ja) | ||
| JPH10335990A (ja) | 入力回路 | |
| JPH02170616A (ja) | 論理集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |