JPH0681021B2 - 位相比較器 - Google Patents
位相比較器Info
- Publication number
- JPH0681021B2 JPH0681021B2 JP61111426A JP11142686A JPH0681021B2 JP H0681021 B2 JPH0681021 B2 JP H0681021B2 JP 61111426 A JP61111426 A JP 61111426A JP 11142686 A JP11142686 A JP 11142686A JP H0681021 B2 JPH0681021 B2 JP H0681021B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- level conversion
- phase
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相比較器、特にフェーズロックループ回路な
どに使用するための位相比較器に関する。
どに使用するための位相比較器に関する。
従来、フェーズロックループ回路などではディジタル形
式の位相比較器として、排他的論理和（EX−OR）ゲート
が広く使用されている。EX−ORゲートの二つの入力端に
入力される二つの信号でそれぞれ、信号レベルの変換点
がほぼ周期的に現われる場合には、三角形位相比較特性
を得ることができる。
式の位相比較器として、排他的論理和（EX−OR）ゲート
が広く使用されている。EX−ORゲートの二つの入力端に
入力される二つの信号でそれぞれ、信号レベルの変換点
がほぼ周期的に現われる場合には、三角形位相比較特性
を得ることができる。
しかし、EX−ORゲートを使用した従来の位相比較器は、
二つの入力信号の一方が、例えばバイフェーズ符号形式
をもつ信号の場合のごとく、レベル変換点が周期的に現
われない場合には、そのまま使用しても所期の位相比較
特性を得られないという問題点がある。
二つの入力信号の一方が、例えばバイフェーズ符号形式
をもつ信号の場合のごとく、レベル変換点が周期的に現
われない場合には、そのまま使用しても所期の位相比較
特性を得られないという問題点がある。
本発明の目的は、上述の問題点を解決しレベル変換点が
周期的に出現しない入力信号に対して三角形位相比較特
性を得られる位相比較器を提供することにある。
周期的に出現しない入力信号に対して三角形位相比較特
性を得られる位相比較器を提供することにある。
本発明の位相比較器は、バイフェーズ符号形式をもつ第
１の入力信号の符号周期の中心タイミングごとのレベル
変換点でリセットしながらその符号周期の偶数分の１の
周期をもつクロック信号の分周パルスを送出する分周カ
ウンタと、一方の入力端には前記分周カウンタの送出信
号が与えられ他の一方の入力端には前記分周カウンタの
送出信号と同じ周期をもつ第２の入力信号が与えられて
いる排他的論理和ゲートとを備えており、前記排他的論
理和ゲートの送出信号を前記第１および第２の入力信号
の位相差を示す信号として出力する。
１の入力信号の符号周期の中心タイミングごとのレベル
変換点でリセットしながらその符号周期の偶数分の１の
周期をもつクロック信号の分周パルスを送出する分周カ
ウンタと、一方の入力端には前記分周カウンタの送出信
号が与えられ他の一方の入力端には前記分周カウンタの
送出信号と同じ周期をもつ第２の入力信号が与えられて
いる排他的論理和ゲートとを備えており、前記排他的論
理和ゲートの送出信号を前記第１および第２の入力信号
の位相差を示す信号として出力する。
次に、本発明について図面を参照して説明する。
第１図（ａ）および（ｂ）はそれぞれ本発明の一実施例
を示すブロック図およびその動作を例示するタイミング
図である。同図（ａ）の位相比較器１に与えられている
入力信号（１）は、例えばバイフェーズ信号のごとく、
レベル変換点の出現が周期的でない信号であり、また入
力信号（２）はレベル変換点が周期的に現われる信号で
ある。同図（ｂ）には、入力信号（１）がバイフェーズ
信号である場合を例示してある。この場合、バイフェー
ズ符号の周期Ｔ毎の実線矢印で示したタイミングでは、
必らずレベル変換点が現われる。しかし、符号周期の中
心点では、（破線矢印で示したごとく）レベル変換点が
現われたり、現われなかったりする。このような入力信
号（１）は、分周カウンタ10のリセット端Ｒに印加して
あり、レベル変換点で分周カウンタ10をリセットする。
分周カウンタ10のクロック入力端Ｃに与えられるクロッ
ク信号は、入力信号（１）の符号周期Ｔの1/2N（但し、
Ｎは分周カウンタ10の分周比に等しい自然数）に設定し
た周期をもつクロック信号である。分周カウンタ10は、
上述のごとく入力信号（１）のレベル変換点で強制的に
リセットされたあと、クロック信号をＮ分周して、レベ
ル変換点がほぼT/4毎に周期的に現われる信号を送出す
る。分周カウンタ10の送出信号は、排他的論理和（EX−
OR）ゲート11の一方の入力端に与えられる。EX−ORゲー
ト11のもう一方の入力端に与えられている入力信号
（２）は、実質的にT/2と等しい周期をもつ信号すなわ
ちほぼT/4毎に周期的にレベル変換点が出現する信号で
ある。EX−ORゲート11は、分周カウンタ10の送出信号と
入力信号（２）との位相ずれの期間でだけパルス立上り
が現われる信号を発生して、出力信号として送出する。
を示すブロック図およびその動作を例示するタイミング
図である。同図（ａ）の位相比較器１に与えられている
入力信号（１）は、例えばバイフェーズ信号のごとく、
レベル変換点の出現が周期的でない信号であり、また入
力信号（２）はレベル変換点が周期的に現われる信号で
ある。同図（ｂ）には、入力信号（１）がバイフェーズ
信号である場合を例示してある。この場合、バイフェー
ズ符号の周期Ｔ毎の実線矢印で示したタイミングでは、
必らずレベル変換点が現われる。しかし、符号周期の中
心点では、（破線矢印で示したごとく）レベル変換点が
現われたり、現われなかったりする。このような入力信
号（１）は、分周カウンタ10のリセット端Ｒに印加して
あり、レベル変換点で分周カウンタ10をリセットする。
分周カウンタ10のクロック入力端Ｃに与えられるクロッ
ク信号は、入力信号（１）の符号周期Ｔの1/2N（但し、
Ｎは分周カウンタ10の分周比に等しい自然数）に設定し
た周期をもつクロック信号である。分周カウンタ10は、
上述のごとく入力信号（１）のレベル変換点で強制的に
リセットされたあと、クロック信号をＮ分周して、レベ
ル変換点がほぼT/4毎に周期的に現われる信号を送出す
る。分周カウンタ10の送出信号は、排他的論理和（EX−
OR）ゲート11の一方の入力端に与えられる。EX−ORゲー
ト11のもう一方の入力端に与えられている入力信号
（２）は、実質的にT/2と等しい周期をもつ信号すなわ
ちほぼT/4毎に周期的にレベル変換点が出現する信号で
ある。EX−ORゲート11は、分周カウンタ10の送出信号と
入力信号（２）との位相ずれの期間でだけパルス立上り
が現われる信号を発生して、出力信号として送出する。
出力信号でのパルス幅は、同図（ｂ）中に実線矢印で示
した入力信号（１）のレベル変換点の位相と、これに最
も近接している入力信号（２）のレベル変換点の位相と
の差に等しい。すなわち、入力信号（１）と、入力信号
（２）の分周信号との位相差に等しいパルス幅をもつ出
力信号が得られ、従って三角形位相比較特性を実現でき
る。
した入力信号（１）のレベル変換点の位相と、これに最
も近接している入力信号（２）のレベル変換点の位相と
の差に等しい。すなわち、入力信号（１）と、入力信号
（２）の分周信号との位相差に等しいパルス幅をもつ出
力信号が得られ、従って三角形位相比較特性を実現でき
る。
このように本実施例では、EX−ORゲート11の一方の入力
端に、分周カウンタ10を介して入力信号（１）を与える
ようにした簡単な回路構成で、バイフェーズ信号のごと
くレベル変換点の出現が周期的でない入力信号（１）
と、レベル変換点が周期的に現われる入力信号（２）と
の位相を、三角形位相比較特性で比較することができ
る。
端に、分周カウンタ10を介して入力信号（１）を与える
ようにした簡単な回路構成で、バイフェーズ信号のごと
くレベル変換点の出現が周期的でない入力信号（１）
と、レベル変換点が周期的に現われる入力信号（２）と
の位相を、三角形位相比較特性で比較することができ
る。
以上説明したように本発明には、レベル変換点の出現が
周期的ではない入力信号に対して三角位相比較特性もつ
位相比較器が実現できるという効果がある。
周期的ではない入力信号に対して三角位相比較特性もつ
位相比較器が実現できるという効果がある。
第１図（ａ）および（ｂ）はそれぞれ本発明の実施例を
示すブロック図およびタイミング図である。 １……位相比較回路、10……分周カウンタ、11……排他
的論理和（EX−OR）ゲート。
示すブロック図およびタイミング図である。 １……位相比較回路、10……分周カウンタ、11……排他
的論理和（EX−OR）ゲート。
Claims (1)
- 【請求項１】バイフェーズ符号形式をもつ第１の入力信
号の符号周期の中心タイミングごとのレベル変換点でリ
セットしながらその符号周期の偶数分の１の周期をもつ
クロック信号の分周パルスを送出する分周カウンタと、
一方の入力端には前記分周カウンタの送出信号が与えら
れ他の一方の入力端には前記分周カウンタの送出信号と
同じ周期をもつ第２の入力信号が与えられている排他的
論理和ゲートとを備えており、前記排他的論理和ゲート
の送出信号を前記第１および第２の入力信号の位相差を
示す信号として出力することを特徴とする位相比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61111426A JPH0681021B2 (ja) | 1986-05-14 | 1986-05-14 | 位相比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61111426A JPH0681021B2 (ja) | 1986-05-14 | 1986-05-14 | 位相比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62266914A JPS62266914A (ja) | 1987-11-19 |
| JPH0681021B2 true JPH0681021B2 (ja) | 1994-10-12 |
Family
ID=14560882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61111426A Expired - Lifetime JPH0681021B2 (ja) | 1986-05-14 | 1986-05-14 | 位相比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681021B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE44814E1 (en) | 1992-10-23 | 2014-03-18 | Avocent Huntsville Corporation | System and method for remote monitoring and operation of personal computers |
-
1986
- 1986-05-14 JP JP61111426A patent/JPH0681021B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE44814E1 (en) | 1992-10-23 | 2014-03-18 | Avocent Huntsville Corporation | System and method for remote monitoring and operation of personal computers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62266914A (ja) | 1987-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368439A (en) | Frequency shift keying system | |
| JPH0463581B2 (ja) | ||
| US3131363A (en) | Instantaneous phase-pulse modulator | |
| JPS57157630A (en) | Signal converting circuit | |
| GB2217536A (en) | Frequency counter | |
| US3553368A (en) | Phase shift keyed transmission of dibits encoded to eliminate receiver phase uncertainty | |
| US3594509A (en) | Delta modulator apparatus | |
| US3632876A (en) | Binary to pulse waveform converter | |
| JPH0681021B2 (ja) | 位相比較器 | |
| US4547751A (en) | System for frequency modulation | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JP2547723B2 (ja) | 分周回路 | |
| JPH052016B2 (ja) | ||
| JPS6036671B2 (ja) | デイジタル２値−３値変換回路 | |
| US5055917A (en) | Output apparatus for image signals | |
| JPH02241110A (ja) | パルス除去回路 | |
| JPS5564429A (en) | Digital phase comparator | |
| JPS582493B2 (ja) | デイジタルイソウドウキカイロ | |
| JP2693798B2 (ja) | 制御信号発生回路 | |
| JPS6264119A (ja) | タイミング生成回路 | |
| JPH07288472A (ja) | Ｎｒｚ−ｒｚ信号変換回路 | |
| JPH0145774B2 (ja) | ||
| JPH03204251A (ja) | クロック同期回路 | |
| JPS5815237U (ja) | 同期装置 | |
| JPS5843653A (ja) | パルス変調回路 |