JPH0681497B2 - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPH0681497B2 JPH0681497B2 JP59203049A JP20304984A JPH0681497B2 JP H0681497 B2 JPH0681497 B2 JP H0681497B2 JP 59203049 A JP59203049 A JP 59203049A JP 20304984 A JP20304984 A JP 20304984A JP H0681497 B2 JPH0681497 B2 JP H0681497B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- circuit
- effect transistor
- field effect
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33538—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、金属酸化膜半導体（以下MOSと称する）型の
電界効果トランジスタを用いたスイッチング回路に関す
る。本発明に係るスイッチング回路はメインスイッチを
電界効果トランジスタによって構成したスイッチング電
源等に適用される。
電界効果トランジスタを用いたスイッチング回路に関す
る。本発明に係るスイッチング回路はメインスイッチを
電界効果トランジスタによって構成したスイッチング電
源等に適用される。
従来の技術とその問題点 従来、スイッチング電源においては、変換用変圧器に接
続されるメインのスイッチ素子として、バイポーラ型パ
ワートランジスタを使用したものが一般的であったが、
最近、バイポーラ型トランジスタに代えて、MOS型電界
効果トランジスタをスイッチ素子として使用したスイッ
チング電源が注目されている。電界効果トランジスタを
使用したスイッチング電源は、バイポーラ型トランジス
タを使用した場合に比較して、スイッチングの高速化、
小型化及び高効率化の点で優れているからである。
続されるメインのスイッチ素子として、バイポーラ型パ
ワートランジスタを使用したものが一般的であったが、
最近、バイポーラ型トランジスタに代えて、MOS型電界
効果トランジスタをスイッチ素子として使用したスイッ
チング電源が注目されている。電界効果トランジスタを
使用したスイッチング電源は、バイポーラ型トランジス
タを使用した場合に比較して、スイッチングの高速化、
小型化及び高効率化の点で優れているからである。
第４図は電界効果トランジスタを使用したスイッチング
電源の従来例を示し、電界効果トランジスタＱ１のドレ
インＤとソースＳとの間に、商用交流電源を整流平滑化
するなどして得られた直流電圧Vinを印加する一方、ゲ
ートＧに図示しない信号源からパルスＰ１を供給してオ
ン、オフ駆動し、電界効果トランジスタＱ１のドレイン
Ｄ側（またはソースＳ側）に接続された変圧器Ｔ１の巻
線Ｎ１から巻線Ｎ２側に、前記オン、オフ動作に伴うス
イッチング出力を取り出し、更にこのスイッチグ出力
を、ダイオードＤ１,D２、チョークコイルＬ１及びコン
デンサＣ１等で構成される整流平滑回路によって直流に
変換し、出力端子１、２より直流電圧Ｖ０を出力する。
電源の従来例を示し、電界効果トランジスタＱ１のドレ
インＤとソースＳとの間に、商用交流電源を整流平滑化
するなどして得られた直流電圧Vinを印加する一方、ゲ
ートＧに図示しない信号源からパルスＰ１を供給してオ
ン、オフ駆動し、電界効果トランジスタＱ１のドレイン
Ｄ側（またはソースＳ側）に接続された変圧器Ｔ１の巻
線Ｎ１から巻線Ｎ２側に、前記オン、オフ動作に伴うス
イッチング出力を取り出し、更にこのスイッチグ出力
を、ダイオードＤ１,D２、チョークコイルＬ１及びコン
デンサＣ１等で構成される整流平滑回路によって直流に
変換し、出力端子１、２より直流電圧Ｖ０を出力する。
電界効果トランジスタＱ１のドレインＤとソースＳとの
間には、ダイオードＤ３及び抵抗Ｒ１の並列回路と、コ
ンデンサＣ２との直列回路を接続してあり、これらの回
路によって、電界効果トランジスタＱ１のスイッチング
動作に伴う損失を減少させるようにしてある。即ち、電
界効果トランジスタＱ１の損失としては、オンからオフ
に移行する時のオン時損失、オフからオンに移行する時
のオン時損失及び動作時の損失の３種の損失がある。こ
れらの損失のうち、オン時損失及びオフ時損失は、電界
効果トランジスタＱ１のドレイン．ソース間電圧Vds
と、ドレイン電流Idsとの位相差に依存する。そこで、
この従来例では、電界効果トランジスタＱ１のドレイン
ＤとソースＳとの間にダイオードＤ３及び抵抗Ｒ１の並
列回路とコンデンサＣ２との直列回路を接続し、ドレイ
ン．ソース間電圧Vdsとドレイン電流Ｉdsとの位相差を
小さくして両者のクロスポイント時間を小さくし、損失
を減少させるようにしてある。
間には、ダイオードＤ３及び抵抗Ｒ１の並列回路と、コ
ンデンサＣ２との直列回路を接続してあり、これらの回
路によって、電界効果トランジスタＱ１のスイッチング
動作に伴う損失を減少させるようにしてある。即ち、電
界効果トランジスタＱ１の損失としては、オンからオフ
に移行する時のオン時損失、オフからオンに移行する時
のオン時損失及び動作時の損失の３種の損失がある。こ
れらの損失のうち、オン時損失及びオフ時損失は、電界
効果トランジスタＱ１のドレイン．ソース間電圧Vds
と、ドレイン電流Idsとの位相差に依存する。そこで、
この従来例では、電界効果トランジスタＱ１のドレイン
ＤとソースＳとの間にダイオードＤ３及び抵抗Ｒ１の並
列回路とコンデンサＣ２との直列回路を接続し、ドレイ
ン．ソース間電圧Vdsとドレイン電流Ｉdsとの位相差を
小さくして両者のクロスポイント時間を小さくし、損失
を減少させるようにしてある。
上記の従来回路において、電界効果トランジスタＱ１が
オンからオフに移行する場合は、ドレイン．ソース間電
圧Vdsが上昇し、ドレイン電流Idsが減少しようとする。
ここで、電界効果トランジスタＱ１のドレインＤとソー
スＳとの間にダイオードＤ３とコンデンサＣ２との直列
回路を接続してあるので、直流電源ラインに流れていた
電流I1がダイオードD3及びコンデンサC2で成る回路に吸
い込まれてコンデンサＣ２を充電するためドレイン電流
Idsの減衰を促進される。しかも、ダイオードＤ３及び
コンデンサＣ２は低インピーダンス回路となるので、ド
レイン．ソース間電圧Vdsの立上がりが緩やかになる。
このため、ドレイン．ソース間電圧Vdsとドレイン電流I
dsとの間のクロスポイント時間が短縮され、オフ時損失
が減少する。
オンからオフに移行する場合は、ドレイン．ソース間電
圧Vdsが上昇し、ドレイン電流Idsが減少しようとする。
ここで、電界効果トランジスタＱ１のドレインＤとソー
スＳとの間にダイオードＤ３とコンデンサＣ２との直列
回路を接続してあるので、直流電源ラインに流れていた
電流I1がダイオードD3及びコンデンサC2で成る回路に吸
い込まれてコンデンサＣ２を充電するためドレイン電流
Idsの減衰を促進される。しかも、ダイオードＤ３及び
コンデンサＣ２は低インピーダンス回路となるので、ド
レイン．ソース間電圧Vdsの立上がりが緩やかになる。
このため、ドレイン．ソース間電圧Vdsとドレイン電流I
dsとの間のクロスポイント時間が短縮され、オフ時損失
が減少する。
電界効果トランジスタＱ１がオンからオフに移行する際
にコンデンサＣ２に蓄積された電荷は、電界効果トラン
ジスタＱ１がオフからオンに移行する際に抵抗Ｒ１を通
して放電される。
にコンデンサＣ２に蓄積された電荷は、電界効果トラン
ジスタＱ１がオフからオンに移行する際に抵抗Ｒ１を通
して放電される。
従来技術の問題点 しかしながら、上述した従来のスイッチング回路には次
のような欠点がある。
のような欠点がある。
（イ）電界効果トランジスタＱ１のオン時損失改善のた
めに挿入されたコンデンサＣ２の充電電荷を、オフ時に
抵抗Ｒ１を通して放電する構成であるため、抵抗R1によ
る損失を避けることができない。
めに挿入されたコンデンサＣ２の充電電荷を、オフ時に
抵抗Ｒ１を通して放電する構成であるため、抵抗R1によ
る損失を避けることができない。
（ロ）抵抗Ｒ１の値を小さくすれば、コンデンサＣ２の
容量を大きくできるので、オフ時損失を低減させること
ができる。ところが、抵抗Ｒ１の値を小さくすると放電
電流が大きくなり、抵抗Ｒ１の発熱が増大するため、電
力容量の大きい大型の抵抗器を使用しなければならず、
回路構成の大型化、実装密度の低下、コストアップ等を
招く。
容量を大きくできるので、オフ時損失を低減させること
ができる。ところが、抵抗Ｒ１の値を小さくすると放電
電流が大きくなり、抵抗Ｒ１の発熱が増大するため、電
力容量の大きい大型の抵抗器を使用しなければならず、
回路構成の大型化、実装密度の低下、コストアップ等を
招く。
（ハ）抵抗Ｒ１の値を大きくすると、抵抗器の小型化は
可能であるが、放電時定数Ｒ１.C２が大きくなるため、
コンデンサＣ２の容量を小さくしなければならず、オフ
時損失や低減できなくなる。
可能であるが、放電時定数Ｒ１.C２が大きくなるため、
コンデンサＣ２の容量を小さくしなければならず、オフ
時損失や低減できなくなる。
（ニ）上述の諸欠点はスイッチング周波数を上げて小型
化しようとする程、顕著になる。このため、スイッチン
グ電源の高周波化、それによる小型化の障害となる。
化しようとする程、顕著になる。このため、スイッチン
グ電源の高周波化、それによる小型化の障害となる。
本発明の目的 本発明は上述する従来からの問題点を解決し、高速スイ
ッチング特性を損なうことなく、また、回路の大型化、
コストアップ、発熱増大等を招くことなく、スイッチン
グ損失を低減できるようにしたスイッチング回路を提供
することを目的とする。
ッチング特性を損なうことなく、また、回路の大型化、
コストアップ、発熱増大等を招くことなく、スイッチン
グ損失を低減できるようにしたスイッチング回路を提供
することを目的とする。
本発明の構成 上記目的を達成するため、本発明は、ドレインとソース
との間に直流が印加される電界効果トランジスタのゲー
トにパルスを供給してこれをオン、オフさせるスイッチ
ング回路において、前記電界効果トランジスタのドレイ
ンとソースとの間に、ダイオード及びインダクタンス素
子の並列接続でなる回路とコンデンサとの直列回路が接
続されており、前記インダクタンス素子は、前記電界効
果トランジスタがオフからオンに移行するとき、ドレイ
ン．ソース間電圧が飽和電圧値に到達する迄の間、前記
コンデンサの放電電流が流れるのを阻止することを特徴
とする。
との間に直流が印加される電界効果トランジスタのゲー
トにパルスを供給してこれをオン、オフさせるスイッチ
ング回路において、前記電界効果トランジスタのドレイ
ンとソースとの間に、ダイオード及びインダクタンス素
子の並列接続でなる回路とコンデンサとの直列回路が接
続されており、前記インダクタンス素子は、前記電界効
果トランジスタがオフからオンに移行するとき、ドレイ
ン．ソース間電圧が飽和電圧値に到達する迄の間、前記
コンデンサの放電電流が流れるのを阻止することを特徴
とする。
実施例 第１図は本発明に係るスイッチング回路の電気回路接続
図である。図において、第４図と同一の参照符号は同一
性ある構成部分を示している。従来と異なる点は、ダイ
オードＤ３に対してインダクタンス素子Ｌ２を並列に接
続したことである。このインダクタンス素子Ｌ２の回路
定数値は、スイッチング周波数を考慮し、ドレイン．ソ
ース間電圧Vdsが飽和電圧値に到達する迄の間、コンデ
ンサＣ２の放電電流が流れるのを阻止し得る値に設定す
る。
図である。図において、第４図と同一の参照符号は同一
性ある構成部分を示している。従来と異なる点は、ダイ
オードＤ３に対してインダクタンス素子Ｌ２を並列に接
続したことである。このインダクタンス素子Ｌ２の回路
定数値は、スイッチング周波数を考慮し、ドレイン．ソ
ース間電圧Vdsが飽和電圧値に到達する迄の間、コンデ
ンサＣ２の放電電流が流れるのを阻止し得る値に設定す
る。
次に、この実施例に示すスイッチング回路の回路動作に
ついて、第２図及び第３図を参照して説明する。まず、
電界効果トランジスタＱ１がオンからオフに移行する場
合は、第４図に示した従来のものと同じ回路作用とな
る。即ち、第２図にも示すように、直流電源ラインに流
れていた電流Ｉ１がダイオードＤ３及びコンデンサＣ２
で成る回路に吸い込まれて、コンデンサＣ２を充電する
ため、ドレイン電流Idsの減衰が促進される。しかも、
ダイオードＤ３及びコンデンサＣ２は低インピーダンス
回路となるので、ドレイン．ソース間電圧Vdsの立上が
りが緩やかになる。このため、ドレイン．ソース間電圧
Vdsとドレイン電流Idsとの間のクロスポイント時間Ｔ１
が短縮され、オフ時損失が減少する。
ついて、第２図及び第３図を参照して説明する。まず、
電界効果トランジスタＱ１がオンからオフに移行する場
合は、第４図に示した従来のものと同じ回路作用とな
る。即ち、第２図にも示すように、直流電源ラインに流
れていた電流Ｉ１がダイオードＤ３及びコンデンサＣ２
で成る回路に吸い込まれて、コンデンサＣ２を充電する
ため、ドレイン電流Idsの減衰が促進される。しかも、
ダイオードＤ３及びコンデンサＣ２は低インピーダンス
回路となるので、ドレイン．ソース間電圧Vdsの立上が
りが緩やかになる。このため、ドレイン．ソース間電圧
Vdsとドレイン電流Idsとの間のクロスポイント時間Ｔ１
が短縮され、オフ時損失が減少する。
次に電界効果トランジスタＱ１がオフからオンに移行す
る場合には、ドレイン．ソース間電圧Vdsが低下し、ド
レイン電流Idsが増加しようとする。ここで、ドレイ
ン．ソース間電圧Vdsが飽和電圧値に到達する迄の間、
コンデンサＣ２に蓄積された電荷の放電がインダクタン
ス素子Ｌ２によって阻止される。このため、第３図に示
すように、電界効果トランジスタＱ１のドレイン．ソー
ス間電圧Vdsとドレイン電流Idsとのクロスポイント時間
Ｔ２が短くなるように制御され、オン時損失が減少す
る。
る場合には、ドレイン．ソース間電圧Vdsが低下し、ド
レイン電流Idsが増加しようとする。ここで、ドレイ
ン．ソース間電圧Vdsが飽和電圧値に到達する迄の間、
コンデンサＣ２に蓄積された電荷の放電がインダクタン
ス素子Ｌ２によって阻止される。このため、第３図に示
すように、電界効果トランジスタＱ１のドレイン．ソー
ス間電圧Vdsとドレイン電流Idsとのクロスポイント時間
Ｔ２が短くなるように制御され、オン時損失が減少す
る。
しかも、インダクタンス素子Ｌ２は低抵抗値となるか
ら、抵抗を用いた従来回路に比べて損失が小さくなる。
ら、抵抗を用いた従来回路に比べて損失が小さくなる。
また、コンデンサＣ２の容量値を増大させても、インダ
クタンス素子Ｌ２による放電電流阻止作用が影響を受け
ない。従って、コンデンサＣ２として容量の大きいもの
を使用することが可能になり、ダイオードＤ３を通して
コンデンサＣ２に流れ込む充電電流を増大させ、オフ時
損失を減少させることができる。
クタンス素子Ｌ２による放電電流阻止作用が影響を受け
ない。従って、コンデンサＣ２として容量の大きいもの
を使用することが可能になり、ダイオードＤ３を通して
コンデンサＣ２に流れ込む充電電流を増大させ、オフ時
損失を減少させることができる。
更に、スイッチング周波数を上げて高速化しても、上述
の損失改善効果や高速スイッチング特性を損なわれな
い。却ってインダクタンス素子Ｌ２に要求されるインダ
クタンス値を小さくすることができる等の利点が得られ
る。このため、スイッチング電源の高周波化、それによ
る小型化が容易になる。
の損失改善効果や高速スイッチング特性を損なわれな
い。却ってインダクタンス素子Ｌ２に要求されるインダ
クタンス値を小さくすることができる等の利点が得られ
る。このため、スイッチング電源の高周波化、それによ
る小型化が容易になる。
本発明の効果 以上述べたように、本発明は、ドレインとソースとの間
に直流が印加される電界効果トランジスタのゲートにパ
ルスを供給してこれをオン、オフさせるスイッチング回
路において、前記電界効果トランジスタのドレインとソ
ースとの間に、ダイオード及びインダクタンス素子の並
列接続でなる回路とコンデンサとの直列回路が接続され
ており、前記インダクタンス素子は、前記電界効果トラ
ンジスタがオンからオフに移行するとき、ドレイン．ソ
ース間電圧が飽和電圧値に到達する迄の間、前記コンデ
ンサの放電電流が流れるのを阻止することを特徴とする
から、高速スイッチング特性を損なうことなく、また、
回路の大型化、コストアップ、発熱増大等を招くことな
く、スイッチング損失を低減できるようにしたスイッチ
ング回路を提供することができる。
に直流が印加される電界効果トランジスタのゲートにパ
ルスを供給してこれをオン、オフさせるスイッチング回
路において、前記電界効果トランジスタのドレインとソ
ースとの間に、ダイオード及びインダクタンス素子の並
列接続でなる回路とコンデンサとの直列回路が接続され
ており、前記インダクタンス素子は、前記電界効果トラ
ンジスタがオンからオフに移行するとき、ドレイン．ソ
ース間電圧が飽和電圧値に到達する迄の間、前記コンデ
ンサの放電電流が流れるのを阻止することを特徴とする
から、高速スイッチング特性を損なうことなく、また、
回路の大型化、コストアップ、発熱増大等を招くことな
く、スイッチング損失を低減できるようにしたスイッチ
ング回路を提供することができる。
第１図は本発明に係るスイッチング回路を適用したスイ
ッチング電源の電気回路図、第２図は電界効果トランジ
スタがオンからオフに移行する場合のドレイン．ソース
間電圧とドレイン電流との関係を、時間スケールを拡大
して示す図、第３図は電界効果トランジスタがオフから
オンに移行する場合のドレイン．ソース間電圧とドレイ
ン電流との関係を時間スケールを拡大して示す図、第４
図は従来のスイッチング回路の電気回路図である。 Ｑ１……電界効果トランジスタ Ｄ３……ダイオード Ｌ２……インダクタンス素子 Ｃ２……コンデンサ
ッチング電源の電気回路図、第２図は電界効果トランジ
スタがオンからオフに移行する場合のドレイン．ソース
間電圧とドレイン電流との関係を、時間スケールを拡大
して示す図、第３図は電界効果トランジスタがオフから
オンに移行する場合のドレイン．ソース間電圧とドレイ
ン電流との関係を時間スケールを拡大して示す図、第４
図は従来のスイッチング回路の電気回路図である。 Ｑ１……電界効果トランジスタ Ｄ３……ダイオード Ｌ２……インダクタンス素子 Ｃ２……コンデンサ
Claims (1)
- 【請求項１】ドレインとソースとの間に直流が印加され
る電界効果トランジスタのゲートにパルスを供給してこ
れをオン、オフさせるスイッチング回路において、前記
電界効果トランジスタのドレインとソースとの間に、ダ
イオード及びインダクタンス素子の並列接続でなる回路
とコンデンサとの直列回路が接続されており、前記イン
ダクタンス素子は、前記電界効果トランジスタがオフか
らオンに移行するとき、ドレイン．ソース間電圧が飽和
電圧値に到達する迄の間、前記コンデンサの放電電流が
流れるのを阻止することを特徴とするスイッチング回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203049A JPH0681497B2 (ja) | 1984-09-27 | 1984-09-27 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203049A JPH0681497B2 (ja) | 1984-09-27 | 1984-09-27 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6181174A JPS6181174A (ja) | 1986-04-24 |
| JPH0681497B2 true JPH0681497B2 (ja) | 1994-10-12 |
Family
ID=16467492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59203049A Expired - Lifetime JPH0681497B2 (ja) | 1984-09-27 | 1984-09-27 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681497B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58386A (ja) * | 1981-06-25 | 1983-01-05 | Toyota Motor Corp | 電子ビ−ム溶接による継手の製造方法 |
| JPS58386U (ja) * | 1981-06-26 | 1983-01-05 | 株式会社日立製作所 | Ｚｉｆコネクタ |
-
1984
- 1984-09-27 JP JP59203049A patent/JPH0681497B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6181174A (ja) | 1986-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734563A (en) | Synchronous rectification type converter | |
| US6831847B2 (en) | Synchronous rectifier drive circuit and power supply including same | |
| US6373727B1 (en) | Synchronous rectification in a flyback converter | |
| US6141224A (en) | Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification | |
| US5410467A (en) | Power converters with improved switching efficiency | |
| US6252781B1 (en) | Active reset forward converter employing synchronous rectifiers | |
| US5331533A (en) | Zero voltage switching power converters | |
| US6570268B1 (en) | Synchronous rectifier drive circuit and power supply including same | |
| US5307005A (en) | Zero current switching reverse recovery circuit | |
| US4945465A (en) | Switched-mode power supply circuit | |
| US6201713B1 (en) | Switching power supply unit having sub-switching element and time constant circuit | |
| JPH05268764A (ja) | 交流電流検出器および電源回路 | |
| KR20010110658A (ko) | 동기 정류를 위한 클램핑 회로 및 방법 | |
| US5457379A (en) | High efficiency switch mode regulator | |
| US6301139B1 (en) | Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage | |
| US6563724B2 (en) | Apparatus and method for turning off BJT used as synchronous rectifier | |
| US6650558B1 (en) | Asymmetrical drive circuit for full-wave bridge | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JPH10136646A (ja) | 同期整流器 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP3321203B2 (ja) | 絶縁型スイッチング回路、シールド機能を持つ絶縁型スイッチング回路および絶縁型スイッチング回路 | |
| JPS6181174A (ja) | スイツチング回路 | |
| JP2652584B2 (ja) | スィツチング電源装置 | |
| JP3373194B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |