JPH0682466B2 - 直流結合ピ−ク・ピ−ク検出器回路 - Google Patents

直流結合ピ−ク・ピ−ク検出器回路

Info

Publication number
JPH0682466B2
JPH0682466B2 JP60178488A JP17848885A JPH0682466B2 JP H0682466 B2 JPH0682466 B2 JP H0682466B2 JP 60178488 A JP60178488 A JP 60178488A JP 17848885 A JP17848885 A JP 17848885A JP H0682466 B2 JPH0682466 B2 JP H0682466B2
Authority
JP
Japan
Prior art keywords
peak
peak detector
input
signal
emitter follower
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60178488A
Other languages
English (en)
Other versions
JPS61105776A (ja
Inventor
ウイリアム・エツチ・グロス
豊二郎 直川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPS61105776A publication Critical patent/JPS61105776A/ja
Publication of JPH0682466B2 publication Critical patent/JPH0682466B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04Measuring peak values or amplitude or envelope of AC or of pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532Peak detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 発明の背景 本発明は、直接に結合できるピーク・ピーク信号入力に
関する出力を発生するように意図された検出器回路に関
する。つまり、信号源に結合するためには直流阻止コン
デンサは全く必要ではない。この回路は、処理されるべ
き信号がピーク・ピーク検出されるべき交流包絡線を有
しかつ重畳された直流レベルを含むような光学デイスク
の用途に使用するように意図されている。1984年6月12
日に出願された係属中の出願の出願番号第619,965号は
名称「光学デイスクシステム用マトリクス回路」であ
り、本発明の譲受人に譲渡されている。この係属中の出
願はある光学デイスク回路を開示しており、その開示は
引用としてここに記載された。本発明の主な用途は、信
号の損失が感知されかつ知らされるというドロツプアウ
ト検出にある。ドロツプアウト状態では、入力信号のピ
ーク・ピーク値はある所定の値より下に低下しこれによ
りシステムの故障を示す。
光学デイスクシステムにおいては、光は変調されたら旋
状のレコードトラツクから反射されそして光検出器上に
集束される。光検出器の出力は平均の光の値を反映した
直流値と重畳された交流データ信号とを有している。交
流信号成分は負のピーク、正のピークあるいはその両方
により変化するその値を有することができる。従つて、
信号の質を決定するためにピーク・ピーク信号を感知す
ることが必要である。望ましくは、これは検出機能を妨
害してはいけない直流信号の平均値の存在によつて実現
できる。
発明の要約 本発明の目的は、結合コンデンサを全く必要とせずかつ
直流成分を有する信号源に直接に結合できるピーク・ピ
ーク信号検出器を提供することである。
本発明の別の目的は、直流信号の存在している交流信号
に応答でき、かつ交流信号が所定の最小値より下に低下
した時に指示を与えることができる検出器を提供するこ
とである。
これら及び他の目的は以下のように実現される。入力信
号は直接に正及び負のピーク検出器に結合される。検出
器の出力は差動入力端子を有する単位利得演算増幅器
(op-amp)において減算的に結合される。この結果はピ
ーク・ピーク信号入力に関連した直流出力である。この
構成は、ろ波をより容易にする信号周波数を効果的に2
倍にし、かつ信号レベルの変化に対する応答を高速化す
る。好適実施例においては、ピーク検出器は縦続相補エ
ミツタホロワから成つている。これは高い入力インピー
ダンスを与えかつレベルシフトが零に近い。このよう
に、直流入力成分は効果的に阻止されるop-ampの共通モ
ード信号として見ることができる。差動入力は正及び負
のピーク検出器出力を減算的に結合し、これによりピー
ク・ピーク信号入力に関連した出力を発生する。
ピーク・ピーク検出器は、op-ampの出力をレベルインジ
ケータに結合することにより及びop-amp入力に制御オフ
セツト電圧を導入することにより、ドロツプアウト検出
器に使用できる。入力信号がオフセツトを越える限り、
レベルインジケータは第1の状態にある。しかし、入力
信号のピーク・ピーク値がオフセツト値より下に低下し
た時には、レベルインジケータはドロツプアウトを知ら
せる第2の状態にある。
従来技術の説明 第1図は従来のピーク・ピーク検出器回路を示してい
る。端子10及び11に印加された信号入力端子12及び13に
ピーク・ピーク入力に関連した直流出力を発生する。負
の入力ピークでは、コンデンサ14はダイオード15を介し
て充電される。正の入力ピークでは、ダイオード16はコ
ンデンサ17をピーク・ピーク入力値まで充電する。この
入力極性のために、コンデンサ14上の電荷は入力ピーク
に加わる。抵抗18はダイオード15が逆バイアスされてい
る時は動作し、信号周波数においてコンデンサ14と共に
長いRC時定数を構成する。抵抗19はコンデンサ17と共に
同じ時定数を構成する。端子12−13における直流出力
は、ダイオード15及び16の順方向電圧降下より小さいピ
ーク・ピーク入力に等しい。小さい入力信号に対して
は、ダイオードのオフセツトは数ボルトのオーダーで認
識でき、実質的な誤差を導入する。また、直流出力は急
速な入力信号レベルの変化には追従しない。
本発明の説明 第2図は本発明を例示するブロツク図である。入力端子
21は信号を正のピーク検出器22及び負のピーク検出器23
に印加する。ピーク検出器は、減算的な信号の組み合わ
せを与えこれにより出力端子25にピーク・ピーク関連応
答を発生する単位利得op-amp24の入力端に結合されてい
る。
第3図はピーク検出器を形成する好適な方法を示してい
る。この回路+VCC端子26及び−VEE端子27に接続された
電源により動作される。NPNトランジスタ28は電流シン
ク負荷29によりエミツタホロワとして結合され、負荷と
して電流源31を使用している相補のエミツタホロワトラ
ンジスタ30を駆動する。このような縦続のエミツタホロ
ワは単位利得及び零レベルシフトに極めて近い。コンデ
ンサ32はエミツタホロワ28を正の信号ピーク検出器に変
換する。端子21が正になつた時に、トランジスタ28はオ
ンになりコンデンサ32を信号のピークに関連したレベル
まで放電する。このように、op-amp24の非反転入力は端
子21の正の信号ピークに等しいレベルに迅速に追従す
る。端子21がこのレベルより下に低下した時に、コンデ
ンサ32は次の信号のピークまでトランジスタ30のベース
をピークレベルに保持する。
負のピーク検出器23において、PNPトランジスタ33は、
電流源34を負荷として使用しているエミツタホロワとし
て結合され、負荷として電流シンク36を使用している相
補のエミツタホロワ35を駆動する。コンデンサ37はエミ
ツタホロワ33を負のピーク検出器に変換する。このよう
に、端子21における負の入力ピークが検出され、op-amp
24の反転入力に結合される。op-amp24が図示のように単
位利得を有している場合には、端子25における出力はピ
ーク・ピーク入力に関連している。端子21におけるいか
なる直流入力も直接にop-ampの両入力に結合され、ここ
でそれが共通モード信号として阻止される。このよう
に、直流信号の阻止のためには、いかなる結合コンデン
サも必要でない。
第4図は光学デイスクの用途における本発明の動作を示
している一連のグラフである。第4A図は典型的な光検出
光デイスク信号の一つのプロツトである。この信号は光
検出器により決定された直流レベルを有している。光学
的に記録された信号は、直流信号の上に重畳された搬送
波状の交流信号を表わす。このシステムにおいては、典
型的には3種類の変動が発生する。38では、正のピーク
の低下が示されている。39では、負のピークの低下(低
減したスイング)が示されている。40では、正及び負の
ピークの両方が低下して示されている。第4B図は正のピ
ーク変動に追従するトランジスタ30のエミツタにおける
信号を示している。第4C図では、トランジスタ35のエミ
ツタにおける信号の負のピークに続いて示されている。
第4D図は端子25における回路出力を示している。出力は
各種類の信号の低減に追従することがわかる。
第5図はドロツプアウト検出器に応用された本発明の回
路図である。各部分が第3図におけるように機能すると
ころでは同じ番号が使用されている。op-amp24はそれぞ
れトランジスタ30及び35により差動的に駆動される差動
的に接続されたトランジスタ42及び43から成つている。
トランジスタ30及び35は正及び負のピーク検出器22及び
23の出力を表わしている。トランジスタ44及び45はノー
ド46においてop-ampに対してシングルエンド出力を与え
る。抵抗47は以降に説明されるオフセツトを決定するた
めに存在する。トランジスタ48はトランジスタ42及び43
にテール(tail)電流を与え、また電流ミラーとしてダ
イオード接続のトランジスタ49により駆動される。トラ
ンジスタ49内の電流は、トランジスタ50と抵抗51との電
流であり、またエミツタホロワトランジスタ52及びその
電流源負荷53の動作によつて設定される。一定電位VREF
は端子54に供給される。縦続の相補エミツタホロワ50及
び52の動作のために、VREFは抵抗51の上側端に現れる。
VREFが−VEEである場合には、その値は抵抗51の両端に
現れる。このように、抵抗51の電流はVREF/R51である。
電流ミラー(トランジスタ48及び49)が単位利得を有し
ている場合には、同じ電流がop-amp24のテール電流とし
てトランジスタ48を流れる。op-amp24が平衡した時に
は、テール電流の1/2がオフセツトを導入するために抵
抗47を流れる。この状態に対して、トランジスタ43のベ
ースは抵抗47の両端間の降下分だけトランジスタ42のベ
ースより下になければならない。このように、この電圧
はop-amp24における有効なオフセツトである。このオフ
セツトは VOS=VREF/2R51・R47 =VREF/2・R47/R51 これはオフセツトが、抵抗47及び51の比にVREFの1/2を
乗算したものに等しいことを意味している。このオフセ
ツトは端子21におけるピーク・ピーク信号入力の特定の
値を表している。
ピーク・ピーク信号値が平衡レベルより下に低下した時
に、トランジスタ42はトランジスタ43よりもつと大きく
導通する。これはノード46をプルダウンし、トランジス
タ55をオフにする。抵抗56は次に出力端子57をプルアツ
プし、信号のドロツプアウトを知らせる。
ピーク・ピーク信号の値が平衡レベルより上に上昇した
時は、トランジスタ43はトランジスタ42よりもつと大き
く導通して、ノード46がプルアツプされる。これがトラ
ンジスタ55をオンにしそのために出力端子57が低にな
る。これは信号がドロツプアウトレベルより上にあるこ
とを知らせる。
所望であれば、コンデンサ58はトランジスタ52をピーク
検出器に変換するために用いることができる。次に、端
子54は信号源に容量的に結合される(図示せず)。この
場合には、VREFがピーク信号入力レベルに関連した適正
バイアス電圧である。この信号は演奏されている光学デ
イスクの反射率の関数であるので、これが、光学信号レ
ベルの関数として順応する自己補償VREFを与える適正バ
イアスを発生する。
例 第5図の回路は従来のモノリシツクpn接合分離IC形式で
構成された。トランジスタは全て高ベータ構造のもので
ある。各要素の値は以下に示される。
VREFが−VEEより約1ボルト上にある場合には、オフセ
ツトレベルつまりドロツプアウト電圧は光学デイスクシ
ステムに適当であると考えられる約650ミリボルトであ
つた。
【図面の簡単な説明】
第1図は典型的な従来のピーク・ピーク検出器を示す
図、第2図は本発明の回路のブロツク図、第3図は本発
明の回路の回路図、第4図は第3図の回路の動作を示す
一組のグラフを示す図、第5図はドロツプアウト検出器
の回路図である。 22:正のピーク検出器、23:負のピーク検出器 24:単位利得演算増幅器 29:電流シンク負荷、31:電流源 34:電流源、36:電流シンク負荷
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−185044(JP,A) 「実用電子回路ハンドブック2」CQ出 版株式会社P.300〜P.301昭和50年10月 20日発行

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】検出されるべき信号源に接続できる入力端
    子と、入力信号の交流成分のピーク・ピーク値に関連す
    る直流出力とを有する直流結合ピーク・ピーク検出器回
    路において、 前記信号源入力により駆動されろ波コンデンサが結合さ
    れピーク検出器を形成する第1のエミッタフォロワと、
    前記第1のエミッタフォロワに相補的であってそれによ
    り駆動される入力を有し前記演算増幅器の入力を駆動す
    るために結合された出力を有する第2のエミッタフォロ
    ワとから成り、これによって前記第1のエミッタフォロ
    ワにおけるオフセットが実質的に打ち消される正のピー
    ク検出器と、 前記信号源入力により駆動されろ波コンデンサが結合さ
    れピーク検出器を形成する第1のエミッタフォロワと、
    前記第1のエミッタフォロワに相補的であってそれによ
    り駆動される入力を有し前記演算増幅器の入力を駆動す
    るために結合された出力を有する第2のエミッタフォロ
    ワとから成り、これによって前記第1のエミッタフォロ
    ワにおけるオフセットが実質的に打ち消される負のピー
    ク検出器と、 前記信号源を前記正のピーク検出器と前記負のピーク検
    出器との両方に供給する手段と、 前記正のピーク検出器と前記負のピーク検出器との出力
    を減算的に組み合わせる手段であって、差動入力とシン
    グルエンド出力とを有し利得が1であることにより前記
    シングルエンド出力が前記ピーク検出器の差に等しい信
    号を発生する演算増幅器から成る手段と、 から成ることを特徴とするピーク・ピーク検出器回路。
  2. 【請求項2】特許請求の範囲第1項記載の直流結合ピー
    ク・ピーク検出器回路であって、前記演算増幅器が、そ
    の値より下では論理1が生じてドロップアウトを示し、
    その値より上では論理0が生じる信号のしきい値を定め
    るオフセット電位を有することを特徴とする直流結合ピ
    ーク・ピーク検出器回路。
JP60178488A 1984-08-13 1985-08-13 直流結合ピ−ク・ピ−ク検出器回路 Expired - Lifetime JPH0682466B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/639,880 US4613769A (en) 1984-08-13 1984-08-13 Direct current coupled peak to peak detector circuit
US639880 1984-08-13

Publications (2)

Publication Number Publication Date
JPS61105776A JPS61105776A (ja) 1986-05-23
JPH0682466B2 true JPH0682466B2 (ja) 1994-10-19

Family

ID=24565958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60178488A Expired - Lifetime JPH0682466B2 (ja) 1984-08-13 1985-08-13 直流結合ピ−ク・ピ−ク検出器回路

Country Status (2)

Country Link
US (1) US4613769A (ja)
JP (1) JPH0682466B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4779045A (en) * 1987-01-29 1988-10-18 Tektronix, Inc. Automatic peak-to-peak amplitude measurement system
JPH01265718A (ja) * 1988-04-18 1989-10-23 Toshiba Corp シュミットトリガ回路
US4965512A (en) * 1989-10-18 1990-10-23 International Business Machines Corporation Transient current peak detector
US5254881A (en) * 1991-09-16 1993-10-19 At&T Bell Laboratories Master-slave peak detector
US5381146A (en) * 1993-07-06 1995-01-10 Digital Equipment Corporation Voltage-tracking circuit and application in a track-and-hold amplifier
US5381052A (en) * 1993-07-06 1995-01-10 Digital Equipment Corporation Peak detector circuit and application in a fiber optic receiver
US5491434A (en) * 1994-12-05 1996-02-13 Motorola, Inc. Circuit and method of differential amplitude detection
US5615223A (en) * 1995-04-19 1997-03-25 Eastman Kodak Company PPM decoder utilizing drop-out location information
US5627846A (en) * 1995-04-19 1997-05-06 Eastman Kodak Company Drop-out location detection circuit
US6107840A (en) * 1998-12-18 2000-08-22 Texas Instruments Incorporated Method and apparatus for eliminating asymmetry error in servo de-modulation using peak-to-peak detection of servo burst amplitudes
US8854130B2 (en) 2012-06-25 2014-10-07 Silicon Laboratories Inc. DC-coupled peak detector
CN109633248B (zh) * 2019-02-02 2024-03-19 华润新能源(大同阳高)风能有限公司 一种直流输出回路的监测电路
CN111007302B (zh) * 2019-12-18 2022-03-04 北京无线电测量研究所 一种非线性正负峰值检波器
US11994548B2 (en) * 2021-10-27 2024-05-28 Texas Instruments Incorporated RF peak detector circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229735A (en) * 1978-01-23 1980-10-21 The B. F. Goodrich Company Rip detector signal detection circuit
JPS57150277A (en) * 1981-03-13 1982-09-17 Fuji Xerox Co Ltd Image signal processing circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
「実用電子回路ハンドブック2」CQ出版株式会社P.300〜P.301昭和50年10月20日発行

Also Published As

Publication number Publication date
US4613769A (en) 1986-09-23
JPS61105776A (ja) 1986-05-23

Similar Documents

Publication Publication Date Title
JPH0682466B2 (ja) 直流結合ピ−ク・ピ−ク検出器回路
JP2589890B2 (ja) 差動増幅回路
JPH07176782A (ja) アバランシェフォトダイオードを用いた光検出回路
JPS62145938A (ja) 受光器
GB2258759A (en) Integrated opto-electronic sensor for pulsed light
US5717536A (en) Single-ended cascode amplifier for magnetoresistive sensors
US4926271A (en) Recording reproducing control circuit for recording apparatus
NL8500171A (nl) Niveau-detektor.
JP2841743B2 (ja) 光センサ用発受光回路
JP2963934B2 (ja) 受光増幅回路
US4160157A (en) Signal transmission circuit with improved digital signal recovery
JPH0996562A (ja) 光電変換回路
JPH09130330A (ja) 光受信器
JP3460359B2 (ja) 電流制御回路及びそれを用いた装置
JPS60263546A (ja) 光受信回路の基準電位発生回路
JPS59175337A (ja) 直流安定化電源の並列冗長回路
RU2018981C1 (ru) Амплитудный детектор
JPS6259822A (ja) 光検出回路
JPS61255478A (ja) 信号識別回路
JPS62210707A (ja) 温度補償型レベル検出回路
JPS62217739A (ja) アバランシエ・ホトダイオ−ドのバイアス電圧制御回路
JPH05252008A (ja) 光受信回路
JPS61182336A (ja) Apd保護回路
JPH01240002A (ja) アバランシェフォトダイオードの逆バイアス回路
JPS60230728A (ja) 受光回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term