JPH0682481A

JPH0682481A - プローブ・アセンブリおよびその製造方法

Info

Publication number: JPH0682481A
Application number: JP5002484A
Authority: JP
Inventors: Arthur Bross; アーサー・ブロス; Thomas J Walsh; トーマス・ジョセフ・ウォルシュ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-02-04
Filing date: 1993-01-11
Publication date: 1994-03-22
Anticipated expiration: 2010-09-06
Also published as: JPH0782030B2; US5225777A

Abstract

(57)【要約】【目的】高密度検査プローブ・アセンブリおよびその
製造方法を提供する。【構成】プローブ・アセンブリ２０は、多数のワイヤ
状プローブ要素３６を有し、その先端部３８は、ＶＬＳ
Ｉ回路１２の近接間隔で配列された表面パッド１４の中
心に一致するように、配列されている。プローブ要素と
の相互接続は、プローブ・アセンブリ本体内の絶縁およ
び導電層の多層構造により与えられる。プローブ要素の
先端部は、垂直に対して傾斜し、プローブ要素がＶＬＳ
Ｉ回路上の係合位置まで押し下げられると、プローブ・
アセンブリは一方向において横方向に一様にたわみ、Ｖ
ＬＳＩ回路の表面パッドとの接触に際し、“ワイピン
グ”動作を与える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、改良された電気的検
査プローブ・アセンブリ、およびＶＬＳＩ回路の微小面
積上に多数の電気的接続を形成するための、超高密度の
プローブ・アセンブリ要素を与える製造方法に関するも
のである。

【０００２】

【従来の技術およびその課題】過去１０年間において
は、ＶＬＳＩ回路のような電子デバイスの単位面積あた
りの密度は、非常に増大してきた。いくつかの評価によ
れば、この密度増大は、初期のものに比べて１０，００
０倍のオーダである。ＶＬＳＩ回路との非常に多数の必
要な接続を形成するのに、ＶＬＳＩ回路に対して利用で
きるスペースすなわち面積は、以前の技術よりすれば、
ほとんど消滅せんばかりに小さくなりつつある。その結
果、ＶＬＳＩ回路を検査する場合に、ＶＬＳＩ回路と容
易に係合可能な接続を与えるのに困難な問題が存在して
いる。容易に係合可能な接続は、利用できる微小スペー
スに合わせるのに十分小さく、信頼性があり、容易に製
造することができる。

【０００３】本発明者の米国特許第４，５５４，５０６
号明細書には、ＶＬＳＩ回路の検査に使用するモジュラ
・プローブ・アセンブリが開示されている。このプロー
ブ・アセンブリは、プラスチック案内要素の側面付近の
近接する中心上のホール内に設けられた、非常に多数の
比較的長く細いワイヤ・コンタクト・“ビーム（ｂｅａ
ｍ）”を用いている。これら案内要素は、垂直に積み上
げられてアセンブリを構成している。案内要素内のホー
ルは、各コンタクト・ビームを“曲げる”すなわちプレ
・バックル（ｐｒｅ−ｂｕｃｋｌｅ）させるために、わ
ざと垂直に配列されていない。このプレ・バックルは、
コンタクト・ビームの端部が、ＶＬＳＩ回路上の表面パ
ッドに接触およびワイプ（ｗｉｐｅ）するときに、各コ
ンタクト・ビームの力を制御するのを助ける。コンタク
ト・ビームが、ＶＬＳＩ回路の表面パッドとのコンタク
トに押圧されるときに、コンタクト・ビームは、長さ方
向の中点付近で、ダイナミックに曲がることが許され
る。実際には、コンタクト・ビームの比較的大きいダイ
ナミックな曲げの故に、およびコンタクト・ビームが互
いに接触せず、電気的短絡回路を生じないようにするた
めに、ビームは、予め絶縁された細いワイヤで作られて
いた。一例として、ワイヤは、約２５．４μｍ（約１ミ
ル）厚の絶縁（ポリイミドのような）を有し、直径約１
０１．６μｍ（約４ミル）であった。しかし、端部付近
のワイヤの絶縁が時々はがれ、検査中に端部とＶＬＳＩ
回路上のコンタクト・パッドとの間に入り込むことがわ
かった。これは、電気的に乱れた結果を生じ、コンタク
ト・ビームの注意深い定期的なクリーニングを必要とし
た。

【０００４】ＶＬＳＩ回路がさらに高密度になるにした
がって、検査プローブ・アセンブリの単に周辺よりもむ
しろ主領域中に、コンタクト“ビーム”またはプローブ
・アセンブリの要素を与えることが望ましくなってき
た。しかし、このことは、他の回路（例えば、検査装
置）から、プローブ・アセンブリの密に組まれた各コン
タクト要素へ、それぞれの電気的接続を形成する問題に
つながる。一例として、プローブ・アセンブリのコンタ
クト要素を、“Ｘ”および“Ｙ”の両方向において２５
４μｍ（１０ミル）以内の近接した中心間隔で配列させ
る要求に対して、ＶＬＳＩ回路の６．４５ｃｍ²（１平
方インチ）あたり、１０，０００個以上の表面パッドの
密度となる。この要求に対し、有効かつ経済的な解決を
与えることが望ましい。

【０００５】

【課題を解決するための手段】本発明の一面によれば、
本発明は、検査プロセッサ・アセンブリに関わり、検査
プロセッサ・アセンブリの本体は、多層印刷回路（たと
えば、交互する多数の導電層および絶縁層よりなり、各
導電層は複数の個々の導体である）を有している。印刷
回路の多数の層は、特別に設けられた“バイア”域で、
非常に細く比較的長い導電ワイヤのそれぞれに選択的に
接続される。これらワイヤは、多層回路の層間の接続の
みならず、ＶＬＳＩ回路の近接した間隔で配列された表
面パッドと接続するために、ＸおよびＹ列に配置され、
近接した間隔で配列されたプローブ要素としても機能す
る。多層回路のバイアは、正確なパターンに形成され、
これは、ワイヤ・コンタクト（プローブ要素）が、ピン
が金属の薄片を突き抜けるように、導電層部分を突き抜
けるのを可能にする。このようにして、各プローブ要素
は、導電層の１以上の選択された導体への、良好な機械
的および電気的接触を形成する。プローブ要素は、一方
向にわざと曲げられており、プローブ要素を固定し、そ
れらの端部（先端部）にわずかなオフセットを与える。
これらプローブ先端部が、ＶＬＳＩ回路の表面パッドに
接触すると、プローブ要素は垂直に一様に且つ一横方向
にたわみ、ＶＬＳＩ回路の表面パッドをクリーンに“ワ
イプ（ｗｉｐｅ）”し、その結果、一様な垂直方向接触
力が得られる。

【０００６】本発明の他の面によれば、本発明は、プロ
ーブ・アセンブリの製造方法に関わる。プローブ・アセ
ンブリ内の絶縁層および導電層の多層構造には、プロー
ブ・アセンブリのプローブ要素および外部検査装置との
相互接続の選択パターンに従って、“バイア”域を設け
る。このバイア域は、検査されるＶＬＳＩ回路上の表面
パッド上の位置に対応するＸおよびＹパターン内に存在
する。したがって、多数のワイヤ状プローブ要素が、バ
イア域で多層構造を突き抜けて、少なくとも１つの導電
層の部分と選択された電気的接触を形成する。バイア
は、一方向（たとえば、Ｙ方向）から見た面において垂
直方向に整列されており、前記面とは直角をなす方向か
ら見た面において、垂直方向にずれている。したがっ
て、プローブ要素がバイアスを突き抜けるときに、プロ
ーブ要素は垂直にかなり曲がる。その結果、プローブ要
素の露出端部は、垂直の予め配置された位置から一方向
における一様な横方向のたわみにまで、わずかにオフセ
ットされる（傾斜される）。プローブ要素は、このよう
に固定され、非常に近接した中心間隔で、正確に配置さ
れ整列される。このようにして組み立てられた部品は、
非常に正確に、自己整列される。プローブ要素との所望
の高密度相互接続は、プローブ・アセンブリ製造中に、
多層導体によって自動的に形成される。

【０００７】本発明のさらに他の面によれば、プローブ
・アセンブリは、多層構造内に複数の絶縁層および導電
層を有する本体を備えている。多層構造は、その内部に
複数のバイアを形成する。バイアは、近接した中心間隔
で水平ＸおよびＹ列に正確に配置され、垂直方向にずれ
ている。多層構造のバイア内に固定され、多層構造から
外方に、各先端部まで短い長さにわたって延びる多数の
ワイヤ状プローブ要素が設けられている。先端部は、電
子回路の各表面パッドに接触するように構成されてい
る。プローブ要素の先端部は、一様にわずかにオフセッ
トされて、先端部は、正確にＸおよびＹ方向に整列さ
れ、先端部が下方に動かされて電子回路の表面パッドと
接触する場合にのみ、一横方向にたわむ。

【０００８】本発明の他の面によれば、本発明は、プロ
ーブ・アセンブリ本体内に、絶縁層および導電層よりな
る多層構造を設け、プローブ・アセンブリのプローブ要
素および外部検査装置との所望の相互接続の正確にずれ
たパターンに従って、プローブ・アセンブリの本体内に
“バイア”域を設け、多数のワイヤ状プローブ要素を、
前記バイアに押し込んで、前記導電層の部分と選択され
た電気的接続を形成する。前記バイアは、一方向から見
た面において垂直方向に整列され、前記一方向とは直角
の方向から見た面において垂直方向にずれており、前記
プローブ要素が前記バイアに押し込まれた後、前記プロ
ーブ要素が一方向にのみかなり曲がっている。

【０００９】

【実施例】図１は、複数のＶＬＳＩ回路１２が設けられ
た検査取り付け具１０（適切な支持具）の一部を概略的
に示す図である。本発明によるプローブ・アセンブリ２
０が、ＶＬＳＩ回路１２の１つに接触した状態で示され
ている。プローブ・アセンブリ２０の詳細な断面図を、
図３に示す。図１には、３個のＶＬＳＩ回路１２が示さ
れているが、３個より多くの、または３個より少ない数
のＶＬＳＩ回路を、取り付け具１０上に設けることがで
きる。各ＶＬＳＩ回路１２は、ＶＬＳＩ回路の上面上
に、直交方向に且つほぼ平面状に近接した間隔で配列さ
れた非常に多数の微小表面コンタクト・パッド１４を有
している。これらの表面パッド１４は、ＶＬＳＩ回路１
２の内部活性要素（図示せず）に対する微細電気コンタ
クトを与えている。

【００１０】図２は、個々の表面コンタクト・パッド１
４（拡大して示している）が容易に見えるようにした、
ＶＬＳＩ回路１２の拡大部分図（一部を切り欠いた）で
ある。一例として、各表面パッド１４は直径が１２７μ
ｍ（５ミル）であり、個々のパッド１４は、Ｘ方向およ
びＹ方向に２５４μｍ（１０ミル）の中心間隔で均等に
配列されている。したがって、ＶＬＳＩ回路１２の１．
７７８×２．５４ｍｍ（７０×１００ミル）の表面積に
は、７０個のコンタクト・パッド１４が存在する。この
非常な高密度は、ＶＬＳＩ回路１２と検査装置（図示せ
ず）との電気的接続を与えることを困難にしていた。プ
ローブ・アセンブリ２０（図１参照）は、この問題に対
して効果的かつ経済的な解決を与え、検査取り付け具１
０上のＶＬＳＩ回路の１つの個々の表面パッド１４上
に、かつ個々の表面パッド１４と接触するように配置さ
れる。

【００１１】図３には、プローブ・アセンブリ２０の一
部の拡大断面を、寸法通りではなく一部を概略的に示し
ている。図面を簡略化するために、図示されているプロ
ーブ・アセンブリ２０の部分と一緒に、ＶＬＳＩ回路１
２の１つの表面パッド１４（図２）のみを示している。
図３には、検査取り付け具は示していない。しかし、多
数のこのような表面パッド（点線によって示される）
は、ＸおよびＹ方向（図２）に存在し、ＶＬＳＩ回路１
２の検査中は、プローブ・アセンブリ２０の要素によっ
て同時に接触されている。プローブ・アセンブリ２０
は、多数の内部電気的導体（これらについては後述す
る）を、高密度多層構造の状態で有する本体２２を備え
ている。一例として、この多層構造は、第１または上部
の絶縁層２３，第１導電層２４，第２絶縁層２６，第２
導電層２８，第３絶縁層３０，第３導電層３２，第４ま
たは下部絶縁層３４を備えている。各導電層は、典型的
に、複数の個々の導体を備えている。これら個々の導体
は、“印刷回路”と称されることもある。これら絶縁層
および導電層は、単一構造に適切に接着されて、この技
術分野では周知のような多層構造を与える。多層構造の
導電回路２４，２８，３２の層間の垂直方向の電気的接
続は、複数のワイヤ状プローブ要素３６によって選択的
に与えられる。図には、簡単にするために、１個のプロ
ーブ要素のみを示している。しかし、同一のプローブ要
素３６（点線で示されている）が、表面パッド１４のパ
ターン（図２参照）に対応して、プローブ・アセンブリ
２０内にＸおよびＹパターンに配列されることがわかる
であろう。各プローブ要素は、下端部（先端部）３８を
有しており、この下端部は、丸みを有し、ＶＬＳＩ回路
１２の表面パッド１４のそれぞれ１つに当接し、電気的
接触を形成する。先端部３８およびパッド１４は、表面
に適切な金属層を堆積させることができる。プローブ要
素３６は、第２絶縁層２６内に正確に配置された、小さ
なクリアランス・ホール４０を通り、第３絶縁層３０内
の同様のホール４２を通り、第４絶縁層３４内の同様の
ホール４４を通る。図からわかるように、これらホール
４０，４２，４４は、垂直方向に整列されており、各プ
ローブ要素３６は垂直である。ホール４０，４２，４４
は、図示のため直径がやや誇張して示されている。

【００１２】図４は、図３の３−３線における略断面図
である。図４からわかるように、ホール４０，４２，４
４（直径は誇張されている）は、垂直方向にずれてお
り、プローブ要素３６（１個のみ示されている）は、絶
縁層２６，３０，３４および導電層２４，２８，３２を
通る際に、垂直方向にかなり曲がっている。各プローブ
要素３６は、このように正確に配置され且つ固定され、
その下端部すなわち先端部３８は、垂直に対して左側に
わずかに傾いている。すべての先端部３８は、非常に正
確に一様に配置され、ＶＬＳＩ回路１２の密に配置され
た表面パッド１４のそれぞれに適切に当接している。プ
ローブ要素３６の先端部３８のこのわずかな傾き、すな
わち一様なオフセットによって、プローブ要素３６の支
持されない下部は、先端部３８が表面パッド１４とそれ
ぞれ接触し、プローブ・アセンブリ２０が最下方へ動く
ときに、片側へ（左側へ）一様にたわむ。

【００１３】図５は、プローブ・アセンブリ２０をさら
に拡大した図である。図では、１つのプローブ要素３６
のみを示している。プローブ要素３６は、絶縁層３４の
下部（およびホール４４）から、先端部３８および表面
パッド１４まで延びる下側の不支持部長さ４８を有して
いる。図示のように、プローブ要素３６の先端部３８
は、パッド３４に接触している。プローブ要素３６の上
部は、絶縁層３０内の小さなホール４２を通って、プロ
ーブ・アセンブリ２０の多層回路内を下方に延びてい
る。プローブ要素３６は、導電層３２の薄層を領域５０
で下方に突き通り、絶縁層３４内のホール４４を通り表
面パッド１４まで下方に延びている。領域５０で導電回
路層３２を突き通るプローブ要素３６は、導電回路層３
２の導電部に、機械的に堅固で且つ電気的に良好な接続
を形成する。このように、プローブ要素３６は、導電回
路層２４，２８，３２（図４を参照）に選択的に、電気
的に相互接続される（所望の順序で）。プローブ要素３
６は、プローブ・アセンブリ２０の本体２２内に機械的
に固定される。

【００１４】図６は、プローブ・アセンブリ２０を、検
査取り付け具１０（図示せず）上の完全に係合する位置
までさらに下方に移動した状態を示している。図５の位
置から図６の位置への、この最終的な下方移動の際、プ
ローブ要素３６の先端部３８は、矢印５２で示すよう
に、表面パッド１４上を横方向にわずかな距離を“ワイ
プ（ｗｉｐｅ）”する。このワイピング動作は、パッド
１４とプローブ先端部３８との間の清浄なコンタクトお
よび良好な電気的接続を保証する。絶縁層３４の下部か
ら突出するプローブ要素３６は、ホール４４の下縁５４
に当接する。したがって、プローブ要素３６の不支持部
長さ４８（図５をも参照）は、寸法的に正確な量によっ
て定められる。換言すれば、この不支持部長さ４８は、
特定のプローブ要素３６が領域５０で導電回路層３２の
導電部を突き通るか否かとは無関係に、全部のプローブ
要素３６に対して同一である。したがって、プローブ要
素３６（図には１個のみ示している）のすべての先端部
３８は、各パッド１４に対して、ほぼ等しく且つ一様な
接触力で、正確な位置に当接する。プローブ要素３６の
不支持部長さ４８、その直径、プローブ要素３６の垂直
および横方向たわみの量は、矢印５２で示される２５．
４μｍ（１ミル）ぐらいの“ワイプ”と、５０グラムの
オーダの垂直方向接触力とを与えるように選ばれる。

【００１５】図７は、図５の５−５線で示される方向か
ら見た、プローブ・アセンブリ２０の一部の拡大平面図
（寸法通りではない）である。図７からわかるように、
絶縁層３０は、表面パッド１４の各中心（図２）に一致
する、ＸおよびＹ方向における正確な中心間隔で配置さ
れた多数の微小ホール４２を有している。これらホール
４２（および同様にホール４０，４４）は、周知の適切
な手段（レーザのような）によって、それらの絶縁層２
６，３０，３４（図７には示されていないが、図４に示
されている）内に、“写真的”精度で位置決めされ形成
される。絶縁層３０の下側に設けられた導電回路層３２
（図５参照）は、図７では点線で示しており、電気的に
絶縁された複数の印刷回路トレース（導体）５６ａ，５
６ｂを備えていることがわかる。多数または少数のこれ
ら回路トレース５６ａ，５６ｂを、各プローブ要素３６
（図７には示されていないが、図４には示されている）
との所望数の相互接続により要求される導電回路層３２
内に設けることができる。トレース５６ａ，５６ｂは、
適切な中心間隔で配置され且つ検査装置（図示せず）に
接続されるようになされた外部的にアクセス可能なタブ
またはコンタクト５８ａ，５８ｂに接続される。導電ト
レース５６ａ，５６ｂの位置，間隔，形状などは、多層
回路を設計および製造する分野の当業者には周知の設計
ルールに従って与えられる。

【００１６】ホール４２の下側に、導電トレース５６ａ
の導電ランド６０ａが部分的に露出している。この導電
ランド６０ａは、図示のセグメント形状、たとえば微小
中心ホール６４ａの方へ突き出た４本のパイ形状の“フ
ィンガ（ｆｉｎｇｅｒ）”６２ａに、エッチングされて
いる。一例として、同様の導電ランド６０ｂを、絶縁層
３０内の他のホール４２の下側に示している。プローブ
要素３６（中心ホール６４ａよりも直径が大きい）がホ
ール４２を通り下方に押し込まれると、導電ランド６０
ａは“貫通”され、そのフィンガ６２ａは、プローブ要
素３６によって下方に曲げられる。これは、金属の薄片
によって保持されるピンと類似している。したがって、
ピンを金属薄片にさらに押し込むことは比較的容易であ
るが、引きもどすことは非常に困難である。ランド６０
ａおよびそのフィンガ６２ａのバネ作用は、プローブ要
素３６のほぼ垂直方向の曲げと共働して、領域５０（図
５）でのプローブ要素３６と貫通ランド６０ａとの間
に、良好な電気的および機械的接触を形成する。絶縁層
３０内のホール４２は、絶縁層２６内の対応するホール
４０および絶縁層３４内の対応ホール４４に対してＹ方
向に正確に定められた距離だけずれている（図４参
照）。ホール４０，４２，４４のこの正確なずれは、導
電回路層２４，２８，３２（図４参照）内の所望位置で
の導電ランド（図７のランド６０ａ，６０ｂのような）
の対応配置と協働して、各プローブ要素３６の一様な曲
げおよびオフセットと、それらの先端部３８の正確な配
置とを与える。

【００１７】本発明の方法によれば、プローブ・アセン
ブリ２０は、正確かつ経済的に製造される。プローブ・
アセンブリ２０は、アセンブリのプローブ要素および外
部検査装置との相互接続の選択パターンに従って、“バ
イア”域が設けられている（図４，図５，図７参照）。
このバイア域は、検査されるＶＬＳＩ回路上の表面パッ
ドの位置に対応するＸおよびＹパターン内に存在する。
したがって、多数のワイヤ状プローブ要素は、多層回路
（図３および図４参照）の各部と選択的な電気的接続を
形成するバイアに押し込まれる。バイアは、一方向から
見た面内において垂直方向に整列されており（たとえ
ば、図３における方向）、前記方向とは直角の方向から
見た面内においては垂直方向にずれている（図４）。し
たがって、プローブ要素がバイアに押し込まれるときに
（図３および図４の絶縁層２３は除去されている）、プ
ローブ要素は垂直方向にかなり曲がる。その結果、プロ
ーブ要素の露出端部は、垂直方向からわずかに傾き、一
方向から見た面内における一様な横方向のたわみを生じ
やすくさせる（図５および図６）。プローブ要素は、こ
のように固定され、非常に近接した中心間隔で正確に配
置され整列される。このように組み立てられた部品は、
非常に正確に自己整列される。プローブ要素との所望の
高密度相互接続は、プローブ要素の製造中に自動的に形
成される。絶縁がなされていないプローブ要素３６は、
プローブ要素３６の絶縁がはがれて、先端部３８と表面
パッド１４との間に入り込むという問題は生じない。一
例として、プローブ要素を、適切な硬度を有し、直径が
１０１．６μｍ（４ミル）のワイヤ特にベリリウム銅と
することができる。

【００１８】上述したプローブ・アセンブリおよびその
製造方法は、本発明の一般的な原理を説明したものであ
る。当業者であれば、本発明の精神と範囲とから逸脱す
ることなく、容易に変更を加えることができる。たとえ
ば、本発明は、特定の数のコンタクトまたはプローブ要
素の寸法、あるいは前述した特定の材料に限定されるも
のではない。異なった寸法のバイアおよびプローブ要素
を用いることができ、また、開示したもの以外の寸法を
用いることができる。さらに、異なる数の層、または開
示したものとは異なる構成の多層構造を用いることがで
き、およびプローブ要素は丸みのある端部を有する必要
はない。

【００１９】

【発明の効果】本発明により、高密度検査プローブ・ア
センブリおよびその製造方法が得られる。

【図面の簡単な説明】

【図１】ＶＬＳＩ回路の１つに接触する本発明のプロー
ブ・アセンブリを有する検査取り付け具上に配置された
数個のＶＬＳＩ回路の拡大斜視図である。

【図２】ＶＬＳＩ回路の近接した間隔で配列された表面
コンタクト・パッドを示す、図１のＶＬＳＩ回路の切り
欠き拡大斜視図である。

【図３】図１の２−２線に沿った拡大断面図であり、プ
ローブ・アセンブリの一部を示し、プローブ・アセンブ
リのコンタクト・プローブ要素が、検査中にどのように
して、検査装置およびＶＬＳＩ回路との多数の相互接続
を形成するかを概略的に説明するための図である。

【図４】図３の３−３線に沿った拡大断面図であり、プ
ローブ・アセンブリの各列のプローブ要素の制御された
湾曲および配置を正確に示す図である。

【図５】図４に類似の拡大断面図であり、プローブ・ア
センブリのプローブ要素がどのようにしてＶＬＳＩ回路
の表面パッドに最初に接触するかを概略的に説明するた
めの図である。

【図６】図５に類似の拡大断面図であり、プローブ・ア
センブリが図示の位置まで下げられたときに、どのよう
にプローブ要素が曲がり、表面パッドを横方向に“ワイ
プ”するかを示す図である。

【図７】図５の５−５線方向に見た、プローブ・アセン
ブリの１面上の絶縁および電気的印刷回路トレースの拡
大断面図である。

【符号の説明】

１０検査取り付け具１２ＶＬＳＩ回路１４コンタクト・パッド２０プローブ・アセンブリ２４，２８，３２導電層２６，３０，３４絶縁層３６プローブ要素３８先端部

───────────────────────────────────────────────────── フロントページの続き (72)発明者トーマス・ジョセフ・ウォルシュアメリカ合衆国ニューヨーク州パウキープシディアランロード２

Claims

【特許請求の範囲】

【請求項１】多層構造にして複数の絶縁層および導電層
を含む本体を備え、前記多層構造の前記層は、層内に複数のバイアを形成
し、これらバイアは、近接中心間隔で水平ＸおよびＹ列
に正確に配置され、垂直方向に関してはずれており、前記多層構造のバイア内に固定され、バイアから各先端
部に向かって外方に短距離にわたって延びる、複数のワ
イヤ状プローブ要素を備え、前記プローブ要素の前記各
先端部は、電子回路の各表面パッドに接続することがで
き、前記先端部がＸおよびＹ方向に正確に整列され、か
つ、前記プローブ要素が下方に動かされて前記電子回路
の表面パッドと接触する場合にのみ、一方向において横
方向にたわむように、一様にわずかにオフセットされて
いる、ことを特徴とするプローブ・アセンブリ。
【請求項２】前記バイアは、第１の方向において垂直方
向に関しては整列され、前記第１の方向に対して直角な
第２の方向において垂直方向に関してはずれ、前記プローブ要素は、前記第２の方向においてかなり曲
がり、前記プローブ要素と前記多層構造との間の堅固な
機械的および電気的接続を形成する、ことを特徴とする
請求項１記載のプローブ・アセンブリ。
【請求項３】前記プローブ要素は、ＸおよびＹ列に配列
され、約２５４μｍの間隔を有することを特徴とする請
求項２記載のプローブ・アセンブリ。
【請求項４】多層構造にして複数の絶縁層および導電層
を含む本体と、前記導電層内の複数の導電ランドとを備え、前記絶縁層は、複数のホールを形成し、前記導電ランド
およびホールは、近接中心間隔で幾列にも水平方向に配
置され、一方向において所定量だけ垂直方向に関しては
ずれており、前記導電ランドおよびホールを垂直方向に通り抜け、電
子回路の表面パッドに接触することのできる先端部ま
で、前記本体の下方の短い不支持長さにわたり延びる、
複数の細いワイヤを備え、前記ワイヤは、前記導電ランドのそれぞれに、堅固な機
械的および電気的接続を形成し、かつ、かなり曲げられ
ており、前記ワイヤは、先端部を有するプローブ要素を
形成し、前記先端部は、一様に整列され、プローブ・ア
センブリが下方向に動かされて、前記電子回路の表面パ
ッドと接触して、接触ワイピングおよび所望の垂直方向
接触力が得られる、ことを特徴とする高密度検査プロー
ブ・アセンブリ。
【請求項５】前記導電ランドは、プレエッチングされ
て、それぞれの前記ワイヤが前記導電ランドをさらに容
易に突き抜けることを可能にし、前記ワイヤと前記導電
ランドとの間に、堅固な機械的および電気的接触を形成
し、前記ワイヤは、前記プローブ・アセンブリの本体内
で、かなり曲がり、機械的に固定され、前記導電ランド
によって他の電子回路に選択的に相互接続される、こと
を特徴とする請求項４記載の高密度検査プローブ・アセ
ンブリ。
【請求項６】前記ワイヤは、約２５４μｍの正確な中心
間隔で配列されており、前記先端部は、前記電子回路の
表面パッドに対して正確に整列されていることを特徴と
する請求項５記載の高密度検査プローブ・アセンブリ。
【請求項７】多層構造にして複数の絶縁層および導電層
を含む本体と、前記導電層内の複数の導電ランドとを備え、前記絶縁層
は、複数のホールを形成し、前記導電ランドは、ばねフ
ィンガに形成され、前記導電ランドおよびホールは、近
接中心間隔で幾列にも水平方向に配置され、一方向にお
いて所定量だけ垂直方向に関してはずれており、前記導電ランドおよびホールを垂直方向に通り抜け、電
子回路の表面パッドに接触する先端部まで、前記本体の
下方の短い不支持長さにわたり延びる、複数の非常に細
いワイヤを備え、前記ワイヤは、前記ばねフィンガのそれぞれに、堅固な
機械的および電気的接続を形成し、かつ、前記プローブ
・アセンブリの本体内で一方向にかなり曲がっており、前記ワイヤは、先端部を有するプローブ要素を形成し、
前記先端部は、一様に整列され、わずかに傾斜してお
り、プローブ・アセンブリが、下方向に動かされて、前
記電子回路の表面パッドと接触して、接触ワイピングお
よび所望の垂直方向接触力が得られる、ことを特徴とす
る検査プローブ・アセンブリ。
【請求項８】プローブ・アセンブリを製造する方法であ
って、プローブ・アセンブリの本体内に、絶縁層および導電層
よりなる多層構造を設け、プローブ・アセンブリのプローブ要素および外部検査装
置との所望の相互接続の正確にずれたパターンに従っ
て、前記導電層内に“バイア”域を設け、多数のワイヤ状プローブ要素を、前記バイアに押し込ん
で、前記多層構造の導電層の各導電部と選択された電気
的接続を形成し、前記バイアは、一方向から見た面にお
いて垂直方向に関しては整列され、前記一方向とは直角
の方向から見た面において垂直方向に関してはずれてお
り、前記プローブ要素が前記バイアに押し込まれた後、
前記プローブ要素が一方向にのみかなり曲がり、プロー
ブ要素の先端部は正確に整列されている、ことを特徴と
するプローブ・アセンブリの製造方法。
【請求項９】プローブ・アセンブリを製造する方法であ
って、プローブ・アセンブリの本体内に、絶縁層および導電層
よりなる多層構造を設け、前記絶縁層は、近接した間隔
で配列されたホールの列を形成し、前記導電層は、前記
ホールに隣接する導電ランドを形成し、前記導電ランドをばね要素に形成し、多数の細いワイヤを、前記ホールおよび前記導電ランド
に押し込み、前記絶縁層および導電層内で一方向に前記
ワイヤを曲げて、前記導電層に良好な機械的および電気
的な接触を形成し、前記ワイヤは前記本体を越えて短い
不支持長さにわたって延び、ワイヤの先端部は正確に整
列されて、電子回路の表面パッドへの接触を形成し、前
記ワイヤの不支持部長さはわずかに傾斜して、ワイヤが
表面パッドに係合するときにのみ、ワイヤは一方向にお
いて横方向に曲がる、ことを特徴とするプローブ・アセ
ンブリの製造方法。
【請求項１０】請求項９に記載の方法によって製造され
たプローブ・アセンブリ。