JPH0682528A - 制御可能な重み付き２進シーケンスを発生するための回路 - Google Patents
制御可能な重み付き２進シーケンスを発生するための回路Info
- Publication number
- JPH0682528A JPH0682528A JP5035646A JP3564693A JPH0682528A JP H0682528 A JPH0682528 A JP H0682528A JP 5035646 A JP5035646 A JP 5035646A JP 3564693 A JP3564693 A JP 3564693A JP H0682528 A JPH0682528 A JP H0682528A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- stage
- generating
- weighted
- stages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318385—Random or pseudo-random test pattern
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 デジタル集積回路装置およびシステムの試験
用の重み付けランダムビットテストパターンを生成する
機構を提供する。 【構成】 ＡＮＤゲートと排他的論理和ゲートの交互の
カスケード配置を、擬似ランダム信号発生器からの出力
と関して使用し、重み付けランダムパターン２進シーケ
ンスを生成する。重み付けランダムパターン２進シーケ
ンスはユーザが選択した確率に基づいて細分化制御可能
であり、またそのための細分化レベルは望ましいカスケ
ードステージを選択することによって容易に制御され
る。
用の重み付けランダムビットテストパターンを生成する
機構を提供する。 【構成】 ＡＮＤゲートと排他的論理和ゲートの交互の
カスケード配置を、擬似ランダム信号発生器からの出力
と関して使用し、重み付けランダムパターン２進シーケ
ンスを生成する。重み付けランダムパターン２進シーケ
ンスはユーザが選択した確率に基づいて細分化制御可能
であり、またそのための細分化レベルは望ましいカスケ
ードステージを選択することによって容易に制御され
る。
Description
【０００１】
【産業上の利用分野】本発明は一般にディジタル集積回
路チップ装置およびシステムのランダムパターン試験を
対象とする。更に詳しくは、本発明は重み付きランダム
ビットパターンを生成するための機構に関する。
路チップ装置およびシステムのランダムパターン試験を
対象とする。更に詳しくは、本発明は重み付きランダム
ビットパターンを生成するための機構に関する。
【０００２】
【従来の技術】１９８９年３月発行のIBM Journal of R
esearch and Development(vol.33,No.2)に掲載されたJ.
A.Wacukauskiらの論文「重み付きランダム試験パターン
の一般化のための方法」には、重み付きランダム試験パ
ターンを使用することの望ましいことが実証されてい
る。特に、この論文中の図４には、重み発生器のハード
ウェアの具体化について説明されている。しかし、その
論文の第１５６頁に指摘されているように、その説明中
の重み付けの記述には、設計により１，３，７および１
５のみの重み係数が生じる点で制限がある。所望の重み
付き擬似ランダム値が、線形フィードバック・シフトレ
ジスタ（ＬＦＳＲ）から生成する一連のタップ付き出力
信号系統より生成することは認められている。ラッチ出
力のＬＦＳＲ信号が擬似ランダム特性を持っていること
は、よく理解されている。更に詳しくは、反復が行なわ
れる前に最大限に長い状態シーケンスを実行するように
フィードバック装置内のＬＦＳＲ中のラッチ出力を接続
することは公知である。示されている具体的な態様にお
いては、ラッチＬからの出力信号はカスケードシーケン
スのＡＮＤゲートへ供給される。このカスケードシーケ
ンスは重み係数１／２，１／４および１／１６のシーケ
ンスを生成することができる。しかし、本発明によれば
ある種の離散的重み付き係数に対してはこの制限は排除
される。
esearch and Development(vol.33,No.2)に掲載されたJ.
A.Wacukauskiらの論文「重み付きランダム試験パターン
の一般化のための方法」には、重み付きランダム試験パ
ターンを使用することの望ましいことが実証されてい
る。特に、この論文中の図４には、重み発生器のハード
ウェアの具体化について説明されている。しかし、その
論文の第１５６頁に指摘されているように、その説明中
の重み付けの記述には、設計により１，３，７および１
５のみの重み係数が生じる点で制限がある。所望の重み
付き擬似ランダム値が、線形フィードバック・シフトレ
ジスタ（ＬＦＳＲ）から生成する一連のタップ付き出力
信号系統より生成することは認められている。ラッチ出
力のＬＦＳＲ信号が擬似ランダム特性を持っていること
は、よく理解されている。更に詳しくは、反復が行なわ
れる前に最大限に長い状態シーケンスを実行するように
フィードバック装置内のＬＦＳＲ中のラッチ出力を接続
することは公知である。示されている具体的な態様にお
いては、ラッチＬからの出力信号はカスケードシーケン
スのＡＮＤゲートへ供給される。このカスケードシーケ
ンスは重み係数１／２，１／４および１／１６のシーケ
ンスを生成することができる。しかし、本発明によれば
ある種の離散的重み付き係数に対してはこの制限は排除
される。
【０００３】
【発明が解決しようとする課題】実際には、カスケード
式のＡＮＤゲートシーケンスによって、テストシーケン
スでゼロと１を発生する確率を制御するための機構が得
られる。これらの複数の信号をマルチプレクサ（前記論
文中の４回路のうちの１回路）に供給することによっ
て、重み付き係数を離散的な値と小集合から選ぶことが
出来るような出力シーケンスを生成することが出来る。
しかし、達成可能な確率選択における分解度が制限され
る。それにも拘わらず、レベル依存形走査設計技法は、
細分状重み付き試験量の供給をうけることが出来るとき
に、特に有効である。従って出力テストシーケンス中の
ゼロと１に関係する確率をより精密に制限できることが
望ましい。しかし、従来の重み発生器は、汎用の重み付
き係数を提供することが出来ない。従って前に引用した
Wacukauskiらによる論文の図４に示された回路は重み付
き係数が１／８の出力シーケンスを生成することが出来
るが、例えば０．６２５の重み付き係数を実行すること
が出来ない。
式のＡＮＤゲートシーケンスによって、テストシーケン
スでゼロと１を発生する確率を制御するための機構が得
られる。これらの複数の信号をマルチプレクサ（前記論
文中の４回路のうちの１回路）に供給することによっ
て、重み付き係数を離散的な値と小集合から選ぶことが
出来るような出力シーケンスを生成することが出来る。
しかし、達成可能な確率選択における分解度が制限され
る。それにも拘わらず、レベル依存形走査設計技法は、
細分状重み付き試験量の供給をうけることが出来るとき
に、特に有効である。従って出力テストシーケンス中の
ゼロと１に関係する確率をより精密に制限できることが
望ましい。しかし、従来の重み発生器は、汎用の重み付
き係数を提供することが出来ない。従って前に引用した
Wacukauskiらによる論文の図４に示された回路は重み付
き係数が１／８の出力シーケンスを生成することが出来
るが、例えば０．６２５の重み付き係数を実行すること
が出来ない。
【０００４】上記の説明から、高度に細分化された重み
付き係数を発生することが出来るような回路試験用の重
み付きテストパターンを生成するための重み発生器を使
用することの望ましいことが判る。
付き係数を発生することが出来るような回路試験用の重
み付きテストパターンを生成するための重み発生器を使
用することの望ましいことが判る。
【０００５】従って、本発明の目的は重み付きランダム
テストパターンを発生するための機構を提供することに
ある。
テストパターンを発生するための機構を提供することに
ある。
【０００６】また重み付き係数が全体に渉って制限可能
であり、２-Nの整数倍数の小集合に制限されない機構を
提供することも、本発明の目的である。
であり、２-Nの整数倍数の小集合に制限されない機構を
提供することも、本発明の目的である。
【０００７】更に集積回路装置の試験誤り保護範囲を改
善することもまた本発明の別の目的である。
善することもまた本発明の別の目的である。
【０００８】更に本発明の別の目的は、最少数の付加回
路部品を必要とするが、しかし公知の重み付きランダム
パターン回路と方法に関して柔軟性を持ち且つ容易に実
行可能な汎用性の重み係数を発生せしめることにある。
路部品を必要とするが、しかし公知の重み付きランダム
パターン回路と方法に関して柔軟性を持ち且つ容易に実
行可能な汎用性の重み係数を発生せしめることにある。
【０００９】最後に、しかしこれに制限されるものでは
ないが、本発明の目的の１つは、重み付きランダムパタ
ーン法に基づく集積回路試験の適用可能な範囲を拡大す
ることにある。
ないが、本発明の目的の１つは、重み付きランダムパタ
ーン法に基づく集積回路試験の適用可能な範囲を拡大す
ることにある。
【００１０】
【課題を解決するための手段】本発明の好ましい実施例
に従えば、擬似ランダムシーケンス発生器により複数の
擬似ランダム２進信号シーケンスが多段式の重み制御ロ
ジック手段に与えられる。重み制御ロジック手段は、好
ましくはＡＮＤゲートと排他的論理和ゲート（ＸＯＲゲ
ート）とをそれぞれ含む複数のステージを有している。
これらのゲートは、各ステージにおいてＡＮＤゲートと
排他的論理和ゲートが交互に配列され各ステージでは次
のステージに信号が供給されるその回路は重み付きラン
ダムパターンシーケンスを発生するための従来のカスケ
ードＡＮＤゲートに類似している。しかし、各ＡＮＤゲ
ートの間には、重み制御信号によって制御される排他的
論理和ゲートが組込まれている。排他的論理和ゲートに
供給される重み制御信号の選択によって、ｉ／２N の形
のすべての可能な重みを０から２N までの範囲の全ての
ｉの値について発生することが可能になる。得られる汎
用重み発生器はカスケード構造を有し、任意の数のカス
ケードステージを加えることによって容易に拡張するこ
とが出来る。得られる回路は、重み付き擬似ランダムビ
ットの直列入力を必要とする任意の重み付きランダムパ
ターンの構築に有用である。
に従えば、擬似ランダムシーケンス発生器により複数の
擬似ランダム２進信号シーケンスが多段式の重み制御ロ
ジック手段に与えられる。重み制御ロジック手段は、好
ましくはＡＮＤゲートと排他的論理和ゲート（ＸＯＲゲ
ート）とをそれぞれ含む複数のステージを有している。
これらのゲートは、各ステージにおいてＡＮＤゲートと
排他的論理和ゲートが交互に配列され各ステージでは次
のステージに信号が供給されるその回路は重み付きラン
ダムパターンシーケンスを発生するための従来のカスケ
ードＡＮＤゲートに類似している。しかし、各ＡＮＤゲ
ートの間には、重み制御信号によって制御される排他的
論理和ゲートが組込まれている。排他的論理和ゲートに
供給される重み制御信号の選択によって、ｉ／２N の形
のすべての可能な重みを０から２N までの範囲の全ての
ｉの値について発生することが可能になる。得られる汎
用重み発生器はカスケード構造を有し、任意の数のカス
ケードステージを加えることによって容易に拡張するこ
とが出来る。得られる回路は、重み付き擬似ランダムビ
ットの直列入力を必要とする任意の重み付きランダムパ
ターンの構築に有用である。
【００１１】
【実施例】集積回路チップ装置およびシステムを試験す
る非常に望ましい方法の１つに、重み付きランダムパタ
ーンテスト信号を種々の主入力点に挿入することによる
ものがある。図１に示した発明では斯かるテスト信号を
発生するための構造が提供されている。特に、図１には
擬似ランダムシーケンス発生器（ＰＲＳＧ）１０が示さ
れている。この発生器は、好ましくは線形フィードバッ
クシフトレジスタを有する。斯かる装置はガロア域中の
多項式要素の乗算を実行するためのフィードバック装置
を備えており、一般にランダム２進シーケンスを表わす
状態のシーケンスを生成するために用いられる。しか
し、擬似ランダムシーケンス発生器１０はまたセル状配
列もしくはその他の状態シーケンスが十分な程度の擬似
ランダム状態を与えるような有限状態機械を有すること
の出来ることも認められている。一般にはシーケンス発
生器１０は著しく多くのステージを有する。しかし、本
発明の目的には、これらの複数の信号線、例えばＮ個の
信号線を使用すれば十分である。信号線は好ましくは、
線形フィードバック・シフトレジスタ内に広くスペース
をとって配置されたラッチの出力線である。これらのＮ
個の擬似ランダム２進シーケンスは複数Ｎ＋１の重み制
御信号を受信するステージングした重み制御ロジック機
構２０に供給される。これらの重み制御信号は、これま
では重み付きランダムパターン発生装置にはなかったも
のである。その代わりに、斯かる装置は異なる重み係数
を示す可能な出力の小部分集合から出力を選択するため
に、マルチプレクサ（ＭＵＸ装置）を使用してきた。こ
こではこれらの重み制御線によって適当な重み係数を選
択するための制御機構が与えられる。制御機構２０から
の出力は好ましくは、レベル依存形の走査設計（ＬＳＳ
Ｄ）回路技法で使用されるような走査列に供給される。
る非常に望ましい方法の１つに、重み付きランダムパタ
ーンテスト信号を種々の主入力点に挿入することによる
ものがある。図１に示した発明では斯かるテスト信号を
発生するための構造が提供されている。特に、図１には
擬似ランダムシーケンス発生器（ＰＲＳＧ）１０が示さ
れている。この発生器は、好ましくは線形フィードバッ
クシフトレジスタを有する。斯かる装置はガロア域中の
多項式要素の乗算を実行するためのフィードバック装置
を備えており、一般にランダム２進シーケンスを表わす
状態のシーケンスを生成するために用いられる。しか
し、擬似ランダムシーケンス発生器１０はまたセル状配
列もしくはその他の状態シーケンスが十分な程度の擬似
ランダム状態を与えるような有限状態機械を有すること
の出来ることも認められている。一般にはシーケンス発
生器１０は著しく多くのステージを有する。しかし、本
発明の目的には、これらの複数の信号線、例えばＮ個の
信号線を使用すれば十分である。信号線は好ましくは、
線形フィードバック・シフトレジスタ内に広くスペース
をとって配置されたラッチの出力線である。これらのＮ
個の擬似ランダム２進シーケンスは複数Ｎ＋１の重み制
御信号を受信するステージングした重み制御ロジック機
構２０に供給される。これらの重み制御信号は、これま
では重み付きランダムパターン発生装置にはなかったも
のである。その代わりに、斯かる装置は異なる重み係数
を示す可能な出力の小部分集合から出力を選択するため
に、マルチプレクサ（ＭＵＸ装置）を使用してきた。こ
こではこれらの重み制御線によって適当な重み係数を選
択するための制御機構が与えられる。制御機構２０から
の出力は好ましくは、レベル依存形の走査設計（ＬＳＳ
Ｄ）回路技法で使用されるような走査列に供給される。
【００１２】図２は重み制御ロジック機構２０を更に詳
細に説明するための図である。特に重み制御機構２０は
図２にステージ１，ステージ２およびステージＮとして
表示された複数のカスケードステージを有する。しか
し、好ましくは、擬似ランダム信号発生器中のステップ
の数ＭはＮよりも大きくとられる。ここで相互関係のな
い入力信号を発生するためにＭを出来る限り大きくしよ
うとする要望と、またチップ回路のスペースを確保する
ためにＭを小さくしたいという要望との間には本来、設
計上の矛盾がある。しかし、擬似ランダムシーケンス発
生器１０が線形フィードバック・シフトレジスタを有し
ているときには、Ｎ＋１がシフトレジスタ中のラッチの
数よりも十分小さいことが好ましいことに留意しなけれ
ばならない。 各ステージには、排他的論理和ゲート
（２３ａ，２３ｂまたは２３ｚ）に出力をそれぞれ直接
に供給する論理積回路手段２２ａ，２２ｂまたは２２ｚ
が設けられている。各ＡＮＤゲートは、重み制御係数と
して機能する制御信号Ｃ0 〜ＣN'を受信する。これはゼ
ロと１の値であって、シーケンス発生器１０から発生す
る擬似ランダム２進シーケンスに加えられる重み付き係
数を決定する制御線Ｃ0からＣN までに指定される。
細に説明するための図である。特に重み制御機構２０は
図２にステージ１，ステージ２およびステージＮとして
表示された複数のカスケードステージを有する。しか
し、好ましくは、擬似ランダム信号発生器中のステップ
の数ＭはＮよりも大きくとられる。ここで相互関係のな
い入力信号を発生するためにＭを出来る限り大きくしよ
うとする要望と、またチップ回路のスペースを確保する
ためにＭを小さくしたいという要望との間には本来、設
計上の矛盾がある。しかし、擬似ランダムシーケンス発
生器１０が線形フィードバック・シフトレジスタを有し
ているときには、Ｎ＋１がシフトレジスタ中のラッチの
数よりも十分小さいことが好ましいことに留意しなけれ
ばならない。 各ステージには、排他的論理和ゲート
（２３ａ，２３ｂまたは２３ｚ）に出力をそれぞれ直接
に供給する論理積回路手段２２ａ，２２ｂまたは２２ｚ
が設けられている。各ＡＮＤゲートは、重み制御係数と
して機能する制御信号Ｃ0 〜ＣN'を受信する。これはゼ
ロと１の値であって、シーケンス発生器１０から発生す
る擬似ランダム２進シーケンスに加えられる重み付き係
数を決定する制御線Ｃ0からＣN までに指定される。
【００１３】もしＣ0 ，Ｃ1 ，Ｃ2 およびＣ3 が制御信
号であり、Ｗが発生した重みであるとすれば、Ｎ＝３の
場合には、Ｗは制御信号によって以下のように決定され
る。
号であり、Ｗが発生した重みであるとすれば、Ｎ＝３の
場合には、Ｗは制御信号によって以下のように決定され
る。
【００１４】
【表１】 （−）は「無関心（don't-care）」条件である。従って
１／２の重みを発生する制御パターンは２つある。即ち
００１０と００１１である。１／４の重みを発生する制
御パターンは、０１００，０１１０，１１００，１１１
０の４種である。同様に３／４の重みを発生する制御パ
ターンは、０１０１，０１１１，１１０１および１１１
１の４種類である。
１／２の重みを発生する制御パターンは２つある。即ち
００１０と００１１である。１／４の重みを発生する制
御パターンは、０１００，０１１０，１１００，１１１
０の４種である。同様に３／４の重みを発生する制御パ
ターンは、０１０１，０１１１，１１０１および１１１
１の４種類である。
【００１５】排他的論理和ゲート２３ａ，２３ｂから２
３ｚまでに加えられる制御信号は条件反転信号として機
能する。従来、排他的論理和ゲートは通常ＯＲゲートと
して、両方の入力が真であることが出来るために１つの
真の出力が排除されるものと考えられている。即ち排他
的論理和ゲートは通常「二つのものが異なった論理値を
もつとき真を出力する（either or but not both）」機
能を実行するものと考えられる。しかし、現在の文脈中
では、使用される排他的論理和ゲートは条件反転回路と
して作動するものと理解するほうが良い。即ち、全制御
信号Ｃi のいずれかが０であると、対応するＡＮＤゲー
トの出力は変換されることなく通過することが許され
る。しかし、全制御信号のいずれかがＯＮになると、対
応する排他的論理和ゲートは、反転機能を実行する。従
って、排他的論理和ゲートはまた条件付きインバータで
あると考えることもでき、制御線信号の値によって反転
が条件付けられる。このようにして、それぞれのすべて
のステージに於て、確率に影響を与えるようにカスケー
ド連鎖上の選択されたビットの反転を行なうことができ
る。
３ｚまでに加えられる制御信号は条件反転信号として機
能する。従来、排他的論理和ゲートは通常ＯＲゲートと
して、両方の入力が真であることが出来るために１つの
真の出力が排除されるものと考えられている。即ち排他
的論理和ゲートは通常「二つのものが異なった論理値を
もつとき真を出力する（either or but not both）」機
能を実行するものと考えられる。しかし、現在の文脈中
では、使用される排他的論理和ゲートは条件反転回路と
して作動するものと理解するほうが良い。即ち、全制御
信号Ｃi のいずれかが０であると、対応するＡＮＤゲー
トの出力は変換されることなく通過することが許され
る。しかし、全制御信号のいずれかがＯＮになると、対
応する排他的論理和ゲートは、反転機能を実行する。従
って、排他的論理和ゲートはまた条件付きインバータで
あると考えることもでき、制御線信号の値によって反転
が条件付けられる。このようにして、それぞれのすべて
のステージに於て、確率に影響を与えるようにカスケー
ド連鎖上の選択されたビットの反転を行なうことができ
る。
【００１６】このように各ステージ（第１ステージを除
く）には、ＡＮＤゲートがあり、前のステージからは入
力を受信し、またシーケンス発生器１０からは擬似ラン
ダム２進信号Ｓi を受信する。各ステージに於けるＡＮ
Ｄゲートの出力は重み付き制御信号によって制御される
（各ステージに於ける）排他的論理和ゲート（条件付き
インバータ）に供給される。この重み付き制御信号の値
は作動中のテスタおよび／またはテストプログラムによ
り測定される。ただし、最初のステージに於ては、ＡＮ
Ｄゲートは制御信号Ｃ0 を受信し、また恐らくは受信す
るように設定されている。
く）には、ＡＮＤゲートがあり、前のステージからは入
力を受信し、またシーケンス発生器１０からは擬似ラン
ダム２進信号Ｓi を受信する。各ステージに於けるＡＮ
Ｄゲートの出力は重み付き制御信号によって制御される
（各ステージに於ける）排他的論理和ゲート（条件付き
インバータ）に供給される。この重み付き制御信号の値
は作動中のテスタおよび／またはテストプログラムによ
り測定される。ただし、最初のステージに於ては、ＡＮ
Ｄゲートは制御信号Ｃ0 を受信し、また恐らくは受信す
るように設定されている。
【００１７】上に説明した設計に於ては、任意の数ステ
ージを設けることができ、ステージの数は擬似ランダム
シーケンス発生器の線形フィードバックシフトレジスタ
の実行中のラッチの数によって制限される。また、上述
のように、制御信号の数Ｎ＋１は、好ましくは擬似ラン
ダムシーケンス発生器１０中のステージの数よりも少な
いかまたは同等である。
ージを設けることができ、ステージの数は擬似ランダム
シーケンス発生器の線形フィードバックシフトレジスタ
の実行中のラッチの数によって制限される。また、上述
のように、制御信号の数Ｎ＋１は、好ましくは擬似ラン
ダムシーケンス発生器１０中のステージの数よりも少な
いかまたは同等である。
【００１８】図２に示した各ステージに於ける回路で
は、各ステップにはＡＮＤゲートと排他的論理和ゲート
が含まれていることが示されているが、これらの２つの
ゲートを暗黙３レベル回路に結合するよりもむしろ、２
レベルのみを有する組合せ論理回路に結合することもま
た可能である。特に注目すべきは、排他的論理和ゲート
が２レベルの組合せ回路の形式に於てのみ一般に実行可
能なことである。従って、ＡＮＤゲートを有することに
よって、各ステージの総括論理回路は、３つのレベルを
有する。速さと回路計数が望ましい場合には、組合せロ
ジックを２レベル回路に縮小することが可能である。し
かし、この２レベル回路は各ステージへのすべての入力
の真数と補数の両方の形を必要とする。このことはシー
ケンス発生器１０からと重み制御信号Ｃi を供給する回
路からの信号については問題とならない。しかし、前の
ステージからＡＮＤゲートへの入力に否定形または補数
形を与えることが必要であるときには、交互のステージ
に真値出力形と補数出力形のいずれかをその前ステージ
に於て発生させることが要求される。しかし、回路構成
部品の数を増加することは負担となるが、これは重み付
きランダムパターンを出来るだけ迅速に生成出来ること
が望ましい状況下にあっては可能な目標である。例え
ば、Ｚi+1 がステージ１のＸＯＲゲートからの出力であ
り、Ｚi がステージｉのＡＮＤゲートへの入力であると
すると、これらの量の間の関係は、下記のブール方程式
によって表わすことが出来る。この方程式は３つのＡＮ
Ｄゲートにより信号を受ける３−入力ＯＲゲートを有す
る２レベル回路の実施例を説明するために以下に示すよ
うに処理され、これらのＡＮＤゲートの１つは３入力
を、また他の２つのＡＮＤゲートはそれぞれ２入力を有
する。
は、各ステップにはＡＮＤゲートと排他的論理和ゲート
が含まれていることが示されているが、これらの２つの
ゲートを暗黙３レベル回路に結合するよりもむしろ、２
レベルのみを有する組合せ論理回路に結合することもま
た可能である。特に注目すべきは、排他的論理和ゲート
が２レベルの組合せ回路の形式に於てのみ一般に実行可
能なことである。従って、ＡＮＤゲートを有することに
よって、各ステージの総括論理回路は、３つのレベルを
有する。速さと回路計数が望ましい場合には、組合せロ
ジックを２レベル回路に縮小することが可能である。し
かし、この２レベル回路は各ステージへのすべての入力
の真数と補数の両方の形を必要とする。このことはシー
ケンス発生器１０からと重み制御信号Ｃi を供給する回
路からの信号については問題とならない。しかし、前の
ステージからＡＮＤゲートへの入力に否定形または補数
形を与えることが必要であるときには、交互のステージ
に真値出力形と補数出力形のいずれかをその前ステージ
に於て発生させることが要求される。しかし、回路構成
部品の数を増加することは負担となるが、これは重み付
きランダムパターンを出来るだけ迅速に生成出来ること
が望ましい状況下にあっては可能な目標である。例え
ば、Ｚi+1 がステージ１のＸＯＲゲートからの出力であ
り、Ｚi がステージｉのＡＮＤゲートへの入力であると
すると、これらの量の間の関係は、下記のブール方程式
によって表わすことが出来る。この方程式は３つのＡＮ
Ｄゲートにより信号を受ける３−入力ＯＲゲートを有す
る２レベル回路の実施例を説明するために以下に示すよ
うに処理され、これらのＡＮＤゲートの１つは３入力
を、また他の２つのＡＮＤゲートはそれぞれ２入力を有
する。
【００１９】
【数１】 本発明の回路の重要な利点の１つは、その設計を単にカ
スケードステージの数を増やすことによって、所望の任
意の程度の細分状態（２N によって測られる）に容易に
拡張することが出来ることである。
スケードステージの数を増やすことによって、所望の任
意の程度の細分状態（２N によって測られる）に容易に
拡張することが出来ることである。
【００２０】本発明はその若干の好ましい実施例に従っ
て以上に詳細に説明したが、当業者ならばこれに多くの
修正および変更を行なうことが出来る。従って付属の請
求項は本発明の真の精神と範囲内にある斯かるすべての
修正と変更を含める意図を有するものである。
て以上に詳細に説明したが、当業者ならばこれに多くの
修正および変更を行なうことが出来る。従って付属の請
求項は本発明の真の精神と範囲内にある斯かるすべての
修正と変更を含める意図を有するものである。
【００２１】
【発明の効果】以上の説明によって明らかなように、本
発明によれば、デジタル集積回路装置およびシステムの
試験用の重み付きランダムビットテストパターンを生成
する機構を提供することができる。
発明によれば、デジタル集積回路装置およびシステムの
試験用の重み付きランダムビットテストパターンを生成
する機構を提供することができる。
【図１】本発明の全体構成を説明するためのブロック
図。
図。
【図２】本発明のステージングした重み制御ロジック機
構の特に各ステージに於けるＡＮＤゲートと排他的論理
和ゲートを示す詳細説明図。
構の特に各ステージに於けるＡＮＤゲートと排他的論理
和ゲートを示す詳細説明図。
１０ 擬似ランダムシーケンス発生器 ２０ 重み制御ロジック機構 ２２ａ〜２２ｚ 論理積回路手段 ２３ａ〜２３ｚ 排他的論理和ゲート
Claims (3)
- 【請求項１】制御可能な重み付き２進シーケンスを発生
するための回路であって、 複数Ｎ個の擬似ランダム２進シーケンスを発生するため
の手段と、 複数Ｎ個のロジック回路ステージであって、前記ステー
ジがそれぞれ前記発生手段から前記２進シーケンスの１
つを受信し、また前記ステージがそれぞれ特定化可能な
重み付け制御信号を受信し、前記ステージが各ステージ
の出力がそれ以後のステージへの入力として供給される
ようにカスケードされているロジック回路ステージとを
有し、 各ステージが、入力として前記先行ステージ出力と前記
擬似ランダム２進信号シーケンスの１つとを有する論理
積回路手段を含んでおり前記論理積回路手段の出力が条
件付きインバータ回路手段に供給され、前記インバータ
回路手段がまた入力として前記特定化可能な重み付け制
御信号を有し、且つその出力が前記次のステージ中の論
理積回路手段に供給される、 ことを特徴とする回路。 - 【請求項２】制御可能な重み付き２進シーケンスを発生
するための回路であって、 複数の擬似ランダム２進シーケンスを発生するための手
段と、 前記２進信号シーケンスの少なくとも１つを受信するた
めのステージングされたロジック手段であって、且つ前
記ステージングされたロジック手段に供給された特定化
可能な重み付き制御信号に応答して１とゼロの比を細分
化制御可能な擬似出力２進シーケンスを生成するための
ロジック手段と、 を有することを特徴とする回路。 - 【請求項３】制御可能な重み付き２進シーケンスを発生
する回路であって、 前記２進信号シーケンスの少くとも１つを受信するため
のロジック手段であって、且つ前記ロジック手段に供給
された特定化可能な重み付き制御信号に応答して１とゼ
ロの比を細分化制御可能な擬似出力２進シーケンスを生
成するためのロジック手段を有し、前記細分化が前記ロ
ジック手段内のカスケード化ステージの数によって制御
される、 ことを特徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/873,131 US5394405A (en) | 1992-04-24 | 1992-04-24 | Universal weight generator |
| US873131 | 1992-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0682528A true JPH0682528A (ja) | 1994-03-22 |
| JP2598866B2 JP2598866B2 (ja) | 1997-04-09 |
Family
ID=25361030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5035646A Expired - Lifetime JP2598866B2 (ja) | 1992-04-24 | 1993-02-24 | 制御可能な重み付き２進シーケンスを発生するための回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5394405A (ja) |
| JP (1) | JP2598866B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2584172B2 (ja) * | 1991-08-23 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | デイジタル試験信号発生回路 |
| US5737360A (en) * | 1995-06-19 | 1998-04-07 | International Business Machines, Corp. | System employing continuous-time dissipative pseudorandom dynamics for communications and measurement |
| US6097718A (en) | 1996-01-02 | 2000-08-01 | Cisco Technology, Inc. | Snapshot routing with route aging |
| US5745522A (en) * | 1995-11-09 | 1998-04-28 | General Instrument Corporation Of Delaware | Randomizer for byte-wise scrambling of data |
| US5889796A (en) * | 1996-10-17 | 1999-03-30 | Maxtor Corporation | Method of insuring data integrity with a data randomizer |
| US6097889A (en) * | 1997-06-23 | 2000-08-01 | Motorola, Inc. | Signal processing apparatus with stages in a signal path operating as LFSR of alternable type and method for processing signals |
| US5983380A (en) * | 1997-09-16 | 1999-11-09 | International Business Machines Corporation | Weighted random pattern built-in self-test |
| US6662327B1 (en) | 1998-05-13 | 2003-12-09 | Janusz Rajski | Method for clustered test pattern generation |
| JPH11340799A (ja) * | 1998-05-28 | 1999-12-10 | Oki Electric Ind Co Ltd | Ｍ系列発生回路、ｍ系列の発生方法及びｐｎ系列発生回路 |
| US6590929B1 (en) | 1999-06-08 | 2003-07-08 | International Business Machines Corporation | Method and system for run-time logic verification of operations in digital systems |
| US6430586B1 (en) * | 1999-06-08 | 2002-08-06 | International Business Machines Corporation | Controllable bit stream generator |
| US6457147B1 (en) | 1999-06-08 | 2002-09-24 | International Business Machines Corporation | Method and system for run-time logic verification of operations in digital systems in response to a plurality of parameters |
| US6724805B1 (en) | 1999-11-15 | 2004-04-20 | Massachusetts Institute Of Technology | Nonlinear dynamic system for spread spectrum code generation and acquisition |
| US6327687B1 (en) * | 1999-11-23 | 2001-12-04 | Janusz Rajski | Test pattern compression for an integrated circuit test environment |
| US6684358B1 (en) * | 1999-11-23 | 2004-01-27 | Janusz Rajski | Decompressor/PRPG for applying pseudo-random and deterministic test patterns |
| US6557129B1 (en) | 1999-11-23 | 2003-04-29 | Janusz Rajski | Method and apparatus for selectively compacting test responses |
| US9134370B2 (en) | 1999-11-23 | 2015-09-15 | Mentor Graphics Corporation | Continuous application and decompression of test patterns and selective compaction of test responses |
| US9664739B2 (en) | 1999-11-23 | 2017-05-30 | Mentor Graphics Corporation | Continuous application and decompression of test patterns and selective compaction of test responses |
| US6353842B1 (en) | 1999-11-23 | 2002-03-05 | Janusz Rajski | Method for synthesizing linear finite state machines |
| US6874109B1 (en) * | 1999-11-23 | 2005-03-29 | Janusz Rajski | Phase shifter with reduced linear dependency |
| WO2001039254A2 (en) * | 1999-11-23 | 2001-05-31 | Mentor Graphics Corporation | Continuous application and decompression of test patterns to a circuit-under-test |
| US7493540B1 (en) | 1999-11-23 | 2009-02-17 | Jansuz Rajski | Continuous application and decompression of test patterns to a circuit-under-test |
| US8533547B2 (en) * | 1999-11-23 | 2013-09-10 | Mentor Graphics Corporation | Continuous application and decompression of test patterns and selective compaction of test responses |
| DE10003472C1 (de) | 2000-01-27 | 2001-04-26 | Infineon Technologies Ag | Zufallszahlengenerator |
| US6816876B2 (en) | 2000-01-28 | 2004-11-09 | Infineon Technologies Ag | Apparatus and method for modifying an M-sequence with arbitrary phase shift |
| US7082449B2 (en) * | 2002-05-03 | 2006-07-25 | Sun Microsystems, Inc. | Method and apparatus for generating pseudo-random numbers |
| US6983407B2 (en) * | 2002-06-14 | 2006-01-03 | International Business Machines Corporation | Random pattern weight control by pseudo random bit pattern generator initialization |
| US7209867B2 (en) * | 2002-10-15 | 2007-04-24 | Massachusetts Institute Of Technology | Analog continuous time statistical processing |
| GB2508447B (en) * | 2013-03-28 | 2014-10-22 | Randomize Ltd | Method and apparatus for testing electronic systems |
| CN110401454B (zh) * | 2019-07-25 | 2022-11-29 | 中北大学 | 一种用于概率计算的两段式集中序列生成器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601578A (ja) * | 1983-06-20 | 1985-01-07 | Toshiba Corp | 集積回路の試験方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3719885A (en) * | 1971-12-13 | 1973-03-06 | Ibm | Statistical logic test system having a weighted random test pattern generator |
| US4801870A (en) * | 1985-06-24 | 1989-01-31 | International Business Machines Corporation | Weighted random pattern testing apparatus and method |
| US4688223A (en) * | 1985-06-24 | 1987-08-18 | International Business Machines Corporation | Weighted random pattern testing apparatus and method |
| JPH0750159B2 (ja) * | 1985-10-11 | 1995-05-31 | 株式会社日立製作所 | テストパタ−ン発生装置 |
| US4959832A (en) * | 1988-12-09 | 1990-09-25 | International Business Machines | Parallel pseudorandom pattern generator with varying phase shift |
| US5043988A (en) * | 1989-08-25 | 1991-08-27 | Mcnc | Method and apparatus for high precision weighted random pattern generation |
| DE69126199T2 (de) * | 1991-02-21 | 1997-10-16 | Ibm | Integrierter Schaltkreis mit eingebautem Selbsttest für die Erkennung logischer Fehler |
-
1992
- 1992-04-24 US US07/873,131 patent/US5394405A/en not_active Expired - Fee Related
-
1993
- 1993-02-24 JP JP5035646A patent/JP2598866B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601578A (ja) * | 1983-06-20 | 1985-01-07 | Toshiba Corp | 集積回路の試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2598866B2 (ja) | 1997-04-09 |
| US5394405A (en) | 1995-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0682528A (ja) | 制御可能な重み付き２進シーケンスを発生するための回路 | |
| US6065029A (en) | Method and system for providing a random number generator | |
| US5090035A (en) | Linear feedback shift register | |
| EP0541537B1 (en) | Method and apparatus for high precision weighted random pattern generation | |
| EP0372226A2 (en) | Parallel pseudorandom pattern generator with varying phase shift and method for simulating such a generator | |
| US20120239995A1 (en) | Method and apparatus for synthesizing circular decompressors | |
| EP0574672A1 (en) | Adjustable weighted random test pattern generator for logic circuits | |
| WO1991010182A1 (en) | Generator of multiple uncorrelated noise sources | |
| EP0318140A2 (en) | Pseudo-random generator and check sum circuitry for VLSI chip | |
| EP0656583B1 (en) | Series parallel converter including pseudorandom noise generation | |
| JPH04313119A (ja) | 疑似乱数パタン発生器 | |
| US5390189A (en) | Semiconductor integrated circuit | |
| KR100274489B1 (ko) | 의사-난수 발생 장치 및 방법 | |
| US4142239A (en) | Apparatus for generating digital streams having variable probabilities of error | |
| US5668481A (en) | Multiple pattern sequence generation based on inverting non-linear autonomous machine | |
| EP0568373A2 (en) | Parallelized magnitude comparator | |
| EP1564927A1 (en) | Random number generation device | |
| JP2797793B2 (ja) | 疑似乱数パタン発生回路 | |
| US7123679B2 (en) | Counter having improved counting speed | |
| US6467067B1 (en) | ε-discrepant self-test technique | |
| KR102077401B1 (ko) | 인버터 셀의 강도를 이용한 실난수 발생기 | |
| Fiser et al. | On the use of mutations in boolean minimization | |
| JPH08181577A (ja) | デジタル信号発生器 | |
| Lekashri | Application Dependent Testing of S-Ram Based on Test Pattern Generator | |
| Zeng et al. | A new exact algorithm for highly testable generalized partiallymixed-polarity Reed–Muller forms |