JPH0682714B2 - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPH0682714B2
JPH0682714B2 JP62115217A JP11521787A JPH0682714B2 JP H0682714 B2 JPH0682714 B2 JP H0682714B2 JP 62115217 A JP62115217 A JP 62115217A JP 11521787 A JP11521787 A JP 11521787A JP H0682714 B2 JPH0682714 B2 JP H0682714B2
Authority
JP
Japan
Prior art keywords
electrode
lead frame
film
semiconductor chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62115217A
Other languages
English (en)
Other versions
JPS63278359A (ja
Inventor
晋 中森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62115217A priority Critical patent/JPH0682714B2/ja
Publication of JPS63278359A publication Critical patent/JPS63278359A/ja
Publication of JPH0682714B2 publication Critical patent/JPH0682714B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリードフレームに関し、特にテープ・キャリヤ
方式によって製造される半導体集積回路装置に用いるリ
ードフレームに関する。
〔従来の技術〕
従来、この種のリードフレームは、第３図に示すよう
に、均質の長尺状のポリイミド等の絶縁性のフィルム１
の両側に等間隔のスプロケット穴２を設け、中央部の半
導体チップ搭載領域にデバイス穴４をあけてデバイス穴
４の周囲に放射状に電極リード３を金属腐蝕法又は電気
めっき法等によって連続的に形成している。
各電極リード３の半導体チップ搭載側はデバイス穴４に
突出していて、リード３の先端部3aにおいて半導体チッ
プ５の電極に熱圧着され、電極リード３の他端の電極部
3cに深針を接触させて半導体チップ５の回路の電気的特
性を測定している。
このように、長尺状のフィルムに同一の電極リードパタ
ーンを連続して形成して、半導体チップを接続した後は
その電気的試験を自動的に行っている。
〔発明が解決しようとする問題点〕
上述した従来のリードフレームは、電極リードのパター
ンが絶縁性のフィルム上に等間隔に形成されているの
で、フィルム両側に打抜かれたスプロケット穴のピッチ
に等しい間隔の突起をもった歯車等によりスプロケット
穴を使ってフィルムを搬送することにより連続して自動
的に作業を行えるが、それぞれの電極リード間のフィル
ム上に導電性のパターンがないので、隣合った信号用電
極と電源用電極との電位的相違による電気的相互干渉が
起り、電気特性上の不良ないしは発振等の不具合を発生
させ歩留りを低下させるという問題点がある。
〔問題点を解決するための手段〕
本発明のリードフレームは、長尺状の絶縁性のフィルム
と、半導体チップ搭載領域の周囲の前記フィルム上に放
射状に形成した複数の電極リードとを備えるリードフレ
ームにおいて、前記電極リード間の前記フィルム上に形
成する導電部を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の平面図である。
第１図に示すように均質のテープ状のポリイミド等の絶
縁性のフィルム１の両側に等間隔のスプロケット穴２を
設け、中央部に等間隔でデバイス穴４をあけてデバイス
穴４の周囲に放射状に電極リード３を金属腐蝕法又は電
気めっき法等によって連続的に形成する。
更に、電極リード３の外周を囲って電気的に接続された
導電部としての干渉防止パターン６を形成し接地電位電
極７に接続してそれぞれの電極リード３を電気的に遮蔽
する。
電極リード３の先端部3aにおいて電極リード３は半導体
チップ５の電極に熱圧着され、電極リード３の他端の電
極部3cに深針を接触させて半導体チップ５の回路の電気
的特性を測定する。
干渉防止パターン６は、通常は、接地電位電極７に接続
されているが、必要に応じて任意の電位を与えてもよ
い。
第２図は本発明の第２の実施例の平面図である。
第２図に示すように、第２の実施例では、干渉防止パタ
ーン6aは電極リード３の周辺及びフィルム１の両側部を
除くフィルム１上をすべて覆うように形成される。
第２の実施例によれば、干渉防止パターンの形状が単純
になるので、製造工数が短縮できる利点がある。
〔発明の効果〕
以上説明したように本発明は、電極リードの周囲を囲っ
て導電部を設けることにより、電極リード間の電気的相
互干渉を皆無とすることができるので、相互干渉による
電気特性上の不良及び発振等の不具合の発生を防止して
歩留りを向上できるという効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例の平面図、第２図は本発
明の第２の実施例の平面図、第３図は従来のリードフレ
ームの一例の平面図である。 １……フィルム、２……スプロケット穴、３……電極リ
ード、3a……先端部、3c……電極部、４……デバイス
穴、５……半導体チップ、6,6a……干渉防止パターン、
７……接地電位電極。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】長尺状の絶縁性のフィルムと、半導体チッ
    プ搭載領域の周囲の前記フィルム上に放射状に形成した
    複数の電極リードとを備えるリードフレームにおいて、
    前記電極リード間の前記フィルム上に形成する導電部を
    有することを特徴とするリードフレーム。
JP62115217A 1987-05-11 1987-05-11 リ−ドフレ−ム Expired - Lifetime JPH0682714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62115217A JPH0682714B2 (ja) 1987-05-11 1987-05-11 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62115217A JPH0682714B2 (ja) 1987-05-11 1987-05-11 リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS63278359A JPS63278359A (ja) 1988-11-16
JPH0682714B2 true JPH0682714B2 (ja) 1994-10-19

Family

ID=14657262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62115217A Expired - Lifetime JPH0682714B2 (ja) 1987-05-11 1987-05-11 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPH0682714B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008342B1 (ko) * 1990-06-01 1994-09-12 가부시키가이샤 도시바 필름캐리어를 이용한 반도체장치
DE10142483B4 (de) * 2001-08-31 2006-12-14 Infineon Technologies Ag Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
JPS63278359A (ja) 1988-11-16

Similar Documents

Publication Publication Date Title
KR100223727B1 (ko) 반도체 장치
EP1020903B1 (en) A semiconductor device using a lead frame and its manufacturing method
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
US5240588A (en) Method for electroplating the lead pins of a semiconductor device pin grid array package
US4839713A (en) Package structure for semiconductor device
JPH0151065B2 (ja)
US5070390A (en) Semiconductor device using a tape carrier
US6379996B1 (en) Package for semiconductor chip having thin recess portion and thick plane portion
JP2000216203A (ja) Ｂｇａ用テ―プキャリアおよびそれを用いた半導体装置
US6512288B1 (en) Circuit board semiconductor package
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JPS5818949A (ja) 半導体装置
KR100623606B1 (ko) 비지에이형 반도체 장치의 제조방법, 비지에이형 반도체 장치용 티에이비 테이프, 및 비지에이형 반도체 장치
KR0175417B1 (ko) 반도체 장치 및 그의 제조 방법
JPS63278359A (ja) リ−ドフレ−ム
JPH04196253A (ja) 半導体装置用パッケージ
JP2782870B2 (ja) リードフレーム
JPH05326648A (ja) フィルムキャリアとこれを用いた半導体装置の製造方法
JPS5834935B2 (ja) 半導体ウエハ−試験用探針器
JPS60178649A (ja) Ｌｓｉパツケ−ジ
KR970005716B1 (ko) 반도체 장치 및 그 제조 방법
JP2771301B2 (ja) Ｔａｂリード型半導体装置
JP3055486B2 (ja) ソケット
JPS62123744A (ja) 半導体装置
JPS614264A (ja) 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ