JPH0683109B2 - 線路等化器 - Google Patents
線路等化器Info
- Publication number
- JPH0683109B2 JPH0683109B2 JP61033718A JP3371886A JPH0683109B2 JP H0683109 B2 JPH0683109 B2 JP H0683109B2 JP 61033718 A JP61033718 A JP 61033718A JP 3371886 A JP3371886 A JP 3371886A JP H0683109 B2 JPH0683109 B2 JP H0683109B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- shutdown
- digital control
- detector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，通信線路で減衰した信号を等化増幅する線路
等化器に関し，特に,LSI化に適し，通信信号レベルがあ
る一定値以下であることを検出するシャットダウン検出
器を有する線路等化器に関する。
等化器に関し，特に,LSI化に適し，通信信号レベルがあ
る一定値以下であることを検出するシャットダウン検出
器を有する線路等化器に関する。
通信線路を通して伝送される符号パルスは，通信線路の
損失特性と位相特性によって減衰された波形として受信
される。線路等化器には，減衰を受けた波形の通信線路
による損失特性と位相特性を補償し，増幅する機能と，
通信信号レベルがある一定値以下であることを検出し，
シャットダウン信号を出力するシャットダウン検出機能
がある。
損失特性と位相特性によって減衰された波形として受信
される。線路等化器には，減衰を受けた波形の通信線路
による損失特性と位相特性を補償し，増幅する機能と，
通信信号レベルがある一定値以下であることを検出し，
シャットダウン信号を出力するシャットダウン検出機能
がある。
従来の線路等化器の構成例を第２図に示す。LSI化され
た線路等化器の従来例として，ステップ可変形線路等化
器があげられる。しかし，従来例では,LSI上にシャット
ダウン検出回路は内蔵されてはおらず，必要に応じて第
２図に示すようなシャットダウン検出回路が外付けで用
いられていた。第２図の線路等化器は，通信線路の周波
数特性の影響を受けた減衰波形を補正し増幅する。ステ
ップ可変等化増幅器１は後述するディジタル制御回路３
により増幅率が制御される。検出器２はステップ可変形
等化増幅器１の出力と基準電圧Vref1との大小判定を
し，判定結果をディジタル制御回路３に入力する。
た線路等化器の従来例として，ステップ可変形線路等化
器があげられる。しかし，従来例では,LSI上にシャット
ダウン検出回路は内蔵されてはおらず，必要に応じて第
２図に示すようなシャットダウン検出回路が外付けで用
いられていた。第２図の線路等化器は，通信線路の周波
数特性の影響を受けた減衰波形を補正し増幅する。ステ
ップ可変等化増幅器１は後述するディジタル制御回路３
により増幅率が制御される。検出器２はステップ可変形
等化増幅器１の出力と基準電圧Vref1との大小判定を
し，判定結果をディジタル制御回路３に入力する。
ディジタル制御回路３では検出器２の判定結果により増
幅率を制御するディジタル制御信号を出力する。例とし
てディジタル制御信号が２ビットの場合を想定し，ステ
ップ可変形等化増幅器1,検出器２との関係を，第３図を
も参照して説明する。ディジタル制御信号は初期値を00
とし，ステップ可変形増幅器１の増幅率を表１の様に対
応させておく。
幅率を制御するディジタル制御信号を出力する。例とし
てディジタル制御信号が２ビットの場合を想定し，ステ
ップ可変形等化増幅器1,検出器２との関係を，第３図を
も参照して説明する。ディジタル制御信号は初期値を00
とし，ステップ可変形増幅器１の増幅率を表１の様に対
応させておく。
またVref1を1V,シャットダウンレベルを0.1Vとし，通信
線路より入力される信号が0.35Vとする。初期状態で通
信線路より信号（第３図（ａ）参照）が入力されると，
増幅率が0dBであるため，ステップ可変形等化増幅器１
の出力は0.35Vとなる。この信号とVref1を検出器２で比
較し，増幅率が小であるという判定結果をディジタル制
御回路３へ伝える。ディジタル制御回路３では増幅率を
１ステップ上げる様にディジタル制御信号を01とする。
この状態を第３図（ｂ）に示す。第３図（ｂ）の状態で
も信号は5dBの増幅率なので約0.6Vしかならず，検出器
２では増幅率が小であるという判定結果をディジタル制
御回路３へ伝える。ディジタル制御回路３は，増幅率を
大にするためにもう１ステップ増幅率を上げるように10
というディジタル制御信号を送る。このディジタル制御
信号10dBの増幅率なので約1.1Vとなり，検出器２は増幅
率が大であるという判定をディジタル制御回路３へ送
る。ディジタル制御回路３は信号がVref1を越え，十分
信号と判定できるとし，ディジタル制御信号を10と決定
する。この状態を第３図（ｃ）に示す。以上の動作を
し，通信線路より入力された信号を，信号として判定で
きるレベルまで増幅する。
線路より入力される信号が0.35Vとする。初期状態で通
信線路より信号（第３図（ａ）参照）が入力されると，
増幅率が0dBであるため，ステップ可変形等化増幅器１
の出力は0.35Vとなる。この信号とVref1を検出器２で比
較し，増幅率が小であるという判定結果をディジタル制
御回路３へ伝える。ディジタル制御回路３では増幅率を
１ステップ上げる様にディジタル制御信号を01とする。
この状態を第３図（ｂ）に示す。第３図（ｂ）の状態で
も信号は5dBの増幅率なので約0.6Vしかならず，検出器
２では増幅率が小であるという判定結果をディジタル制
御回路３へ伝える。ディジタル制御回路３は，増幅率を
大にするためにもう１ステップ増幅率を上げるように10
というディジタル制御信号を送る。このディジタル制御
信号10dBの増幅率なので約1.1Vとなり，検出器２は増幅
率が大であるという判定をディジタル制御回路３へ送
る。ディジタル制御回路３は信号がVref1を越え，十分
信号と判定できるとし，ディジタル制御信号を10と決定
する。この状態を第３図（ｃ）に示す。以上の動作を
し，通信線路より入力された信号を，信号として判定で
きるレベルまで増幅する。
一方，通信線路の信号（第３図（ａ）の信号）を第２図
の包絡線検波回路４に入力する。入力された信号は，包
絡線検波回路４により信号が整流される。この波形を第
３図（ｄ）に示す。整流された信号をRC積分器５により
積分し，第３図（ｅ）で示す直流電圧にする。この直流
電圧は信号の平均値のレベル約0.25Vになる。この直流
電圧と，ノイズの平均値のレベルにマージンを持たせた
値Vref2とを検出器６で比較する。検出器６では，信号
の平均値よりVref2の方が大きいと判断した場合，シャ
ットダウン信号を出力する。シャットダウン検出器６の
出力に接続された回路部（図示せず）は，上述のシャッ
トダウン信号を受けることにより，この線路等化器でそ
の時に受信している信号が通信信号ではないことを知る
ことができる。
の包絡線検波回路４に入力する。入力された信号は，包
絡線検波回路４により信号が整流される。この波形を第
３図（ｄ）に示す。整流された信号をRC積分器５により
積分し，第３図（ｅ）で示す直流電圧にする。この直流
電圧は信号の平均値のレベル約0.25Vになる。この直流
電圧と，ノイズの平均値のレベルにマージンを持たせた
値Vref2とを検出器６で比較する。検出器６では，信号
の平均値よりVref2の方が大きいと判断した場合，シャ
ットダウン信号を出力する。シャットダウン検出器６の
出力に接続された回路部（図示せず）は，上述のシャッ
トダウン信号を受けることにより，この線路等化器でそ
の時に受信している信号が通信信号ではないことを知る
ことができる。
上述した従来の線路等化器では，シャットダウン出力を
検出するための包絡線検波回路４とRC積分器５及び検出
器６が必要であり，回路規模が大きい。またRC積分器の
時定数を大きくとり，リプルを少なくしなければならな
い。よって従来の線路等化器をLSI化するに際し,LSIチ
ップの面積が大きくなり，コストが高くなる。また,RC
積によってはＲとＣを外付けにしなければならないとい
う欠点がある。
検出するための包絡線検波回路４とRC積分器５及び検出
器６が必要であり，回路規模が大きい。またRC積分器の
時定数を大きくとり，リプルを少なくしなければならな
い。よって従来の線路等化器をLSI化するに際し,LSIチ
ップの面積が大きくなり，コストが高くなる。また,RC
積によってはＲとＣを外付けにしなければならないとい
う欠点がある。
本発明の目的は，上述した欠点を除去し，回路規模が小
さく，低コストで,RとＣとが不要な線路等化器を提供す
ることにある。
さく，低コストで,RとＣとが不要な線路等化器を提供す
ることにある。
本発明の線路等化器は，従来の線路等化器のシャットダ
ウン信号を発生するための包絡線検波回路,RF積分器及
びコンパレータのかわりに，ディジタル制御回路の出力
の大小によりシャットダウン信号を出力するシャットダ
ウン検出器を備えている。即ち本発明によれば、通信線
路からの信号を受信信号として受け、この受信信号の通
信線路による損失特性と位相特性を補償する利得可能形
の等化増幅器と、該等化増幅器の出力レベルの基準電圧
に対する大小を判定し判定結果を出力する検出器と、該
検出器の出力を用いて前記等化増幅器の増幅率をディジ
タル制御信号にて制御するディジタル制御回路とを備
え、前記等化増幅器の出力を線路等化器出力とする線路
等化器において、前記ディジタル制御回路の出力である
前記ディジタル制御信号から線路信号レベルが一定値以
下であることを検出し、シャットダウン信号を外部回路
に出力するシャットダウン検出器を設け、該シャットダ
ウン検出器は、前記外部回路に、前記シャットダウン信
号を出力することにより、前記受信信号が通信信号では
ないことを前記外部回路に知らせることを特徴とする線
路等化器が得られる。
ウン信号を発生するための包絡線検波回路,RF積分器及
びコンパレータのかわりに，ディジタル制御回路の出力
の大小によりシャットダウン信号を出力するシャットダ
ウン検出器を備えている。即ち本発明によれば、通信線
路からの信号を受信信号として受け、この受信信号の通
信線路による損失特性と位相特性を補償する利得可能形
の等化増幅器と、該等化増幅器の出力レベルの基準電圧
に対する大小を判定し判定結果を出力する検出器と、該
検出器の出力を用いて前記等化増幅器の増幅率をディジ
タル制御信号にて制御するディジタル制御回路とを備
え、前記等化増幅器の出力を線路等化器出力とする線路
等化器において、前記ディジタル制御回路の出力である
前記ディジタル制御信号から線路信号レベルが一定値以
下であることを検出し、シャットダウン信号を外部回路
に出力するシャットダウン検出器を設け、該シャットダ
ウン検出器は、前記外部回路に、前記シャットダウン信
号を出力することにより、前記受信信号が通信信号では
ないことを前記外部回路に知らせることを特徴とする線
路等化器が得られる。
次に本発明について第１図を用いて説明する。
第１図は本発明の線路等化器の一実施例である。図中ス
テップ可変形等化増幅器1,検出器2,ディジタル制御回路
３は第２図のものと同じである。本発明では線路信号レ
ベルがある一定値以下であることを検出し，シャットダ
ウン信号を出力するシャットダウン検出器７の構成が異
っている。本発明ではディジタル制御回路３の出力であ
るディジタル制御信号をシャットダウン検出器７に入力
し，ディジタル制御信号の大小によりシャットダウン信
号を検出する。
テップ可変形等化増幅器1,検出器2,ディジタル制御回路
３は第２図のものと同じである。本発明では線路信号レ
ベルがある一定値以下であることを検出し，シャットダ
ウン信号を出力するシャットダウン検出器７の構成が異
っている。本発明ではディジタル制御回路３の出力であ
るディジタル制御信号をシャットダウン検出器７に入力
し，ディジタル制御信号の大小によりシャットダウン信
号を検出する。
以下，この動作を説明する。条件として図中Vref1を1V,
通信線路のノイズ0.1V,増幅率を表１のとおりとし，従
来の回路動作の説明と同じ値にする。まず，通信線路か
ら入力される信号がシャットダウンレベル以下である場
合，ステップ可変形等化増幅器1,検出器2,ディジタル制
御回路３は従来の通り動作し,11というディジタル制御
信号を出す。この11という制御信号は20dBの増幅率を示
していることになる。この出力の入力レベルを考えてみ
ると，入力は出力に対し20dBの損失であり，入力は0.1V
未満と計算できる。また10というディジタル制御信号の
場合入力は10dBの損失と考え，約0.316Vとある。次に従
来の回路でシャットダウン出力を検出するためのVref2
の値は0.1Vであり，通信線路の入力が0.1V以下ではシャ
ットダウンレベルと判断する。本発明の回路ではディジ
タル制御信号が10のとき通信線路の信号は0.316V,11の
ときは0.1V未満と計算できることを用い，ディジタル制
御信号が10より小さいときは信号,11の場合はシャット
ダウンと判定することにより従来と同等なシャットダウ
ン信号を出力する。
通信線路のノイズ0.1V,増幅率を表１のとおりとし，従
来の回路動作の説明と同じ値にする。まず，通信線路か
ら入力される信号がシャットダウンレベル以下である場
合，ステップ可変形等化増幅器1,検出器2,ディジタル制
御回路３は従来の通り動作し,11というディジタル制御
信号を出す。この11という制御信号は20dBの増幅率を示
していることになる。この出力の入力レベルを考えてみ
ると，入力は出力に対し20dBの損失であり，入力は0.1V
未満と計算できる。また10というディジタル制御信号の
場合入力は10dBの損失と考え，約0.316Vとある。次に従
来の回路でシャットダウン出力を検出するためのVref2
の値は0.1Vであり，通信線路の入力が0.1V以下ではシャ
ットダウンレベルと判断する。本発明の回路ではディジ
タル制御信号が10のとき通信線路の信号は0.316V,11の
ときは0.1V未満と計算できることを用い，ディジタル制
御信号が10より小さいときは信号,11の場合はシャット
ダウンと判定することにより従来と同等なシャットダウ
ン信号を出力する。
ディジタル信号の大小を判定する機能はデコーダ又はRO
Mなどで構成でき，デコーダ又はROMなどでシャットダウ
ン検出器７を構成し，従来の回路と同等な機能を持たせ
ている。
Mなどで構成でき，デコーダ又はROMなどでシャットダウ
ン検出器７を構成し，従来の回路と同等な機能を持たせ
ている。
以上説明したように，本発明では，従来の線路等化器の
シャットダウン信号を出力するための構成である包絡線
検波回路,RC積分器，検出器の代りに，ディジタル制御
回路の出力から線路信号レベルが一定値以下であること
を検出し，シャットダウン信号を出力するディジタル化
シャットダウン検出器を用いることにより，従来の線路
等化器と同等な機能を有し，従来の線路等化器より回路
規模が小さく,LSIの面積を小さくでき，コストも低減し
た線路等化器が得られる。また，従来の線路等化器はRC
積によってはＲとＣを外付けにしなければならなかった
が，本発明ではＲとＣは必要なく外付けする素子がなく
なるという効果がある。
シャットダウン信号を出力するための構成である包絡線
検波回路,RC積分器，検出器の代りに，ディジタル制御
回路の出力から線路信号レベルが一定値以下であること
を検出し，シャットダウン信号を出力するディジタル化
シャットダウン検出器を用いることにより，従来の線路
等化器と同等な機能を有し，従来の線路等化器より回路
規模が小さく,LSIの面積を小さくでき，コストも低減し
た線路等化器が得られる。また，従来の線路等化器はRC
積によってはＲとＣを外付けにしなければならなかった
が，本発明ではＲとＣは必要なく外付けする素子がなく
なるという効果がある。
第１図は本発明の一実施例による線路等化器のブロック
図，第２図は従来の線路等化器のブロック図、第３図は
第１図の各部の波形を示す。 図において,1はステップ可変形等化増幅器,2は検出器,3
はディジタル制御回路,4は包絡線検波回路,5はRC積分
器,6は検出器,7はシャットダウン検出器である。
図，第２図は従来の線路等化器のブロック図、第３図は
第１図の各部の波形を示す。 図において,1はステップ可変形等化増幅器,2は検出器,3
はディジタル制御回路,4は包絡線検波回路,5はRC積分
器,6は検出器,7はシャットダウン検出器である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀬下 洋一 東京都港区西新橋３丁目20番４号 日本電 気エンジニアリング株式会社内 (56)参考文献 特開 昭60−62735（ＪＰ，Ａ) 特開 昭60−152112（ＪＰ，Ａ)
Claims (1)
- 【請求項１】通信線路からの信号を受信信号として受
け、この受信信号の通信線路による損失特性と位相特性
を補償する利得可変形の等化増幅器と、該等化増幅器の
出力レベルの基準電圧に対する大小を判定し判定結果を
出力する検出器と、該検出器の出力を用いて前記等化増
幅器の増幅率をディジタル制御信号にて制御するディジ
タル制御回路とを備え、前記等化増幅器の出力を線路等
化器出力とする線路等化器において、前記ディジタル制
御回路の出力である前記ディジタル制御信号から線路信
号レベルが一定値以下であることを検出し、シャットダ
ウン信号を外部回路に出力するシャットダウン検出器を
設け、該シャットダウン検出器は、前記外部回路に、前
記シャットダウン信号を出力することにより、前記受信
信号が通信信号ではないことを前記外部回路に知らせる
ことを特徴とする線路等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61033718A JPH0683109B2 (ja) | 1986-02-20 | 1986-02-20 | 線路等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61033718A JPH0683109B2 (ja) | 1986-02-20 | 1986-02-20 | 線路等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62193327A JPS62193327A (ja) | 1987-08-25 |
| JPH0683109B2 true JPH0683109B2 (ja) | 1994-10-19 |
Family
ID=12394180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61033718A Expired - Lifetime JPH0683109B2 (ja) | 1986-02-20 | 1986-02-20 | 線路等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683109B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6062735A (ja) * | 1983-09-16 | 1985-04-10 | Fujitsu Ltd | デイジタル自動利得制御方式 |
| JPS60152112A (ja) * | 1984-01-20 | 1985-08-10 | Nec Corp | 自動利得制御回路 |
-
1986
- 1986-02-20 JP JP61033718A patent/JPH0683109B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62193327A (ja) | 1987-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503837B2 (ja) | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 | |
| US7135930B2 (en) | Switched supply for operational amplifier | |
| US4147892A (en) | Speakerphone with dynamic level discriminator | |
| JPH0683109B2 (ja) | 線路等化器 | |
| JP2003152460A (ja) | 光受信器 | |
| JP2000201113A (ja) | バ―スト光信号の受信方法及びその装置 | |
| JP3263017B2 (ja) | 検波回路およびそれを用いた送信装置ならびに受信装置 | |
| JP4148813B2 (ja) | 受信回路およびこれを用いた移動無線受信機 | |
| JPH04334137A (ja) | バースト光受信装置 | |
| JP2501319B2 (ja) | 角度変調信号用光受信回路 | |
| JPH07177099A (ja) | 光受信装置 | |
| JPH02217010A (ja) | 自動利得制御回路 | |
| JP2723776B2 (ja) | 自動利得制御回路 | |
| US20030159104A1 (en) | Apparatus and method for forward error correction | |
| JPS6041332A (ja) | 伝送路等化回路 | |
| JP2001267854A (ja) | 光受信装置 | |
| JP2001185969A (ja) | 自動利得調整装置、自動利得調整方法及び記録媒体 | |
| JPS60152112A (ja) | 自動利得制御回路 | |
| JPH05315873A (ja) | 送信電力制御回路およびａｌｃ回路つき送信電力増幅装置 | |
| JPH0563504A (ja) | 同軸ケーブル損失等化増幅器 | |
| JP2868070B2 (ja) | 時分割多重通信における自動利得制御方式 | |
| JPH06209291A (ja) | 光受信装置 | |
| JPH0114732B2 (ja) | ||
| JPH05268272A (ja) | 信号識別方法 | |
| JPS61222329A (ja) | 光入力断検出回路 |