JPH0851419A - タイミング抽出装置 - Google Patents

Abstract

(57)【要約】 【目的】 有線形伝送システムにおいて、入力データの
反射信号成分に影響されず、データ受信時にのみ位相制
御を行い、全ての回路がディジタル回路で構成できるよ
うなタイミング抽出回路を提供する。 【構成】 ピーク検出回路１１の出力はピーク誤認識防
止回路１２に入力される。ピーク誤認識防止回路１２の
出力は参照信号発生回路１３および位相比較器１４に入
力される。参照信号発生回路１３の出力は位相比較器１
４およびクロック発生回路１５に入力される。クロック
発生回路１５の一方の出力は、サンプリングクロック出
力端子１８へ出力され、もう一方の出力は、システムク
ロック用位相比較器１６に入力されると共に、識別再生
用クロック出力端子１９へ出力される。システムクロッ
ク用位相比較器１６の出力は、システムクロック生成回
路１７に入力される。システムクロック生成回路１７の
出力は、システムクロック用位相比較器１６に入力され
ると共に、システムクロック出力端子２０へ出力され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、有線系のデータ伝送
システムで用いられるタイミング抽出装置に関する。

【０００２】

【従来の技術】有線系のデータ伝送システムの従来のタ
イミング抽出回路の一例として、図１９に示すアナログ
構成のものが知られている。データ伝送を行う伝送路の
周波数特性の逆特性をもつ等化器で等化増幅されたバイ
ポーラのアナログ信号入力端６０が、全波整流回路６１
に接続され、全波整流回路６１は共振回路６２に接続さ
れ、共振回路６２はリミッタ回路６３に接続され、リミ
ッタ回路６３はパルス発生回路６４に接続されている。

【０００３】全波整流回路６１は、アナログ信号入力端
６０より入力されたバイポーラの等化増幅信号をユニポ
ーラに変換する回路で、伝送レートの周波数成分を抽出
し易くするためのものである。ＳＧ６５にアナログ信号
入力端６０より入力された入力信号を、ＳＧ６６にその
入力信号ＳＧ６５の全波整流回路６１による出力波形を
示す。共振回路６２は全波整流回路６１において全波整
流された出力波形ＳＧ６６を共振させる回路であり、伝
送レートに相当する周波数の正弦波を作るものである。
その出力波形をＳＧ６７に示す。

【０００４】リミッタ回路６３は、共振回路６２の出力
波形ＳＧ６７の振幅を一定にし、パルス発生回路６４で
正確なタイミングパルスを発生しやすいように、簡単な
矩形波形に整形する回路である。その出力波形をＳＧ６
８に示す。パルス発生回路６４は、リミッタ回路６３の
出力波形ＳＧ６８をタイミングパルスに変換させる回路
である。その出力波形であるタイミングパルスをＳＧ６
９に示す。

【発明が解決しようとする課題】

【０００５】上述した従来のタイミング抽出回路は、有
線系データ伝送システムの１つであるＮａｒｒｏｗｂａ
ｎｄ ＩＳＤＮ（以下Ｎ−ＩＳＤＮと記す）に適用さ
れ、その伝送路として既存の３．４ｋＨｚ帯域の平行対
ケーブルが使用されている。この伝送路には、電話など
の加入者系の構成上、図２０に示すようなブリッジドタ
ップ（以下、ＢＴと記す）と呼ばれる開放端が存在して
いる。このＢＴの影響で信号成分に反射成分が重畳され
てしまうため、反射成分を含んでいる等化増幅波形で
は、何らかの反射成分除去の手段を有しないと必要な伝
送レートの周波数成分が抽出できないという問題点があ
った。

【０００６】また、伝送路にノイズや擾乱及び漏話成分
などが存在するため、タイミング抽出回路により得られ
たタイミングパルスに大きなジッタが生じるという問題
点があった。さらに、Ｎ−ＩＳＤＮにおいてピンポン伝
送システムを採用している場合、信号送信期間において
受信信号は信号無し区間になるため、信号送信期間にお
いてタイミング周波数成分が抽出できず、タイミングパ
ルスが不安定になるという問題点があった。さらにま
た、タイミング抽出回路の構成がアナログ回路であるた
め、回路規模が限定されてしまい、小型化が困難である
という問題点があった。

【０００７】従って、この発明の目的は、上記の全ての
問題点を解決できるようなタイミング抽出回路を提供す
ることにある。

【０００８】

【課題を解決するための手段】この発明は、上述した課
題を解決するために、入力信号のしきい値以上の極値の
位置を検出するピーク検出回路と、有線系データ伝送方
式で用いられる符号則を利用し入力信号中の反射信号成
分によるピーク位置誤認識を防止するピーク誤認識保護
回路と、通信確立フェーズにおける固定パターンのビッ
トストリームを利用した誤動作防止保護回路を有し入力
信号のピーク値があるべき位置に参照信号を出力する参
照信号生成回路と、ピークの位置と参照信号の位置関係
を利用し等化データとサンプリングクロックとの位相情
報を出力する位相検出回路と、アナログ信号をディジタ
ル信号に変換するためのサンプリングクロックと入力デ
ータを２値に識別再生する識別再生用クロックを生成す
るクロック生成回路とを具備し、等化データに反射成分
を含んでいてもタイミング抽出が可能でありサンプリン
グクロックと識別再生用クロックの位相制御をデータ受
信期間にのみ行うことを特徴とするタイミング抽出回路
である。

【０００９】

【作用】上記の構成によれば、全ての回路がディジタル
回路で構成できるので回路規模を小型化できる。また、
信号成分に反射成分が重畳されてあっても誤動作しない
ピーク検出回路を備えた位相比較器が受信信号のピーク
を検出したときのみ動作するので、信号送信期間であっ
ても容易にタイミング周波数成分の抽出が可能である。
さらに、システムクロック再生のためのシステムクロッ
ク再生用位相比較器と生成回路を別に設けているため、
伝送路にノイズや擾乱が生じても安定したシステムクロ
ックが得られる。

【００１０】

【実施例】以下、図面を参照し、有線系データ伝送方式
としてＮ−ＩＳＤＮのピンポン伝送方式を用いた場合の
この発明の一実施例について説明する。図１はこの発明
の一実施例の構成図である。バス１０は、伝送路の周波
数特性により減衰したアナログ信号がＡＤコンバータに
よりディジタル信号に変換され、そのデータが伝送路の
周波数特性の逆特性をもつディジタルフィルタにより等
化されたディジタルデータを伝送するものである。バス
１０は、ピーク検出回路１１および位相比較器１４に上
述のディジタルデータを伝送する。また、上述のディジ
タルデータの一部をピーク誤認識防止回路１２に伝送す
る。

【００１１】ピーク検出回路１１の出力はピーク誤認識
防止回路１２に入力される。ピーク誤認識防止回路１２
の出力は参照信号発生回路１３および位相比較器１４に
入力される。参照信号発生回路１３の出力は位相比較器
１４およびクロック発生回路１５に入力される。クロッ
ク発生回路１５の一方の出力は、サンプリングクロック
としてサンプリングクロック出力端子１８へ出力され
る。クロック発生回路１５のもう一方の出力は、システ
ムクロック用位相比較器１６に入力されると共に、識別
再生用クロックとして識別再生用クロック出力端子１９
へ出力される。システムクロック用位相比較器１６の出
力は、システムクロック生成回路１７に入力される。シ
ステムクロック生成回路１７の出力は、システムクロッ
ク用位相比較器１６に入力されると共に、システムクロ
ックとしてシステムクロック出力端子２０へ出力され
る。

【００１２】次に、上述したこの発明の一実施例におけ
る各部について説明する。ピーク検出回路１１は、バス
１０から入力されたデータの最大値と最小値のタイミン
グを検出する。この入力データは、サンプリングクロッ
ク出力端子１８から出力されるサンプリングクロック
（ここではその周期をデータレートのｎ倍とする）で動
作する伝送路の周波数特性の逆特性を持つディジタルフ
ィルタにより等化されている。

【００１３】図２にピーク検出回路１１の一例の構成を
示す。ピーク検出回路１１に入力された信号は、極値検
出回路２３および大小判別回路２２に入力される。ま
た、大小判別回路２２には、等化データの最大値の半分
の値であるしきい値を蓄積しているメモリ２１から、し
きい値データが入力される。大小判別回路２２および極
値検出回路２３の出力は、共にピーク識別回路２４に入
力される。ピーク識別回路２４の出力は遅延回路２５に
入力される。遅延回路２５の出力は、ピーク検出回路１
１の出力であるピーク検出信号として出力される。

【００１４】その具体的な検出方法を説明すると、等化
データが大小判別回路２２によりしきい値より大きいと
判別され、なおかつ極値検出回路２３によりその等化デ
ータが極値であることを検出されたとき、ピーク識別回
路２４は等化データがピークにあると識別し、ピーク検
出識別信号を出力する。

【００１５】極値検出回路２３は、タイミング的には次
の等化データがわからないと極値検出できない。そのた
め、図３に示すようにピーク識別回路２４から得られた
ピーク検出識別信号は、ピークの位置より１サンプリン
グクロック分遅れて出力されることになる。そこで、遅
延回路２５によってｎ−１サンプリングクロック分さら
に遅らせることにより、１データレート分遅れてピーク
検出信号を出力するのである。

【００１６】ピーク検出回路１１は、伝送路の周波数特
性の逆特性を持つディジタルフィルタで等化されたディ
ジタルデータのピークの位置を検出するものである。Ｎ
−ＩＳＤＮで用いられる伝送路は、図２０に示すように
ＢＴと呼ばれる開放端を含んでいる場合がある。このと
き、伝送路を通る信号は、開放端で反射し自分自身の信
号の反射成分を含んだ波形となる。すなわち、ディジタ
ルフィルタで等化されたデータは、自分自身の信号の反
射成分を含んだデータとなり、ピーク検出回路１１は、
反射成分のピークの時にもピーク検出信号を出力してし
まうのである。

【００１７】ピーク誤認識防止回路１２は、信号成分に
含まれている自分自身の信号の反射成分のピークに対し
てはピーク検出信号を出力せず、データ成分のピークに
対してのみピーク検出信号を出力するためのものであ
る。その動作原理を図を用いて説明する。Ｎ−ＩＳＤＮ
のピンポン伝送方式の符号化はＡＭＩ符号を用いてい
る。ＡＭＩ符号とは、図４に示すように、２値ディジタ
ルデータが‘１’のときその極性を交互に変えていくと
いう符号則である。

【００１８】ピーク誤認識防止回路１２は、この符号則
を利用したものである。この回路は、図５に示すよう
に、プラスのピークを認識した後は、必ずマイナスのピ
ークしか認識しないという動作をする。ＢＴによる反射
波成分は、必ずその直前のピークの符号と一致している
ので、この回路により反射波成分のピークをデータのピ
ークと認識しない。また仮に、一旦反射成分をピークと
認識してしまっても、次のマイナスピークは信号成分な
のでそれ以降の動作は正常に行われ、反射波成分のピー
クはカットされる。

【００１９】参照信号発生回路１３は、図６に示すよう
に、誤動作防止保護回路２６とそれに接続された参照信
号発生回路２７により構成されている。誤動作防止保護
回路２６は、通信確立フェーズにおける固定パターンの
ビットストリームを利用したものである。Ｎ−ＩＳＤＮ
のピンポン伝送システムの通信確立フェーズにおいて
は、８ビット固定パターン‘１０００００００’を繰り
返し送出するトレーニング時がある。そのトレーニング
時において、ピーク誤認識防止回路１２により検出され
たピーク検出信号が、‘０’が連続した後の最初のピー
クであること、すなわちそのピークが反射成分ではなく
信号成分であることを誤動作防止回路２６が認識するこ
とにより、参照信号発生回路２７をスタートさせる信号
を出力する。この誤動作防止回路２６が無いと、等化デ
ータに反射成分を含んでいるときに、反射成分のピーク
に同期を合わせる参照信号をスタートさせることにな
り、後述する位相比較器１４の誤動作の原因となる。

【００２０】参照信号発生回路２７は、サンプリングク
ロックで動作するカウンタであり、一度スタートすると
通信終了まで自走する。参照信号は、図７に示されるよ
うにその自走カウンタによりｎ回に１回周期的に出力さ
れる信号である。これは、等化データのピークがあるべ
きタイミングを供給するものであると共に、等化データ
を２値のディジタルデータに識別再生する識別再生用ク
ロックの基準として用いられる。

【００２１】位相比較器１４は、等化データとサンプリ
ングクロックとの位相情報を出力するものである。その
ためには、参照信号発生回路１３からの参照信号とピー
ク誤認識防止回路１２からのピーク検出信号とを用い
る。また場合により、等化データがピーク値のタイミン
グに対して対称形であるということを利用すると良好な
結果が得られる。以下に、位相比較の原理を図およびフ
ローチャートを用いて説明する。

【００２２】図８は、位相比較を行う手順をフローチャ
ートにしたものである。ステップＳ０のＷＡＩＴ状態
は、参照信号が入力されない間すなわち０入力期間であ
り、このとき位相情報は出力されない。

【００２３】参照信号が入力されたとき（ステップＳ
１）、すなわち参照信号が１のときステップＳ２に移行
し、ピーク検出信号がＯＮかＯＦＦかを調べる。ここ
で、参照信号とピーク検出信号のタイミングが同じ場合
には、何の処理も行わずにステップＳ０に戻る。また、
参照信号とピーク検出信号のタイミングがずれている場
合には、信号のタイミングに対して前後のサンプリング
点にピーク検出信号がＯＮであったかどうかを調べる
（ステップＳ３およびステップＳ４）。

【００２４】若し、信号のタイミングに対し後のサンプ
リング点にピーク検出信号がＯＮであれば、ステップＳ
５に進んで位相進み情報の信号を出力し、ステップＳ０
に戻る。そのときの等化データとサンプリングクロック
の関係を図１０に示す。これは、本来参照信号のタイミ
ングにピーク値が来るべきなのが、伝送路にジッタが生
じたためにピーク値のタイミングが遅れた状態である。
このとき、次の参照信号のタイミングでピークを検出す
るためには、サンプリングクロックの位相を遅らせるこ
とにより現在の参照信号の等化データを次の参照信号の
タイミングでピーク値に近づけることができる。そのた
めに、位相進み情報の信号を出力する必要がある。

【００２５】また若し、信号のタイミングに対し前のサ
ンプリング点にピーク検出信号がＯＮであれば、ステッ
プＳ６に進んで位相遅れ情報の信号を出力し、ステップ
Ｓ０に戻る。そのときの等化データとサンプリングクロ
ックの関係を図１１に示す。この場合、次の参照信号の
タイミングで現在の等化データをピークに合致させるた
めには、サンプリングクロックの位相を進めなければな
らない。そのため、位相遅れ情報の信号を出力する必要
がある。

【００２６】次に、等化データがピーク値のタイミング
に対して対称形であるということを利用した場合の位相
比較の手順を説明する。図９は、この場合のフローチャ
ートである。ステップＳ７のＷＡＩＴ状態は、参照信号
が入力されない間すなわち０入力期間であり、このとき
位相情報は出力されない。

【００２７】参照信号が入力されたとき（ステップＳ
８）、すなわち参照信号が１のときステップＳ９に移行
し、ピーク検出信号がＯＮかＯＦＦかを調べる。そのと
き、信号のタイミングに対して前後のサンプリング点に
ピーク検出信号がＯＮであったかどうかを調べる（ステ
ップＳ１４およびステップＳ１５）。

【００２８】若し、信号のタイミングに対し後のサンプ
リング点にピーク検出信号がＯＮであれば、ステップＳ
１１に進んで位相進み情報の信号を出力し、ステップＳ
７に戻る。そのときの等化データとサンプリングクロッ
クの関係を図１０に示す。これは、本来参照信号のタイ
ミングにピーク値が来るべきなのが、伝送路にジッタが
生じたためにピーク値のタイミングが遅れた状態であ
る。このとき、次の参照信号のタイミングでピークを検
出するためには、サンプリングクロックの位相を遅らせ
ることにより現在の参照信号の等化データを次の参照信
号のタイミングでピーク値に近づけることができる。そ
のために、位相進み情報の信号を出力する必要がある。

【００２９】また若し、信号のタイミングに対し前のサ
ンプリング点にピーク検出信号がＯＮであれば、ステッ
プＳ１３に進んで位相遅れ情報の信号を出力し、ステッ
プＳ７に戻る。そのときの等化データとサンプリングク
ロックの関係を図１１に示す。この場合、次の参照信号
のタイミングで現在の等化データをピークに合致させる
ためには、サンプリングクロックの位相を進めなければ
ならない。そのため、位相遅れ情報の信号を出力する必
要がある。

【００３０】さらに、参照信号とピーク検出信号のタイ
ミングが同じ場合に、等化データの対称性を利用した位
相比較を行う。等化データと参照信号の位相が一致して
いる場合、図１２に示すように等化データのピーク値に
関してその前後のサンプリング点のデータＡおよびＢは
等しい。また、サンプリングクロックの位相が進んでい
るときには、図１３に示すようにピーク値に関して前の
サンプリング点のデータＡは後のサンプリング点Ｂのデ
ータより小さい。さらに、サンプリングクロックの位相
が遅れているときは、図１４に示すように前のサンプリ
ング点のデータＡの方が後のサンプリング点Ｂのデータ
より大きくなる。

【００３１】これらのことを位相比較器１４は、位相情
報の判別手段として用い、位相情報を出力する。以下そ
の手順を説明する。図９のフローチャートによれば、ス
テップＳ１０において、若し、参照信号のタイミングよ
りも１サンプリングクロック前の等化データＡが後の等
化データＢよりも小さければ位相が進んでいると判断さ
れ、ステップＳ１１に移行し位相進み情報信号を出力す
る。また、ステップＳ１２のとき、若し、ＡのほうがＢ
よりも大きければ位相が遅れていると判断され、ステッ
プＳ１３に移行し位相遅れ信号を出力する。さらに若
し、ＡとＢが等しいときには、位相は一致していると判
断され位相情報の出力を行わずＳ７に戻る。

【００３２】クロック生成回路１５は、位相比較器１４
からの位相情報を基に、サンプリングクロックと識別再
生用クロックを生成する。図１５にその構成図を示す。
サンプリングクロック生成回路２８は、サンプリングク
ロックのｍ倍のマスタークロックを分周することでサン
プリングクロックを生成するものであり、位相比較器１
４からの位相情報を基にその分周比を変化させる。

【００３３】クロック生成回路１５が位相比較器１４か
ら位相進み信号を得た場合には、サンプリングクロック
の位相を遅らせなければならないので分周比をｍ＋１に
設定する。また、位相遅れ情報を得た場合には、サンプ
リングクロックの位相を進ませなければならないので分
周比をｍ−１に設定する。さらに、位相情報が無い場合
には、位相制御を行う必要がないので、分周比をｍに設
定する。クロック生成回路１５は、このようにして位相
情報に合ったサンプリングクロックを出力することが出
来る。

【００３４】参照信号発生回路１３で作られた参照信号
は、位相制御を行ったサンプリングクロックを分周する
ことで得られている信号であり、そのまま識別再生用ク
ロックとして用いることができる。ところが、後述する
システムクロック用位相比較器１６においては、デュー
ティー比５０％の信号が必要となる。しかしながら、参
照信号発生回路１３で作られた参照信号は、デューティ
ー比が１００／ｎ％である。そのため、識別再生用クロ
ック生成回路２９によって、参照信号のデューティー比
を５０％に変更する。

【００３５】クロック生成回路１５により得られたサン
プリングクロックは、出力端子１９から出力され、ＡＤ
コンバータ及びディジタルフィルタのサンプリングクロ
ックとして用いられる。また、識別再生用クロックは、
サンプリングクロックのタイミングで得られる等化デー
タを２値に識別するために用いる。クロック生成回路１
５で得られたタイミング信号は、システムクロックとし
て用いられた場合データにピークがくる毎にサンプリン
グクロックの位相を変化させるので、ジッタが生じる。
そこで、システムクロック用位相比較器１６およびシス
テムクロック生成回路１７を用いて、このジッタ成分を
吸収する。

【００３６】図１６はシステムクロック生成用位相比較
器１６の構成図である。位相比較器３０は、識別再生用
クロックとシステムクロックとの位相を比較し、位相誤
差の量を出力するものである。ここで、システムクロッ
ク及び識別再生用クロック共にデューティー比５０％の
信号にすることにより、位相遅れと進みを規定すること
ができる。

【００３７】図１７に識別再生用クロックに対してシス
テムクロックが遅れている様子を、図１８に識別再生用
クロックに対してシステムクロックが進んでいる様子を
示している。ここで、デューティー比が５０％でないと
位相遅れ・進みどちらかの情報が１クロック幅の５０％
を越えてしまうので、過制御を行うことになりシステム
クロックは安定しない。位相比較器３０は、システムク
ロックが識別再生用クロックと比べて位相が進んでいる
ときはプラスの値を、位相が遅れているときにはマイナ
スの値を、それぞれの位相差異量だけ出力する。

【００３８】ローパスフィルタ３１は、アップダウンカ
ウンタでる。これは、位相比較器３０から出力がある度
にカウントアップまたはダウンするものである。このロ
ーパスフィルタ３１にしきい値を設定することにより、
そのしきい値を越えたときにキャリーまたはボローを発
生させることができる。システムクロック生成回路１７
のマスタークロックは、極力ジッタを押さえるためにシ
ステムクロックのｎ×ｍ倍のクロックで動作させてお
り、システムクロック生成回路１７の分周比を変更させ
ることでシステムクロックを生成する。このようにする
と、システムクロックの変化は、アップダウンカウンタ
のキャリーまたはボローが生じたときのみ起こり、また
その変化量は、システムクロックの周波数及び位相成分
の１／（ｎ×ｍ）なので、非常に安定なクロックを得る
ことができる。

【００３９】なお、この発明はこの実施例のみに限定さ
れるものではなく、例えば、Ｎ−ＩＳＤＮにおけるエコ
ーキャンセラー伝送方式におけるタイミング抽出回路と
いうような変形が考えられる。

【００４０】

【発明の効果】以上説明したように、この発明によれ
ば、タイミング抽出回路の入力信号がディジタルデータ
であり、全てのタイミング抽出回路の構成がディジタル
回路であるため、回路の規模を小型化できるという効果
が得られる。また、ＢＴによる入力信号中の反射成分の
影響を防止する回路を備えているため、反射成分を含ん
だ等化データを用いてデータレートの周波数を抽出する
ことができるという効果も得られる。

【００４１】さらに、データのピークを検出するとき、
すなわち、データ受信期間にだけ位相制御を行うため、
データ送信区間においても識別再生用クロックのタイミ
ングパルスは非常に安定しているという効果も得られ
る。さらに、システムクロックを生成する際ローパスフ
ィルタを通してジッタ成分を吸収しているため、システ
ムクロックのタイミングパルスが非常に安定していると
いう効果も得られる。

【図面の簡単な説明】

【図１】この発明の一実施例によるタイミング抽出回路
の構成を示すブロック図である。

【図２】ピーク値検出回路の構成を示すブロック図であ
る。

【図３】ピーク検出信号の出力タイミングを示す概念図
である。

【図４】ＡＭＩ符号則を示す概念図である。

【図５】ピーク誤認識回路の動作を示す概念図である。

【図６】参照信号発生回路の構成を示す概念図である。

【図７】等化データと参照信号とのタイミングを示す概
念図である。

【図８】位相比較器における位相情報出力の処理手順を
示すフローチャートである。

【図９】位相比較器における位相情報出力の処理手順を
示すフローチャートである。

【図１０】等化データとサンプリングクロックの関係よ
り位相進み状態を示す概念図である。

【図１１】等化データとサンプリングクロックの関係よ
り位相遅れ状態を示す概念図である。

【図１２】等化データとサンプリングクロックの位相が
一致している状態を示す概念図である。

【図１３】サンプリングクロックの位相が進んでいる状
態を示す概念図である。

【図１４】サンプリングクロックの位相が遅れているこ
とを示す概念図である。

【図１５】クロック生成回路の構成を示すブロック図で
ある。

【図１６】システムクロック用位相比較器の構成を示す
ブロック図である。

【図１７】識別再生用クロックがシステムクロックに比
べて位相が進んでいる状態を示す概念図である。

【図１８】識別再生用クロックがシステムクロックに比
べて位相が遅れている状態を示す概念図である。

【図１９】従来のタイミング抽出回路の構成を示すブロ
ック図である。

【図２０】Ｎ−ＩＳＤＮ加入者系伝送路のブリッジドタ
ップの概念図である。

【符号の説明】

１１ ピーク検出回路 １２ ピーク誤認識防止回路 １３ 参照信号発生回路 １４ 位相比較器 １５ クロック生成回路 １６ システムクロック用位相比較器 １７ システムクロック生成回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 有線系のデータ伝送方式に適用されるタ
   イミング抽出装置において、 入力信号のしきい値以上の極値の位置を検出するピーク
   検出手段と、 有線系データ伝送方式で用いられる符号則を利用し入力
   信号中の反射信号成分によるピーク位置誤認識を防止す
   るピーク誤認識保護手段と、 通信確立フェーズにおける固定パターンのビットストリ
   ームを利用した誤動作防止保護回路を有し入力信号のピ
   ーク値があるべき位置に参照信号を出力する参照信号生
   成手段と、 ピークの位置と参照信号の位置関係を利用し等化データ
   とサンプリングクロックとの位相情報を出力する位相検
   出手段と、 アナログ信号をディジタル信号に変換するためのサンプ
   リングクロックと入力データを２値に識別再生する識別
   再生用クロックを生成するクロック生成手段とを具備
   し、 等化データに反射成分を含んでいてもタイミング抽出が
   可能でありサンプリングクロックと識別再生用クロック
   の位相制御をデータ受信期間にのみ行うことを特徴とす
   るタイミング抽出装置。
2. 【請求項２】 請求項１に記載のタイミング抽出装置に
   おいて、 上記ピーク検出手段は、 しきい値を蓄積するメモリーと、 そのしきい値と入力データとの大小を判別する大小判別
   手段と、 入力データの極値を検出する極値検出手段と、 得られたピーク検出信号を遅延させる遅延手段とを具備
   し、 入力データの最大値及び最小値の位置を検出するピーク
   検出信号を伝送レートのタイミングで出力することを特
   徴とするタイミング抽出装置。
3. 【請求項３】 請求項１または請求項２に記載のタイミ
   ング抽出装置において、 上記ピーク誤認識保護手段は、 等化データの符号ビットを蓄積するメモリーを具備し、 有線系データ伝送で用いられる符号則を利用し入力信号
   のピーク値を信号成分のものか反射成分のものかを区別
   することを特徴するタイミング抽出装置。
4. 【請求項４】 請求項１または請求項２または請求項３
   に記載のタイミング抽出装置において、 上記参照信号生成手段は、 等化データのビットストリームを蓄積するメモリーと、 等化データと同じ周期で信号を出力する信号発生手段を
   具備し、 通信確立フェーズにおける固定ビットストリームを認識
   することにより信号発生手段を起動させることを特徴と
   するタイミング抽出装置。
5. 【請求項５】 請求項１または請求項２または請求項３
   または請求項４に記載のタイミング抽出装置において、 上記位相検出手段は、 参照信号とピーク検出信号のタイミングを比較する比較
   手段と、 その結果によって位相情報を算出する処理を変える分岐
   手段とを具備し、 ピーク検出信号が前後にずれているときにはピーク検出
   信号のタイミングの等化データと参照信号のタイミング
   の等化データとの間の波形を利用した位相情報を出力す
   ることを特徴とするタイミング抽出装置。
6. 【請求項６】 請求項１または請求項２または請求項３
   または請求項４に記載のタイミング抽出装置において、 上記位相検出手段は、 参照信号とピーク検出信号のタイミングを比較する比較
   手段と、 その結果によって位相情報を算出する処理を変える分岐
   手段とを具備し、 参照信号とピーク検出信号が一致している場合にはピー
   ク値に対する前後の等化データの対称性を利用した処理
   を行い、ピーク検出信号が前後にずれているときにはピ
   ーク検出信号のタイミングの等化データと参照信号のタ
   イミングの等化データとの間の波形を利用した位相情報
   を出力することを特徴とするタイミング抽出装置。
7. 【請求項７】 請求項１または請求項２または請求項３
   または請求項４または請求項５または請求項６に記載の
   タイミング抽出装置において、 識別再生用クロックとシステムクロックとの位相比較を
   行う位相検出手段と、 システムクロックを生成するシステムクロック生成手段
   とを具備し、 全ての回路がディジタル構成可能なことを特徴とするタ
   イミング抽出装置。