JPS6329793A - 図形処理装置 - Google Patents
図形処理装置Info
- Publication number
- JPS6329793A JPS6329793A JP61171512A JP17151286A JPS6329793A JP S6329793 A JPS6329793 A JP S6329793A JP 61171512 A JP61171512 A JP 61171512A JP 17151286 A JP17151286 A JP 17151286A JP S6329793 A JPS6329793 A JP S6329793A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- lut
- output
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、陰極線管（ＣＲＴ）によるカラー表示装置な
どに用いて好適な図形処理装置に係わり、特に、ルック
アップテーブルを用いた図形処理装置に関する。
どに用いて好適な図形処理装置に係わり、特に、ルック
アップテーブルを用いた図形処理装置に関する。
ＣＲＴによるカラー表示装置には、図形処理装置でＣＲ
Ｔ画面上に表示すべき色の情報に対するルックアップテ
ーブル（以下、ＬＵＴという）を格納したメモリが設け
られているものがある。このＬＵＴメモリには、異なる
色情報が異なるアドレスに順次格納されており、このア
ドレスを指定することにより、このアドレスに格納され
ている所望の色情報が読み出され、ＣＲＴに供給されて
所望の色が画面上に表示される。また、図形処理装置に
は画像メモリが設けられている。この画像メモリには、
ＣＲＴの各画素（ピクセル）毎にアドレスが割り当てら
れ、夫々のアドレスには、ＣＲＴ画面上のピクセルで表
示しようとする色に対するＬＵＴメモリ上のアドレス（
以下、ピクセルデータという）が格納されている。
Ｔ画面上に表示すべき色の情報に対するルックアップテ
ーブル（以下、ＬＵＴという）を格納したメモリが設け
られているものがある。このＬＵＴメモリには、異なる
色情報が異なるアドレスに順次格納されており、このア
ドレスを指定することにより、このアドレスに格納され
ている所望の色情報が読み出され、ＣＲＴに供給されて
所望の色が画面上に表示される。また、図形処理装置に
は画像メモリが設けられている。この画像メモリには、
ＣＲＴの各画素（ピクセル）毎にアドレスが割り当てら
れ、夫々のアドレスには、ＣＲＴ画面上のピクセルで表
示しようとする色に対するＬＵＴメモリ上のアドレス（
以下、ピクセルデータという）が格納されている。
ＣＲＴでのスキャンとともに、このスキャン位置に対す
る画像メモリのアドレスが順次指定されてピクセルデー
タが読み出される。これらピクセルデータによってＬＵ
Ｔメモリからスキャン位置に対する色情報が読み出され
る。これにより、ＣＲＴ画面上に色が表示される。
る画像メモリのアドレスが順次指定されてピクセルデー
タが読み出される。これらピクセルデータによってＬＵ
Ｔメモリからスキャン位置に対する色情報が読み出され
る。これにより、ＣＲＴ画面上に色が表示される。
ＬＵＴを用いると、見かけ上の色の数を増加させること
ができ、また、画像メモリの内容を変更せずに、ＬＵＴ
の内容を書き換えるだけで高速に表示すべき色を変更で
きるものであって、このようなことから多くの表示装置
に用いられているのである。
ができ、また、画像メモリの内容を変更せずに、ＬＵＴ
の内容を書き換えるだけで高速に表示すべき色を変更で
きるものであって、このようなことから多くの表示装置
に用いられているのである。
ところで、表示される色を変更する場合には、ＬＵＴの
内容を書き替えればよいが、書き替え要求があると、こ
の書き替えはＣＲＴのスキャン期間であっても、ＣＲＴ
画面上で色表示を行ないながら、すなわち、ＬＯＴメモ
リから色情報を読み出しながら行なわれる。このように
、書き替えはその要求と同時に行なわれ、しかも、ＣＲ
Ｔ画面上での色表示の中断をさけるようにしている。
内容を書き替えればよいが、書き替え要求があると、こ
の書き替えはＣＲＴのスキャン期間であっても、ＣＲＴ
画面上で色表示を行ないながら、すなわち、ＬＯＴメモ
リから色情報を読み出しながら行なわれる。このように
、書き替えはその要求と同時に行なわれ、しかも、ＣＲ
Ｔ画面上での色表示の中断をさけるようにしている。
しかしながら、ＬＵＴの内容を書き替えるときには、新
たな色情報が書き込まれるＬＵＴメモリのアドレスが指
定されるのであるが、この指定アドレスは固定されるた
めに、この新たに書き込んだ色情報が画面上に表示され
てしまい、これがノイズとなって現われることになる。
たな色情報が書き込まれるＬＵＴメモリのアドレスが指
定されるのであるが、この指定アドレスは固定されるた
めに、この新たに書き込んだ色情報が画面上に表示され
てしまい、これがノイズとなって現われることになる。
この問題をなくすために、ｒＥｌｅｃｔｒｏｎｉｃ Ｄ
ｅｓｉｇｎＪＳｅｐ５．１９８５ｐｐ・１３１−１４０
に開示されるように、ＬＵＴメモリをデュアル・ボート
・メモリで構成することが提案されている。
ｅｓｉｇｎＪＳｅｐ５．１９８５ｐｐ・１３１−１４０
に開示されるように、ＬＵＴメモリをデュアル・ボート
・メモリで構成することが提案されている。
しかしながら、上記のような従来技術では、ＣＲＴでの
ラスクスキャンによる現在表示している画素に対するＬ
ＵＴメモリの読出しアドレス（すなわち、ピクセルデー
タ）と新たな色情報を書き込もうとするＬＵＴメモリの
アドレスが異なる場合には、ＣＲＴ画面にノイズが生ず
ることはないが、両アドレスが一致した場合には、やは
りＣＲＴ画面上にノイズが現われる。
ラスクスキャンによる現在表示している画素に対するＬ
ＵＴメモリの読出しアドレス（すなわち、ピクセルデー
タ）と新たな色情報を書き込もうとするＬＵＴメモリの
アドレスが異なる場合には、ＣＲＴ画面にノイズが生ず
ることはないが、両アドレスが一致した場合には、やは
りＣＲＴ画面上にノイズが現われる。
本発明の目的は、上記の問題点を解決し、画面上にノイ
ズが現われることなく、ＬＵＴメモリでの書き替えを可
能とした図形処理装置を提供するにある。
ズが現われることなく、ＬＵＴメモリでの書き替えを可
能とした図形処理装置を提供するにある。
上記目的を達成するために、本発明は、ＬＵＴメモリに
書き込むべき新たな内容を保持する手段を設け、ＣＲＴ
の帰線期間中に該保持手段の内容を１ＬＵＴメモリに書
き込むようにしたものである。
書き込むべき新たな内容を保持する手段を設け、ＣＲＴ
の帰線期間中に該保持手段の内容を１ＬＵＴメモリに書
き込むようにしたものである。
ＬＯＴの書き替えがＣＲＴの帰線期間中に行なわれるの
で、画像メモリからのピクセルデータと書き込みのため
のＬＵＴメモリの指定アドレスとが一致することなく、
シたがって、ＣＲＴ画面上では、ＬＵＴメモリの書き替
えによるノイズは生じない。
で、画像メモリからのピクセルデータと書き込みのため
のＬＵＴメモリの指定アドレスとが一致することなく、
シたがって、ＣＲＴ画面上では、ＬＵＴメモリの書き替
えによるノイズは生じない。
以下１本発明の実施例を図面によって説明する。
第１図は本発明による図形処理装置の一実施例を示すブ
ロック図であって、１００はマイクロプロー１＝＋ｌ−
（ＭＰＵ） 、 １１０は画像メモリ、１２０はセレク
タ、１３０はＬＵＴメモリ、１４０はディジタル／アナ
ログ（Ｄ／Ａ）コンバータ、１５０はＣＲＴ、１６０は
ＬＵＴ変換回路、２００゜２１０はラッチ、２２０〜２
５０はＤ型フリップフロップ（Ｆ Ｆ）、２６０はアン
ドゲート、２７０はクロック発生器である。
ロック図であって、１００はマイクロプロー１＝＋ｌ−
（ＭＰＵ） 、 １１０は画像メモリ、１２０はセレク
タ、１３０はＬＵＴメモリ、１４０はディジタル／アナ
ログ（Ｄ／Ａ）コンバータ、１５０はＣＲＴ、１６０は
ＬＵＴ変換回路、２００゜２１０はラッチ、２２０〜２
５０はＤ型フリップフロップ（Ｆ Ｆ）、２６０はアン
ドゲート、２７０はクロック発生器である。
同図において、ＬＵＴメモリ１３０には、ＬＵＴが格納
されており、それを形成する異なる色情報は異なるアド
レスに格納されている。また、画像メモリ１１０では、
ＣＲＴ１５０の各画素（ピクセル）毎にアドレスが割り
当てられており、各アドレスにはピクセルで表示すべき
色に対するＬＵＴメモリ１３０のアドレス（すなわち、
ピクセルデータ）が格納されている。
されており、それを形成する異なる色情報は異なるアド
レスに格納されている。また、画像メモリ１１０では、
ＣＲＴ１５０の各画素（ピクセル）毎にアドレスが割り
当てられており、各アドレスにはピクセルで表示すべき
色に対するＬＵＴメモリ１３０のアドレス（すなわち、
ピクセルデータ）が格納されている。
ＣＲＴ１５０での画像表示の場合には、ＣＲＴ１５０の
ラスクスキャンとともに、ＭＰＵ１００はアドレス線１
０１を介してスキャン位置にあるピクセルに対するアド
レスを画像メモリ１１０に送り、これからそのピクセル
に対するピクセルデ−タを読み出す。このとき、ＬＵＴ
変換回路１６０の各ＦＦ２２０〜２５０はクリアされて
おり、夫々の出力は“Ｏ”である。ＦＦ２３０の出力は
信号線２３１を介してセレクタ１２０に選択信号として
供給されるが、これが１７０ ＋＃のときには、セレク
タ１２０は画像メモリ１１０の出力を選択してＬＵＴメ
モリ１３０に送る。また、ＦＦ２４０の“０″の出力は
、信号線２４１を介し書込イネーブル信号としてＬＵＴ
メモリ１３０に送られる。
ラスクスキャンとともに、ＭＰＵ１００はアドレス線１
０１を介してスキャン位置にあるピクセルに対するアド
レスを画像メモリ１１０に送り、これからそのピクセル
に対するピクセルデ−タを読み出す。このとき、ＬＵＴ
変換回路１６０の各ＦＦ２２０〜２５０はクリアされて
おり、夫々の出力は“Ｏ”である。ＦＦ２３０の出力は
信号線２３１を介してセレクタ１２０に選択信号として
供給されるが、これが１７０ ＋＃のときには、セレク
タ１２０は画像メモリ１１０の出力を選択してＬＵＴメ
モリ１３０に送る。また、ＦＦ２４０の“０″の出力は
、信号線２４１を介し書込イネーブル信号としてＬＵＴ
メモリ１３０に送られる。
このとき、ＬＵＴメモリ１３０は読出しモードに設定さ
れる。
れる。
そこで、画像メモリ１１０から読み出された各ピクセル
データはセレクタ１２０を介してＬＵＴメモリ１３０に
供給される。これによってＬＵＴメモリ１３０からはＣ
ＲＴ１５０のスキャンされるピクセル毎に色情報が読み
出され、Ｄ／Ａコンバータ１４０でアナログ信号に変換
されてＣＲＴ１５０に供給される。これにより、ＣＲＴ
１５０の画面上に色表示が行なわれる。
データはセレクタ１２０を介してＬＵＴメモリ１３０に
供給される。これによってＬＵＴメモリ１３０からはＣ
ＲＴ１５０のスキャンされるピクセル毎に色情報が読み
出され、Ｄ／Ａコンバータ１４０でアナログ信号に変換
されてＣＲＴ１５０に供給される。これにより、ＣＲＴ
１５０の画面上に色表示が行なわれる。
なお、ＣＲＴ １５０の帰線期間では、ＭＰＵ１００か
ら信号線１０４に“１″のブランキング信号が出力され
る。これにより、この帰線期間では、Ｄ／Ａコンバータ
１４０が動作を停止する。
ら信号線１０４に“１″のブランキング信号が出力され
る。これにより、この帰線期間では、Ｄ／Ａコンバータ
１４０が動作を停止する。
次に、ＬＵＴメモリ１３０でのＬＵＴ書き替え動作につ
いて第２図を用いて説明する。
いて第２図を用いて説明する。
書き替えが要求されると、ＭＰＵ１００はアドレス線１
０２にＬＵＴメモリ１３０の書き替えるべきアドレスを
表わす書込アドレス信号を出力し、また、データ線１０
３に書込データを出力する。
０２にＬＵＴメモリ１３０の書き替えるべきアドレスを
表わす書込アドレス信号を出力し、また、データ線１０
３に書込データを出力する。
これとともに、ＭＰＵ１００は信号線１０５にＬＵＴセ
ット信号も出力し、これにより、書込アドレス信号がラ
ッチ２００に、また、書込データがラッチ２１０に夫々
−旦記憶される。
ット信号も出力し、これにより、書込アドレス信号がラ
ッチ２００に、また、書込データがラッチ２１０に夫々
−旦記憶される。
ＬＵＴセット信号は、また、ＦＦ２２０のＣ（クロック
）入力となり、これによってＦＦ２２０は“１”のＣ入
力を取り込む。そこで、ＦＦ２２０の出力は“１”とな
り（これを、以下、ＦＦがセットされるという）、アン
ドゲート２６０がオン状態となる。その後、ＭＰＵ １
００が信号線１０４に“１”のブランキング信号を出力
すると、このブランキング信号はアンドゲート２６０を
通り、ＦＦ２３０にＣ入力として供給される。一方、ク
ロック発生器２７０から信号線２７１に出力されるクロ
ックφは、Ｃ入力としてＦＦ２３０〜２５０に供給され
ており、このクロックφの立上りエツジでＦＦ２３０が
ブランキング信号を取り込んでセットされ、その出力は
４４０ ＩＩから′１′′に反転する。これによってセ
レクタ１２０はラッチ２００の出力を選択するようにな
り、ピクセルデータに代って書込アドレス信号がＬＯＴ
メモリ１３０に供給される。
）入力となり、これによってＦＦ２２０は“１”のＣ入
力を取り込む。そこで、ＦＦ２２０の出力は“１”とな
り（これを、以下、ＦＦがセットされるという）、アン
ドゲート２６０がオン状態となる。その後、ＭＰＵ １
００が信号線１０４に“１”のブランキング信号を出力
すると、このブランキング信号はアンドゲート２６０を
通り、ＦＦ２３０にＣ入力として供給される。一方、ク
ロック発生器２７０から信号線２７１に出力されるクロ
ックφは、Ｃ入力としてＦＦ２３０〜２５０に供給され
ており、このクロックφの立上りエツジでＦＦ２３０が
ブランキング信号を取り込んでセットされ、その出力は
４４０ ＩＩから′１′′に反転する。これによってセ
レクタ１２０はラッチ２００の出力を選択するようにな
り、ピクセルデータに代って書込アドレス信号がＬＯＴ
メモリ１３０に供給される。
また、ＦＦ２３０のＬｌ １１３の出力より、クロック
φの次の立上りエツジでＦＦ２４０がセットされ、その
出力は“Ｉ １１となる。これにより、書込イネーブル
信号が“１”となってＬＵＴメモリ１３０は書込モード
となり、ラッチ２１０に記憶されている書込データがＬ
ＵＴメモリ１３０の書込アドレス信号で指定されるアド
レスに書き込まれる。
φの次の立上りエツジでＦＦ２４０がセットされ、その
出力は“Ｉ １１となる。これにより、書込イネーブル
信号が“１”となってＬＵＴメモリ１３０は書込モード
となり、ラッチ２１０に記憶されている書込データがＬ
ＵＴメモリ１３０の書込アドレス信号で指定されるアド
レスに書き込まれる。
また、ＦＦ２４０の“１”の出力により、クロックφの
さらに次の立上りエツジでＦＦ２５０がセットされ、そ
の出力が“１″′となる。これにより、ＦＦ２２０，２
４０はクリアされてそれらの出力は“０”となり、ＬＵ
Ｔメモリ１３０は再び読み出しモードとなる。そして、
アンドゲート２６０の出力が“０”となることから、ク
ロックφの次の立下りエツジでＦＦ２３０の出力はｌｌ
Ｏ１１となり（以下、これをリセットされたという）
、セレクタ１２０は画像メモリ１１０の出力を選択して
再びＬＵＴメモリからの色情報の読み出しが開始される
。
さらに次の立上りエツジでＦＦ２５０がセットされ、そ
の出力が“１″′となる。これにより、ＦＦ２２０，２
４０はクリアされてそれらの出力は“０”となり、ＬＵ
Ｔメモリ１３０は再び読み出しモードとなる。そして、
アンドゲート２６０の出力が“０”となることから、ク
ロックφの次の立下りエツジでＦＦ２３０の出力はｌｌ
Ｏ１１となり（以下、これをリセットされたという）
、セレクタ１２０は画像メモリ１１０の出力を選択して
再びＬＵＴメモリからの色情報の読み出しが開始される
。
なお、ＦＦ２４０の出力がＯＩＩとなるとともに、クロ
ックφの次の立上りエツジでＦＦ２５０がリセットされ
、したがって、ＦＦ２２０〜２５０は元の状態（初期状
態）に設定される。
ックφの次の立上りエツジでＦＦ２５０がリセットされ
、したがって、ＦＦ２２０〜２５０は元の状態（初期状
態）に設定される。
以上のように、この実施例では、ＣＲＴ１５０がスキャ
ンしている期間にＬＵＴメモリ１３０の書き替え要求が
あっても、この書き替えはＣＲＴ１５０の帰線期間内に
行なわれ、ＣＲＴ１５０の画面上にノイズが生ずること
はない。
ンしている期間にＬＵＴメモリ１３０の書き替え要求が
あっても、この書き替えはＣＲＴ１５０の帰線期間内に
行なわれ、ＣＲＴ１５０の画面上にノイズが生ずること
はない。
第３図は本発明による図形処理装置の他の実施例を示す
ブロック図であって、３００はＬＵＴ書替用メモリ、３
１０はカウンタ、３２０はセレクタ、３３０は検出回路
、３４０はＦＦ、３５０はアンドゲート、３６０はＦＦ
、３７０はアンドゲート、３８０はインバータであり、
第１図に対応する部分には同一符号をつけている。
ブロック図であって、３００はＬＵＴ書替用メモリ、３
１０はカウンタ、３２０はセレクタ、３３０は検出回路
、３４０はＦＦ、３５０はアンドゲート、３６０はＦＦ
、３７０はアンドゲート、３８０はインバータであり、
第１図に対応する部分には同一符号をつけている。
以下、この実施例の動作について第４図を用いて説明す
る。
る。
ＣＲＴ１５０での表示のときには、ＦＦ２２０〜２５０
およびＦＦ３４０，３６０はクリアされた初期状態にあ
り、ＦＦ２２０〜２５０およびＦＦ３４０の出力は“０
″、ＦＦ３６０のＱ出力は“Ｏ”、Ｑ出力は、４１″で
ある。このＦＦ３６０のＱ出力は、信号１！３６１を介
し、セレクタ１２０，３２０に選択信号として供給され
、また、インバータ３８０で反転されてアンドゲート２
６０とカウンタ３１０のリセット端子Ｒに供給される。
およびＦＦ３４０，３６０はクリアされた初期状態にあ
り、ＦＦ２２０〜２５０およびＦＦ３４０の出力は“０
″、ＦＦ３６０のＱ出力は“Ｏ”、Ｑ出力は、４１″で
ある。このＦＦ３６０のＱ出力は、信号１！３６１を介
し、セレクタ１２０，３２０に選択信号として供給され
、また、インバータ３８０で反転されてアンドゲート２
６０とカウンタ３１０のリセット端子Ｒに供給される。
この選択信号が１１０ Ｎのときには、セレクタ１２０
は画像メモリ１１０の出力を選択し、セレクタ３２０は
ラッチ２００の出力を選択している。また、アンドゲー
ト３７０の出力は、信号線３７１を介し、書込イネーブ
ル信号としてＬＵＴメモリ１３０と、クロックとしてカ
ウンタ３１０に供給される。このとき、ＦＦ３６０のＱ
出力が５０″であることから、アンドゲート３７０の出
力も“０”であり、Ｌｔ）Ｔメモリ１３０は読出モード
にある。したがって、第１図の実施例と同様に、画像メ
モリ１１０からのピクセルデータによってＬＵＴメモリ
１３０から色情報が読み出され、ＣＲＴ １５０で色表
示が行なわれる。
は画像メモリ１１０の出力を選択し、セレクタ３２０は
ラッチ２００の出力を選択している。また、アンドゲー
ト３７０の出力は、信号線３７１を介し、書込イネーブ
ル信号としてＬＵＴメモリ１３０と、クロックとしてカ
ウンタ３１０に供給される。このとき、ＦＦ３６０のＱ
出力が５０″であることから、アンドゲート３７０の出
力も“０”であり、Ｌｔ）Ｔメモリ１３０は読出モード
にある。したがって、第１図の実施例と同様に、画像メ
モリ１１０からのピクセルデータによってＬＵＴメモリ
１３０から色情報が読み出され、ＣＲＴ １５０で色表
示が行なわれる。
次に、ＬＵＴメモリ１３０の書替要求があると、ＭＰＵ
１００から出力された書込アドレス信号と書込データ
は夫々ラッチ２００，２１Ｑに記憶され、また、信号１
ｉ１１０５を介したＬＵＴセット信号によってＦＦ２２
０がセットされ、その出力は１４１ Ｉｔとなる。また
、このとき、ＦＦ３６０は初期状態にあり、そのＱ出力
は“０″であってインバータ３８０の出力は“１″であ
るから、ＦＦ２２０の出力が“１”となり、その直後ｐ
クロックφの立上りエツジでＦＦ２３０はセットされる
。
１００から出力された書込アドレス信号と書込データ
は夫々ラッチ２００，２１Ｑに記憶され、また、信号１
ｉ１１０５を介したＬＵＴセット信号によってＦＦ２２
０がセットされ、その出力は１４１ Ｉｔとなる。また
、このとき、ＦＦ３６０は初期状態にあり、そのＱ出力
は“０″であってインバータ３８０の出力は“１″であ
るから、ＦＦ２２０の出力が“１”となり、その直後ｐ
クロックφの立上りエツジでＦＦ２３０はセットされる
。
したがって、クロックφの次の立上りエツジでＦＦ２４
０もセットされる。これにより、ＬＵＴ書替用メモリ３
００の書込イネーブル信号は“１″となり、それが書込
モードとなってラッチ２１０で記憶される書込データが
ラッチ２００に記憶される書込アドレス信号で指定され
るアドレスに書き込まれる。
０もセットされる。これにより、ＬＵＴ書替用メモリ３
００の書込イネーブル信号は“１″となり、それが書込
モードとなってラッチ２１０で記憶される書込データが
ラッチ２００に記憶される書込アドレス信号で指定され
るアドレスに書き込まれる。
また、ＦＦ２４０の“１″の出力により、ＦＦ３４０が
セットされ、クロックφの次の立上りエツジでＦＦ２５
０もセットされる。これによって、ＦＦ２２０，２４０
がクリアされる。さらに、第１図の場合と同様に、ＦＦ
２３０，２５０もクリアされる。ＦＦ２４０がクリアさ
れることにより、ＬＵＴ書替用メモリ３００の書イネー
ブル信号は＃ Ｏｕとなり、そのメモリ３００は読出し
状態となる。したがって、ＬＵＴ書替用メモリ３００か
らは、ラッチ２００に記憶される書込アドレス信号が読
出信号となって、書き込まれた書込データが読み出され
、データ線３０１を通してＬＵＴメモリ１３０に供給さ
れる。しかし、ＬＵＴメモリ１３０は読出しモードにあ
るために、このデータは書き込まれない。
セットされ、クロックφの次の立上りエツジでＦＦ２５
０もセットされる。これによって、ＦＦ２２０，２４０
がクリアされる。さらに、第１図の場合と同様に、ＦＦ
２３０，２５０もクリアされる。ＦＦ２４０がクリアさ
れることにより、ＬＵＴ書替用メモリ３００の書イネー
ブル信号は＃ Ｏｕとなり、そのメモリ３００は読出し
状態となる。したがって、ＬＵＴ書替用メモリ３００か
らは、ラッチ２００に記憶される書込アドレス信号が読
出信号となって、書き込まれた書込データが読み出され
、データ線３０１を通してＬＵＴメモリ１３０に供給さ
れる。しかし、ＬＵＴメモリ１３０は読出しモードにあ
るために、このデータは書き込まれない。
上記のように、ＬＵＴ書替用メモリ３００へのデータの
書込みと同時に、ＦＦ３４０はセットされてその出力は
“１”となる。その後、ＭＰＵ１００から信号ｍ１０４
を介して′″１″のブランキング信号が供給されると、
このブランキング信号はアンドゲート３５０を介してＦ
Ｆ３６０に供給され、これと同時にＦＦ３６０はセット
されてそのＱ出力が“１″、−φ−比出力１１０ Ｉｔ
どなる。このす出力の立下りエツジでＦＦ３４０がリセ
ットされる。
書込みと同時に、ＦＦ３４０はセットされてその出力は
“１”となる。その後、ＭＰＵ１００から信号ｍ１０４
を介して′″１″のブランキング信号が供給されると、
このブランキング信号はアンドゲート３５０を介してＦ
Ｆ３６０に供給され、これと同時にＦＦ３６０はセット
されてそのＱ出力が“１″、−φ−比出力１１０ Ｉｔ
どなる。このす出力の立下りエツジでＦＦ３４０がリセ
ットされる。
ＦＦ３６０のＱ出力が“１″′となると、セレクタ１２
０，３２１はカウンタ３１０からデータ線３１１に出力
されるカウンタ値を書込アドレス信号として選択し、ま
た、インバータ３８０の出力はｉｔ ＯＩｔとなってア
ンドゲート２６０をオフ状態とするとともに、その立下
りエツジでカウンタ３１０をリセットする。さらに、Ｆ
Ｆ３６０のＱ出力が“１″となったことによってアンド
ゲート３７０がオン状態となり、クロック発生器２７０
からのクロックφは、アンドゲート３７０を介し、書込
イネーブル信号としてＬＵＴメモリ１３０に、クロック
としてカウンタ３１０に夫々供給される。
０，３２１はカウンタ３１０からデータ線３１１に出力
されるカウンタ値を書込アドレス信号として選択し、ま
た、インバータ３８０の出力はｉｔ ＯＩｔとなってア
ンドゲート２６０をオフ状態とするとともに、その立下
りエツジでカウンタ３１０をリセットする。さらに、Ｆ
Ｆ３６０のＱ出力が“１″となったことによってアンド
ゲート３７０がオン状態となり、クロック発生器２７０
からのクロックφは、アンドゲート３７０を介し、書込
イネーブル信号としてＬＵＴメモリ１３０に、クロック
としてカウンタ３１０に夫々供給される。
ＬＵＴメモリ１３０は書込イネーブル信号が“１”のと
き書込モードとなり、カウンタ３１０はクロックの立下
りエツジで１だけアップカウントする。
き書込モードとなり、カウンタ３１０はクロックの立下
りエツジで１だけアップカウントする。
そこで、アンドゲート３７０から最初の“１″のクロッ
クφが出力されると、そのクロックφの期間ＬＵＴメモ
リ１３０は書込モードとなる。このとき、カウンタ３１
０のカウント値はＯであり、ＬＵＴメモリ１３０および
ＬＵＴ書替用メモリ３００はともに０番地が指定される
。したがって、ＬＵＴ書替用メモリ３００では０番地の
データが読み出され、このデータがＬＵＴメモリ１３０
の０番地に書き込まれる。
クφが出力されると、そのクロックφの期間ＬＵＴメモ
リ１３０は書込モードとなる。このとき、カウンタ３１
０のカウント値はＯであり、ＬＵＴメモリ１３０および
ＬＵＴ書替用メモリ３００はともに０番地が指定される
。したがって、ＬＵＴ書替用メモリ３００では０番地の
データが読み出され、このデータがＬＵＴメモリ１３０
の０番地に書き込まれる。
この最初のクロックφの立下りエツジではカウンタ３１
０のカウント値は１となり、次のクロックφがアンドゲ
ート３７０から出力されると、同様にして、ＬＵＴ書替
用メモリ３００の１番地のデータが読み出されてＬＵＴ
メモリ１３０の１番地に書き込まれる。以下同様に、ク
ロックφがアンドゲート３７０を通過する毎に、ＬＵＴ
書替用メモリ３００がアドレス順にデータが読み出され
、ＬＵＴメモリ１３０の同一番地に順次書き込まれる。
０のカウント値は１となり、次のクロックφがアンドゲ
ート３７０から出力されると、同様にして、ＬＵＴ書替
用メモリ３００の１番地のデータが読み出されてＬＵＴ
メモリ１３０の１番地に書き込まれる。以下同様に、ク
ロックφがアンドゲート３７０を通過する毎に、ＬＵＴ
書替用メモリ３００がアドレス順にデータが読み出され
、ＬＵＴメモリ１３０の同一番地に順次書き込まれる。
カウンタ３１０のカウント値は検出回路３３０にも供給
される。この検出回路３３０は、このカウント値がＬＵ
Ｔメモリ１３０．ＬＵＴ書替用メモリ３００の最終番地
よりも１つ多い数になると、すなわち、ＬＵＴ書替用メ
モリ３００からＬＯＴメモリ１３０への全データの書き
替えが終了すると、信号ａ３３１にリセット信号を発生
し、ＦＦ３６０をリセットする。たとえば、ＬＵＴメモ
リ１３０、ＬＵＴ書替用メモリ３３０が４種の色情報を
格納する容量を有しているときには、カウンタ３１０の
カウント値は３ビツトのデータであり、１０進数で５を
表わす２進数（１０１）２となったとき、検出回路３３
０からリセット信号が発生する。これにより、セレクタ
１２０は画像メモリ１１０の出力を選択するようになり
、アンドゲート３７０はオフ状態となって、ＬＵＴメモ
リ１３０は読出モードに固定される。そこで、帰線期間
が終ると、再び、ＣＲＴ１５０での色表示が開始される
。このときには、ＬＵＴメモリ１３０とＬＵＴ書替用メ
モリ３００とにおけるＬＵＴは同一である。
される。この検出回路３３０は、このカウント値がＬＵ
Ｔメモリ１３０．ＬＵＴ書替用メモリ３００の最終番地
よりも１つ多い数になると、すなわち、ＬＵＴ書替用メ
モリ３００からＬＯＴメモリ１３０への全データの書き
替えが終了すると、信号ａ３３１にリセット信号を発生
し、ＦＦ３６０をリセットする。たとえば、ＬＵＴメモ
リ１３０、ＬＵＴ書替用メモリ３３０が４種の色情報を
格納する容量を有しているときには、カウンタ３１０の
カウント値は３ビツトのデータであり、１０進数で５を
表わす２進数（１０１）２となったとき、検出回路３３
０からリセット信号が発生する。これにより、セレクタ
１２０は画像メモリ１１０の出力を選択するようになり
、アンドゲート３７０はオフ状態となって、ＬＵＴメモ
リ１３０は読出モードに固定される。そこで、帰線期間
が終ると、再び、ＣＲＴ１５０での色表示が開始される
。このときには、ＬＵＴメモリ１３０とＬＵＴ書替用メ
モリ３００とにおけるＬＵＴは同一である。
このように、この実施例では、ＬＵＴの書き替え指令が
あると、まず、この指令と同時に、ＬＵＴ書替用メモリ
３００でＬＵＴの書き替えを行ない、ＣＲＴ１５０の帰
線期間にＬＵＴ書替用メモリ３００の内容をＬＵＴメモ
リ１３０に書きうつし、これにより、ＬＵＴメモリ１３
０のＬＵＴの書き替えを行なうものである。したがって
、この実施例においても、ＬＵＴ書き替えを行なっても
、ＣＲＴ画面上にはノイズは生じない。
あると、まず、この指令と同時に、ＬＵＴ書替用メモリ
３００でＬＵＴの書き替えを行ない、ＣＲＴ１５０の帰
線期間にＬＵＴ書替用メモリ３００の内容をＬＵＴメモ
リ１３０に書きうつし、これにより、ＬＵＴメモリ１３
０のＬＵＴの書き替えを行なうものである。したがって
、この実施例においても、ＬＵＴ書き替えを行なっても
、ＣＲＴ画面上にはノイズは生じない。
以上説明したように１本発明によれば、ＬＵＴの内容変
更の要求がいつあっても、これは必ずＣＲＴの帰線期間
内に実行されるものであるから、ＬＵＴメモリでのピク
セルデータと書込アドレスとが一致することがなく、し
たがって、画面上にノイズを発生させることなく、Ｌｔ
ＪＴの内容変更を行なうことができる。
更の要求がいつあっても、これは必ずＣＲＴの帰線期間
内に実行されるものであるから、ＬＵＴメモリでのピク
セルデータと書込アドレスとが一致することがなく、し
たがって、画面上にノイズを発生させることなく、Ｌｔ
ＪＴの内容変更を行なうことができる。
第１図は本発明による図形処理装置の一実施例を示すブ
ロック図、第２図はその動作を示すタイミングチャート
、第３図は本発明による図形処理装置の他の実施例を示
すブロック図、第４図はその動作を示すタイミングチャ
ートである。 １１０・・・画像メモリ、１２０・・・セレクタ、１３
０・・・ルックアップテーブルメモリ、１５０・・・陰
極線管、１６０・・・ルックアップテーブル変更回路。 ２００．２１０−ラッチ、２２０〜２５０・＝Ｄ型フリ
ップフロップ、２６０・・・アンドゲート、３００・・
・ルックアップテーブル書替用メモリ、３１０・・・カ
ウンタ、３２０・・・セレクタ、３３０・・・検出回路
、３４０・・・Ｄ型フリップフロップ、３５０・・・ア
ンドゲート、３６０・・・Ｄ型フリップフロップ。 ３７０・・・アンドゲート、３８０・・・インバータ。
ロック図、第２図はその動作を示すタイミングチャート
、第３図は本発明による図形処理装置の他の実施例を示
すブロック図、第４図はその動作を示すタイミングチャ
ートである。 １１０・・・画像メモリ、１２０・・・セレクタ、１３
０・・・ルックアップテーブルメモリ、１５０・・・陰
極線管、１６０・・・ルックアップテーブル変更回路。 ２００．２１０−ラッチ、２２０〜２５０・＝Ｄ型フリ
ップフロップ、２６０・・・アンドゲート、３００・・
・ルックアップテーブル書替用メモリ、３１０・・・カ
ウンタ、３２０・・・セレクタ、３３０・・・検出回路
、３４０・・・Ｄ型フリップフロップ、３５０・・・ア
ンドゲート、３６０・・・Ｄ型フリップフロップ。 ３７０・・・アンドゲート、３８０・・・インバータ。
Claims (1)
- １、陰極線管の各画素毎にピクセルデータを格納した画
像メモリと、該陰極線管に表示すべき色情報からなるル
ックアップテーブルを格納したルックアップテーブルメ
モリを備え、該画像メモリから読み出されたピクセルデ
ータによって該ルックアップテーブルメモリから色情報
を読み出し、該陰極線管の画面上で色表示を行なうよう
にした図形処理装置において、書込み要求とともに、書
込みデータを記憶する第１の手段と、該陰極線管の帰線
期間を検出する第２の手段と、該第２の手段によって該
帰線期間に該第１の手段に記憶されている書込データを
該ルックアップテーブルメモリに書き込む第３の手段を
設けたことを特徴とする図形処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171512A JPS6329793A (ja) | 1986-07-23 | 1986-07-23 | 図形処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171512A JPS6329793A (ja) | 1986-07-23 | 1986-07-23 | 図形処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6329793A true JPS6329793A (ja) | 1988-02-08 |
Family
ID=15924492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61171512A Pending JPS6329793A (ja) | 1986-07-23 | 1986-07-23 | 図形処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329793A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392995A (ja) * | 1986-10-08 | 1988-04-23 | セイコーインスツルメンツ株式会社 | デイスプレイ用ルツクアツプテ−ブルバツフア装置 |
| WO1992020062A1 (fr) * | 1991-04-24 | 1992-11-12 | Seiko Epson Corporation | Processeur de donnees |
| US5745104A (en) * | 1992-08-31 | 1998-04-28 | Fujitsu Limited | Palette control circuit |
| JP2011133651A (ja) * | 2009-12-24 | 2011-07-07 | Mega Chips Corp | 設定制御装置、および設定制御装置の動作方法 |
-
1986
- 1986-07-23 JP JP61171512A patent/JPS6329793A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392995A (ja) * | 1986-10-08 | 1988-04-23 | セイコーインスツルメンツ株式会社 | デイスプレイ用ルツクアツプテ−ブルバツフア装置 |
| WO1992020062A1 (fr) * | 1991-04-24 | 1992-11-12 | Seiko Epson Corporation | Processeur de donnees |
| US5745104A (en) * | 1992-08-31 | 1998-04-28 | Fujitsu Limited | Palette control circuit |
| JP2011133651A (ja) * | 2009-12-24 | 2011-07-07 | Mega Chips Corp | 設定制御装置、および設定制御装置の動作方法 |
| US8743132B2 (en) | 2009-12-24 | 2014-06-03 | Megachips Corporation | Setting control apparatus and method for operating setting control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61107392A (ja) | 画像処理システム | |
| JPH0863139A (ja) | オン・スクリーン・ディスプレイ装置 | |
| US5847692A (en) | Color converting method and apparatus and image processing method and apparatus | |
| JPS6329793A (ja) | 図形処理装置 | |
| JP2703242B2 (ja) | 描画データ処理装置 | |
| JPH06343142A (ja) | 画像表示装置 | |
| JPS6177892A (ja) | カラ−画像表示方式 | |
| JP2538654B2 (ja) | 表示書込装置 | |
| JPH0241672Y2 (ja) | ||
| JPH0421149Y2 (ja) | ||
| JPS59178493A (ja) | 多色情報表示装置 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPS62192865A (ja) | 図形表示装置 | |
| JPH0683300A (ja) | パレット制御回路 | |
| JPH028892A (ja) | グラフィックディスプレイ | |
| JPS6332588A (ja) | 表示制御装置 | |
| JPS61209481A (ja) | 文字表示装置 | |
| JPH02163793A (ja) | グラフィックス表示装置 | |
| JPH0343634B2 (ja) | ||
| JPH0224783A (ja) | 画像表示装置 | |
| JPS62191886A (ja) | 画像表示回路 | |
| JPS63175884A (ja) | 画像表示装置 | |
| JPH02204781A (ja) | カラー信号合成装置 | |
| JPH05131727A (ja) | プリンタの表示制御装置 | |
| JPS59219783A (ja) | 表示装置 |