JPH0683586A

JPH0683586A - ディジタル演算回路

Info

Publication number: JPH0683586A
Application number: JP4234640A
Authority: JP
Inventors: Mitsuharu Oki; 光晴大木; Seiichiro Iwase; 清一郎岩瀬
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-09-02
Filing date: 1992-09-02
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】演算回路の出力の値を正負均等に出来る。【構成】入力データである２次元周波数空間上の４×
４データの内、ＤＣ成分のみを入力段のセレクタ６を介
してバイパスさせる。他の成分（ＡＣ成分）は、第１の
４次内積演算回路１、第１の丸め回路４、並べ換え回路
３、第２の４次内積演算回路２、第２の丸め回路５の回
路に入力する。この回路の出力であるＨ２の値は、入力
としてＤＣ成分がない（実際にはＤＣ成分として０を入
力している）為、統計的にみて正負均等になる。従っ
て、誤差に偏りのない値（Ｈ２）に、ＤＣ成分を加算し
て、最終的な出力結果を得るようにすれば、最終的な出
力結果の誤差には偏りがなくなる。上述の加算は、最終
段にある加算器７で行われる。この加算は、整数（ＤＣ
成分）と整数（Ｈ２）との加算であり、出力も整数であ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルデータの演
算処理の過程で丸め演算を伴うディジタル演算回路に関
するものである。

【０００２】

【従来の技術】まず、予備知識として、丸め（即ち、四
捨五入）について説明する。例えば、小数点以下３桁の
２の補数表現：Ｘ．ＹＺＶ（Ｘは整数部、Ｙは小数点以
下第１位の数で０または１、Ｚは小数点以下第２位の数
で０または１、Ｖは小数点以下第３位の数で０または
１）を、下位３ビット丸めて、整数部のみを出力する場
合を考える。

【０００３】Ｘが正のときは、の８個の値は、全て｛（Ｘ−１）＋０．５｝以上｛Ｘ＋
０．５｝未満であるから、Ｘという整数に丸められる。

【０００４】ところで、上述の８個の値、の平均値は、である。

【０００５】このように、丸め演算で丸められた値と平
均値の間には０．０００１分の違いを生じる。

【０００６】即ち、正の値に対して下位ｒビットを丸め
るとき、統計的に見て、丸められた方が平均値より、２
の（−ｒ−１）乗だけ大きくなる。つまり、沢山の小数
点以下３桁の２の補数表現データ｛Ｘｉ．ＹｉＺｉＶ
ｉ：ｉ＝１，２，３，．．．｝の平均値と、それらデー
タを下位３ビット丸めて整数にした値の平均値との間に
は、２の（−ｒ−１）乗＝０．０００１分の差がある。

【０００７】Ｘが負のときは、の８個の値は、全て｛（Ｘ−１）＋０．５｝を越え｛Ｘ
＋０．５｝以下であるから、Ｘという整数に丸められ
る。

【０００８】ところで、上述の８個の値、の平均値は、である。このように、丸め演算で丸められた値と平均値
の間には−０．０００１分の違いを生じる。

【０００９】即ち、負の値に対して下位ｒビットを丸め
るとき、統計的に見て、丸められた方が平均値より、２
の（−ｒ−１）乗だけ小さくなる。

【００１０】以上で、丸めについての予備知識を終り、
本題について述べる。

【００１１】ディジタルデータの演算過程において、２
回以上の丸め演算を行うディジタル演算回路（または演
算プログラム）で、出力値が正（あるいは負）のみであ
る場合、演算誤差が正の方向（あるいは負の方向）に偏
るという欠点があった。

【００１２】この欠点について２次元４×４ＩＤＣＴ
（逆離散コサイン変換：ＩｎｖｅｒｓｅＤｉｓｃｒｅ
ｔｅＣｏｓｉｎｅＴｒａｎｓｆｏｒｍ）を例にとっ
て説明する。

【００１３】２次元４×４ＤＣＴ（離散コサイン変換：
ＤｉｓｃｒｅｔｅＣｏｓｉｎｅＴｒａｎｓｆｏｒｍ）
とは、実空間上の４×４画像データ（各データは８ビッ
ト：０〜２５５の値）を２次元周波数空間上の４×４デ
ータ（ＤＣ（直流）成分とＡＣ（交流）成分：各データ
は整数値に丸められているとする）に変換するものであ
り、２次元４×４ＩＤＣＴは、上記２次元４×４ＤＣＴ
により変換された周波数空間上のデータ（整数）を入力
として、実空間上の画像データ（整数）を出力として得
る変換である。

【００１４】つまり、２次元４×４ＩＤＣＴは、［Ｄij］＝［Ａij］［Ｃij］［Ａji］但し、

【数１】である。

【００１５】ここで、［Ｄij］及び［Ｃij］は、それぞ
れ実空間上の４×４画像データ（４×４行列）、２次元
周波数空間上の４×４データ（４×４行列）であり、
［Ａij］、［Ａji］は変換する為の４×４定数行列であ
る。［Ａij］、［Ａji］は、転置行列の関係になってい
る。また、［Ｃij］の左から［Ａij］をかける操作は列
方向の１次元ＩＤＣＴを行う操作であり、［Ｃij］の右
から［Ａji］をかける操作は行方向の１次元ＩＤＣＴを
行う操作であり、［Ａij］、［Ａji］を左右からかける
事により２次元ＩＤＣＴは行われる。

【００１６】この計算は、列方向の１次元ＩＤＣＴを行
う第１の４次内積演算回路１０１と、行方向の１次元Ｉ
ＤＣＴを行う第２の４次内積演算回路１０２とにより行
われる。即ち、２次元４×４ＩＤＣＴ演算回路は図１０
の構成となる。

【００１７】ただし、第１の４次内積演算回路１０１は
列方向の計算であり、第２の４次内積演算回路１０２は
行方向の計算であるため、第１の４次内積演算回路の出
力を直接に第２の４次内積演算回路の入力に接続するこ
とは出来ず、列方向から行方向への並べ変えを行う並べ
変え回路１０３を介することになる。

【００１８】第１の４次内積演算回路１０１の具体的な
構成は、図１０内に示されているようにＡijとの乗算を
行う４つの乗算器とその出力である乗算結果を加算する
３つの加算器より成るが、その動作説明は周知の事実で
あり説明を省略する。第２の４次内積演算回路１０２に
ついても同様である。

【００１９】また、２次元４×４ＤＣＴにより作られた
２次元周波数空間上の４×４データ（図１０の回路に入
力するデータ）は整数値に丸められている（小数点以下
を四捨五入している）為と、各４次内積演算回路におけ
るＡij、Ａji（無理数）との乗算は実際には有理数で近
似された値との乗算で行われる為、２次元４×４ＩＤＣ
Ｔ演算回路の演算結果は整数とはならない。そこで、最
終段に丸め回路１０４を用いて、小数点以下を四捨五入
して整数値に丸めて出力している。

【００２０】さて、Ａij、Ａji（無理数）は普通小数点
以下１０ビットぐらいの値に近似したものが使用され
る。従って、各４次内積演算回路で入力データと小数点
以下１０ビットの数との乗算が行われるので、入力語長
に対して出力語長は長くなる。つまり、第１の４次内積
演算回路１０１は、入力として整数であるから出力とし
て（整数＋小数点以下１０ビット）という語長になる。
第２の４次内積演算回路１０２は、入力として（整数＋
小数点以下１０ビット：第１の４次内積演算回路１０１
の出力語長）であるから出力（図中のＧ０）として（整
数＋小数点以下２０ビット）という語長になる。

【００２１】この出力（整数＋小数点以下２０ビット）
を丸め回路１０４（図１０でＱ＝２０）で下位２０ビッ
ト（つまり小数点以下）丸めて（四捨五入して）、最終
的な出力（整数：０〜２５５の画像データ）を得る。図
中のＨ０が最終的な出力（整数：０〜２５５の画像デー
タ）である。

【００２２】丸めを行う前の値（Ｇ０）は、真の値と言
える。従って、沢山の画像データに対して行ったＧ０の
平均値は、この画像データの平均値と言える。それに対
して、Ｈ０は、下位２０ビット丸めた値であり、沢山の
画像データに対して行ったＨ０の平均値は、２の−２１
乗分、Ｇ０の平均値より大きくなる。

【００２３】即ち、沢山の画像データに対して行ったＨ
０の平均値は、真の値の平均値よりも２の−２１乗大き
くなる。しかし、２の−２１乗はほとんど０であり、無
視できる誤差である。

【００２４】このように最終段に１つだけ丸め回路を持
つのが理想的であり、この場合は演算誤差が正の方向に
ずれるということはない。無視できる程度のずれであ
る。

【００２５】しかし、図１０のように第１の４次内積演
算回路１０１の出力である、かなり長い語長を第２の４
次内積演算回路１０２に入力したのでは、第２の４次内
積演算回路１０２の回路規模が大きくなり過ぎてしま
い、非現実的である。

【００２６】そこで、実際には図１１に示すように第
１の４次内積演算回路１１１の出力を第１の丸め回路１
１４により下位Ｒビット四捨五入して、語長を短くし
て、第２の４次内積演算回路１１２に入力するのが普通
である。

【００２７】例えば、図１１でＲ＝８、Ｓ＝１２の場
合、第１の４次内積演算回路１１１は入力として整数を
出力として（整数＋小数点以下１０ビット）という語長
になるが、これを第１の丸め回路１１４により下位８ビ
ット四捨五入して、（整数＋小数点以下２ビット）とい
う語長にして、第２の４次内積演算回路１１２に入力す
る。

【００２８】このように、第１の丸め回路１１４により
語長を短くすることにより、図１０では、第２の４次内
積演算回路１０２にて入力語長（整数＋小数点以下１０
ビット）との計算を行わなくてはいけなかったが、図１
１では、（整数＋小数点以下２ビット）で良くなり、回
路規模が小さくて済む。

【００２９】第２の４次内積演算回路１１２の出力は
（整数＋小数点以下１２ビット）となるので、これを第
２の丸め回路１１５により下位１２ビット四捨五入し
て、最終的な出力（整数：０〜２５５の画像データ）を
得る。図中のＧ１が第２の丸め回路１１５により丸める
前の（整数＋小数点以下１２ビット）であり、Ｈ１が丸
めた後の（整数：０〜２５５の画像データ）である。

【００３０】ところで、沢山の画像データに対して行っ
たＧ１の平均値は、この画像データの平均値と言える。
勿論、１つの特定の画像データに対してＧ１を比較する
と、第１の丸め回路１１４による誤差分に対応して、差
が出てくる。しかし、第１の丸め回路１１４による誤差
を生じた分は、第２の内積演算回路１１２内の係数Ａｊ
ｉと乗算により、正負均等の誤差となり、沢山の画像デ
ータに対して行ったＧ１の平均値は、この画像データの
平均値と言える。

【００３１】さて、Ｈ１は、下位１２ビット丸めた値で
あり、沢山の画像データに対して行ったＨ１の平均値
は、２の−１３乗分、Ｇ１の平均値より大きくなる。

【００３２】即ち、沢山の画像データに対して行ったＨ
１の平均値は、真の値の平均値よりも２の−１３乗大き
くなる。そして、２の−１３乗は無視できない誤差であ
る。

【００３３】つまり、２回の丸め回路を通過することに
より、最終的な出力である画像データ（正の値）は丸め
による誤差が正の方向にずれてしまう。

【００３４】ちなみに、もし、最終的な出力が正のみで
なく、例えば、統計的に見て正負均等のデータであれ
ば、正の値は２の−１３乗大きくなるし、負の値は２の
−１３乗小さくなるので、誤差の平均は０となる。本発
明は後述にあるようにこの点に着目している。

【００３５】このように理想的な丸めではないが現実的
な回路（図１１）で求めた画像データ（Ｈ１）の分布
は、統計的に見て理想的な丸めを行うが非現実的な回路
（図１０）で求めた理想的な画像データ（Ｈ０）よりも
正の方向にずれてしまう。

【００３６】出力が正のみの場合について述べたが、ほ
とんどの出力が正で例外的に時々負である場合も統計的
に見て同じように正の方向にずれる。

【００３７】今、出力が正の値と考えて述べていたが、
負の値の時には逆に負の方向にずれてしまう。

【００３８】

【発明が解決しようとする課題】解決しようとする問題
点は、ディジタルデータの演算過程において２回以上の
丸め演算を行うディジタル演算回路で、出力値が正、あ
るいは負のみである場合、統計的に見て演算誤差が正の
方向、あるいは負の方向に偏るという欠点があったとい
うものである。

【００３９】

【課題を解決するための手段】本発明による第１の手段
は、ディジタルデータの演算処理の過程で丸め演算を伴
うディジタル演算回路において、上記演算処理を行うた
めの入力データから特定の値を減算したデータを入力
し、上記演算処理を行った後その演算出力に上記特定の
値を加算して出力データを得るようにしたことを特徴と
するディジタル演算回路である。

【００４０】本発明による第２の手段は、ディジタルデ
ータの演算処理の過程で丸め演算を伴うディジタル演算
回路において、上記演算処理を行うための入力データか
らそのＤＣ成分を減算したデータを入力し、上記演算処
理を行った後その演算出力に上記ＤＣ成分を加算して出
力データを得るようにしたことを特徴とするディジタル
演算回路である。

【００４１】本発明による第３の手段は、ディジタルデ
ータの演算処理の過程で丸め演算を伴うディジタル演算
回路において、上記演算処理を行うための入力データか
らそのＤＣ成分の上位ビットを減算したデータを入力
し、上記演算処理を行った後その演算出力に上記上位ビ
ットを加算して出力データを得るようにしたことを特徴
とするディジタル演算回路である。

【００４２】本発明による第４の手段は、ディジタルデ
ータの演算処理の過程で丸め演算を伴うディジタル演算
回路において、上記演算処理を行うための入力データか
らその平均値を減算したデータを入力し、上記演算処理
を行った後その演算出力に上記平均値を加算して出力デ
ータを得るようにしたことを特徴とするディジタル演算
回路である。

【００４３】

【作用】これによれば、演算回路の出力の値を正負均等
に出来、従来の欠点であった演算誤差が正の方向、ある
いは負の方向に偏るということをなくすことができる。

【００４４】

【実施例】従来例と同様に２次元４×４ＩＤＣＴ演算回
路の場合について述べる。即ち、本発明を２次元４×４
ＩＤＣＴ演算回路に適用した場合を図１に示す。

【００４５】この図１において、入力データである２次
元周波数空間上の４×４データの内、ＤＣ成分のみを入
力段のセレクタ６を介してバイパスさせる。他の成分
（ＡＣ成分）は、第１の４次内積演算回路１に入力す
る。

【００４６】第１の４次内積演算回路１、第１の丸め回
路４、並べ換え回路３、第２の４次内積演算回路２、第
２の丸め回路５については、従来の例（図１１）と全く
同じなので、説明は省略する。

【００４７】但し、この回路（第１の４次内積演算回路
１、第１の丸め回路４、並べ換え回路３、第２の４次内
積演算回路２、第２の丸め回路５）の出力であるＨ２の
値は、入力としてＤＣ成分がない（実際にはＤＣ成分と
して０を入力している）為、統計的にみて正負均等にな
る。

【００４８】従って、誤差に偏りのない値（Ｈ２）に、
ＤＣ成分を加算して、最終的な出力結果を得るようにす
れば、最終的な出力結果の誤差には偏りがなくなる。

【００４９】上述の加算は、図１の最終段にある加算器
７で行われる。この加算は、整数（ＤＣ成分）と整数
（Ｈ２）との加算であり、出力も整数である。

【００５０】また、ＤＣ成分のみバイパスさせるので、
ＡＣ成分のみから計算された結果（Ｈ２）との時間的な
違いが生じて、最終段にある加算器でタイミング良く計
算できない事がありうるが、このときは、ＤＣ成分をバ
イパスさせるバイパス線にディレイ回路（図示せず）を
付加して、タイミングを合わせれば良い。

【００５１】上述の説明では、図１に入力するデータ
（２次元周波数空間上の４×４データ）として整数を
そして出力として（小数点以下を丸めて）整数（０〜２
５５）とする場合について述べたが、入力するデータ
（２次元周波数空間上の４×４データ）として整数をそ
して出力として（整数部下位２ビット以下を丸めて）４
の倍数（０、４、８、１２、１６、．．．、２４８、２
５２）とする場合は、バイパスさせるデータとして、Ｄ
Ｃ成分（整数）の下位２ビットを除く上位ビットとし、
ＤＣ成分（整数）の下位２ビットは、他のＡＣ成分と同
様に第１の内積演算回路１に入力する。

【００５２】Ｈ２は第２の丸め回路５により、整数部下
位２ビット以下を丸めて４の倍数とされる。これによ
り、Ｈ２は、正確には統計的に見て正負均等にはならな
い。なぜなら、ＤＣ成分として、第１の４次内積演算回
路１、第１の丸め回路４、並べ換え回路３、第２の４次
内積演算回路２、第２の丸め回路５の回路に、２ビット
の正のデータ（０〜３）を入力しているため、統計的に
見てＨ２は正の方向に０〜３程度ずれている。

【００５３】しかし、今、出力として０〜２５５程度の
値を考えており、０〜３程度の値は無視出来るほど小さ
いので、Ｈ２はほぼ統計的に見て正負均等であるといえ
る。従って、２回の丸めによって得られるＨ２は、その
値が正負均等であるから、誤差が正の方向にずれること
はない。

【００５４】このＨ２（４の倍数）と、ＤＣ成分の下位
２ビットを除く上位ビット（即ち４の倍数）との加算を
最終段の加算器７で計算し、出力として４の倍数の画像
データを得る。

【００５５】図１において、ＤＣ成分（整数）を、下位
２ビットを除く上位ビット（即ち、下位２ビットを切り
捨てた値）と、下位２ビットとに分け、下位２ビットを
除く上位ビット（即ち、下位２ビットを切り捨てた値）
をバイパスしていたが、ＤＣ成分（整数）を、下位２ビ
ットを丸めた値と、ＤＣ成分からＤＣ成分の下位２ビッ
トを丸めた値を引いた値（−２、−１、０、１）とに分
け、ＤＣ成分の下位２ビットを丸めた値をバイパスし、
ＤＣ成分からＤＣ成分の下位２ビットを丸めた値を引い
た値（−２、−１、０、１）を、第１の４次内積演算回
路１、第１の丸め回路４、並べ換え回路３、第２の４次
内積積演算回路２、第２の丸め回路５の回路に入力して
も良い。

【００５６】これにより、第１の４次内積演算回路１、
第１の丸め回路４、並べ換え回路３、第２の４次内積積
演算回路２、第２の丸め回路５の回路に入力されるＤＣ
成分の値は、−２、−１、０、１のいずれかであり、平
均としてほぼ０である。故に、Ｈ２は統計的に見てさら
に正負均等に近づく。従って、さらに誤差がずれにくく
なる。

【００５７】こうして上述の装置によれば、演算回路の
出力の値を正負均等に出来、従来の欠点であった演算誤
差が正の方向、あるいは負の方向に偏るということをな
くすことができるものである。

【００５８】本願発明者は、既に８×８ＩＤＣＴの計算
を行列分解することにより簡単な回路構成で８×８Ｉ
ＤＣＴを計算できる回路を発明（特願平４−３５１４９
号）しているが、この回路においても本発明は適用でき
る。

【００５９】即ち図２は先に提案した回路である。この
図において、ＤＣ成分及びＡＣ成分からなる入力データ
から、第１の並べ換え回路２１、係数無理数の第１の４
次内積演算回路２２、第１の丸め回路２３、係数（０，
±１）の８次内積演算回路２４、第２の丸め回路２５、
第２の並べ換え回路２６、係数±１の第２の４次内積演
算回路２７、第３の丸め回路２８、第３の並べ換え回路
２９の回路を通じて出力データが取り出される。

【００６０】この回路に対して、図３に示すように、入
力データをＤＣ成分とＡＣ成分とに分離し、ＡＣ成分は
上述の回路を通すと共に、出力側の加算器３０で演算出
力に分離されたＤＣ成分を加算する。このようにして本
発明は適用できる。５の構成である。

【００６１】さらに、本願発明者は、図４に示すように
４×４ＩＤＣＴの回路構成についてもＩＤＣＴの計算を
行列分解することにより簡単な回路構成で計算できる回
路を発明しているが、この回路においても図５に示すよ
うに本発明は適用できる。

【００６２】また、本願発明者は、図６に示すように４
×８ＩＤＣＴの回路構成についてもＩＤＣＴの計算を行
列分解することにより簡単な回路構成で計算できる回路
を発明しているが、この回路においても図７に示すよう
に本発明は適用できる。

【００６３】このように、ＩＤＣＴや逆フーリエ変換で
は、ＤＣ成分が入力データとしてあり、このＤＣ成分を
除く成分（ＡＣ成分）をＩＤＣＴ演算回路、逆フーリエ
変換演算回路に入力し、その演算回路から得られた結果
（統計的に見て正負均等に表れる）にＤＣ成分を後から
加える。これにより、正もしくは負の方向に誤差がずれ
ることはない。

【００６４】すなわち図８に示すように、ＤＣ成分及び
ＡＣ成分からなる入力データから、第１の演算回路８
１、第１の丸め回路８２、第２の演算回路８３、第２の
丸め回路８４を通じて出力データが取り出される回路に
おいて、入力データをＤＣ成分とＡＣ成分とに分離し、
ＡＣ成分は上述の回路を通すと共に、出力側の加算器８
５で演算出力に分離されたＤＣ成分を加算する。このよ
うにして本発明は適用できる。

【００６５】しかし、例えば図９に示すように画像デー
タ（０〜２５５）に２次元ローパスフィルタをかけて、
低域成分のみの画像データを得るときなどは、ＤＣ成分
がいくらであるか分からない。この時は、図中に示すよ
うにＤＣ成分の代わりに、０〜２５５の平均値（１２
８）をＤＣ成分とみなして、計算すればよい。

【００６６】

【発明の効果】この発明によれば、演算回路の出力の値
を正負均等に出来、従来の欠点であった演算誤差が正の
方向、あるいは負の方向に偏るということをなくすこと
ができるようになった。

【図面の簡単な説明】

【図１】本発明によるディジタル演算回路の一例の構成
図である。

【図２】その説明のための図である。

【図３】その説明のための図である。

【図４】その説明のための図である。

【図５】その説明のための図である。

【図６】その説明のための図である。

【図７】その説明のための図である。

【図８】本発明の概念を示す図である。

【図９】本発明をローパスフィルタに適用した場合の構
成図である。

【図１０】従来のディジタル演算回路の構成図である。

【図１１】従来のディジタル演算回路の構成図である。

【符号の説明】

１第１の４次内積演算回路２第２の４次内積演算回路３並べ換え回路４第１の丸め回路５第２の丸め回路６セレクタ７加算器

Claims

【特許請求の範囲】

【請求項１】ディジタルデータの演算処理の過程で丸
め演算を伴うディジタル演算回路において、上記演算処理を行うための入力データから特定の値を減
算したデータを入力し、上記演算処理を行った後その演
算出力に上記特定の値を加算して出力データを得るよう
にしたことを特徴とするディジタル演算回路。
【請求項２】ディジタルデータの演算処理の過程で丸
め演算を伴うディジタル演算回路において、上記演算処理を行うための入力データからそのＤＣ成分
を減算したデータを入力し、上記演算処理を行った後そ
の演算出力に上記ＤＣ成分を加算して出力データを得る
ようにしたことを特徴とするディジタル演算回路。
【請求項３】ディジタルデータの演算処理の過程で丸
め演算を伴うディジタル演算回路において、上記演算処理を行うための入力データからそのＤＣ成分
の上位ビットを減算したデータを入力し、上記演算処理
を行った後その演算出力に上記上位ビットを加算して出
力データを得るようにしたことを特徴とするディジタル
演算回路。
【請求項４】ディジタルデータの演算処理の過程で丸
め演算を伴うディジタル演算回路において、上記演算処理を行うための入力データからその平均値を
減算したデータを入力し、上記演算処理を行った後その
演算出力に上記平均値を加算して出力データを得るよう
にしたことを特徴とするディジタル演算回路。