JPH0683611A - プログラマブルロジックデバイス - Google Patents

Abstract

(57)【要約】 【目的】本発明は、記憶されたプログラムデータに応じ
た論理演算を行なうＰＬＤに関し、原作成者の許可を受
けたユーザのみ使用可能とする。 【構成】プログラムデータが記憶されるプログラマブル
ロジック領域の一部（第２のプログラマブルロジック領
域）を不揮発性記憶素子で構成し、その領域はキーデー
タが一致した場合に使用可能とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記憶されたプログラム
データに応じた論理演算を行なうプログラマブルロジッ
クデバイス（以下、「ＰＬＤ」と称する）に関する。

【０００２】

【従来の技術】近年、ユーザが自由にその機能をプログ
ラムすることができるいわゆるＰＬＤが幅広く使用され
ている。このＰＬＤには、その古典的なタイプとして、
不揮発性記憶素子（ＲＯＭ）を内蔵し、そのＲＯＭに所
定のプログラムデータを固定的に記憶しておくタイプの
ものがある。このタイプのＰＬＤにおいては、ＲＯＭへ
のプログラミングは、一般的な動作電圧（例えば５ボル
ト）の他に高電圧を用い、比較的大きな電流で行なわれ
ることが多く、この高電圧や大電流に耐えるために面積
の大きな半導体素子を必要とし、このことが高密度化の
妨げとなっていた。

【０００３】また、ＰＬＤの他のタイプとして、揮発性
記憶素子（ＲＡＭ）を内蔵し、電源の立ち上げ毎にその
ＲＡＭに外部から所定のプログラムデータを読み込むタ
イプのものもある（例えば、米国特許４８７０３０２号
公報参照）。このＲＡＭを内蔵したタイプのＰＬＤは高
集積化が可能となる。

【０００４】

【発明が解決しようとする課題】従来のＲＡＭを内蔵し
たタイプのＰＬＤは、電子機器内で使用される場合、そ
のＰＬＤに書き込まれるべきプログラムデータを記憶し
ているＲＯＭ等の外部の不揮発性記憶素子と共に用いら
れ、外部の不揮発性記憶素子からプログラムデータがＰ
ＬＤ内に取り込まれている。

【０００５】したがって、この電子機器を入手し、上述
したＲＯＭ等の不揮発性記憶素子の複製を作成すれば、
その複製された不揮発性記憶素子と新たな同種類のＰＬ
Ｄとを組み合わせることによってその電子機器を簡単に
複製することができる。これは、ＰＬＤに対するプログ
ラムデータが、外部に保存されていることに由来する問
題である。内部のＲＯＭにプログラムデータを保持する
種類の古典的なＰＬＤは、プログラムデータが内部に保
持されているため、それを外部から読めないようにする
ことは比較的容易であった。したがって、古典的なＰＬ
Ｄを用いた電子機器は、特に対策を施さなくてもその複
製を作ることが容易ではなかった。

【０００６】しかし、上述したように、高密度化のため
にプログラムデータを外部に保持させる種類のＰＬＤに
おいては、そのＰＬＤに使用されるプログラムデータ
は、外部のＲＯＭ等に保持されているため、簡単に読み
出せ、その複製を作ることができる。したがって、同種
類のＰＬＤが広く公衆市場で流通していれば、その同種
類のＰＬＤを入手し、購入したＰＬＤに前述した複製の
プログラムデータを組み合わせて、新たに同一の電子機
器を複製することができることとなる。すなわち、その
複製が行われれば、原作成者が作成した電子機器の使用
を特定の使用者にのみ認めようとしている場合、原作成
者の権利を侵害することになってしまう。そのため原作
成者は侵害が生じないように常に市場を監視していなけ
ればならずその時間的及び経済的な負担が大であった。

【０００７】本発明は、上記事情に鑑み、外部の不揮発
性記憶素子からプログラムデータを書き込むことによっ
て所定の論理演算を行なうＰＬＤを基本とし、そのプロ
グラムデータと、市場に流通している同種類のＰＬＤを
組み合わせても、元のＰＬＤと同じ機能を達成すること
ができないＰＬＤを得ることを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
の本発明のプログラマブルロジックデバイスは、記憶さ
れたプログラムデータに応じた論理演算を行なうプログ
ラマブルロジックデバイスにおいて、外部から入力され
るプログラムデータを記憶する揮発性記憶素子からなる
第１のプログラマブルロジック領域と、前記プログラム
データと協動してこのプログラマブルロジックデバイス
の演算論理を規定するプログラムデータを内部に固定的
に記憶しておく不揮発性記憶素子からなる第２のプログ
ラマブルロジック領域と、内部に照合用キーデータを記
憶しておきこの記憶されたキーデータと外部から入力さ
れたキーデータとを照合してこれらのキーデータが一致
した場合に上記第２のプログラマブルロジック領域を使
用可能状態とするキーデータチェックブロックとを備え
たことを特徴とするものである。

【０００９】ここで上記キーデータチェックブロック
を、このキーデータチェックブロックに照合用キーデー
タが記憶されていない場合にも上記第２のプログラマブ
ルロジック領域を使用可能状態とするように構成するこ
とが好ましい。

【００１０】

【作用】本発明のＰＬＤではプログラムデータを記憶す
るプログラマブルロジック領域が二つの部分に分割され
ている。そのうちの一つは、揮発性記憶素子で実現され
たプログラマブルロジック領域（以下、「領域Ｉ」と称
する）であり、従来通りの方法でプログラムデータが外
部の記憶素子から読み込まれる。もう一つは不揮発性記
憶素子で実現されたプログラマブルロジックの領域（以
下、「領域ＩＩ」と称する）であり、これはユーザが購
入する以前に原作成者により予めプログラムデータの記
憶が行なわれる。このＰＬＤの動作には領域Ｉと領域Ｉ
Ｉの両者が必要であるが、原作成者が設定しておいたキ
ーデータを入力しないと領域ＩＩは動作せず、したがっ
て原作成者の許可なくして正常な動作をさせることはで
きない。したがって、外部の不揮発性記憶素子に記憶さ
れたプログラムデータと、市場に流通している本発明の
ＰＬＤとを組合せても、元のＰＬＤと同じ機能を達成す
ることはできず、原作成者の許可を受けたユーザのみ使
用可能となる。

【００１１】尚、照合用キーデータが記憶されていない
場合に領域ＩＩを使用可能としておくと、開発段階にお
いては、わざわざキーデータを記憶させなくてもテスト
を行なうことができるため便利である。

【００１２】

【実施例】以下、本発明の実施例について説明する。図
１は、本発明のＰＬＤの一実施例を表わす概略ブロック
図である。このＰＬＤ１００には、揮発性記憶素子で構
成された第１のプログラマブルロジック領域（領域Ｉ）
１２０と、不揮発性記憶素子で構成された第２のプログ
ラマブルロジック領域（領域ＩＩ）１４０と、キーデー
タチェックブロック１６０が含まれている。このうち、
原作成者により、領域ＩＩ１４０には所定のプログラム
データが記憶されており、またキーデータチェックブロ
ック１６０には所定のキーデータが記憶されている。領
域Ｉ１２０には、電源立ち上げ後、動作前に外部の不揮
発性メモリ２００からプログラムデータが入力される。

【００１３】このＰＬＤ１００を動作させるにあたって
は、外部から領域Ｉ１２０にプログラムデータを記憶さ
せることのほか、キーデータチェックブロック１６０に
キーデータが入力され、キーデータチェックブロック１
６０に記憶された照合用キーデータとの照合が行なわれ
る。これらのキーデータが一致すると領域ＩＩ１４０に
制御信号が出され、領域ＩＩ１４０が使用可能な状態と
なる。

【００１４】図２は、図１にブロックで示すキーデータ
チェックブロックの構成を表わすブロック図、図３は、
図２に示すキーデータチェックブロックの動作フローを
表わしたフローチャートである。これらの図を参照しな
がらキーデータチェックブロック１６０の動作について
詳細に説明する。電源が投入されると（ステップａ）、
制御回路１６２により、キーデータ記憶部１６４に既に
キーデータが設定されているか否かが調べられる（ステ
ップｂ）。キーデータが未だ設定されていない場合は、
キーデータが入力されるまで待機し（ステップｃ）、入
力されたキーデータがキーデータ記憶部１６４に設定さ
れる（ステップｄ）。このキーデータ設定モードは、そ
のＰＬＤ１００が原作成者の手もとにある場合にのみ生
じる。

【００１５】一方、キーデータ記憶部に既にキーデータ
が設定されていた場合は、制御回路１６２によりアップ
ダウンカウンタ１６６に初期値として１が設定され（ス
テップｅ）、キーデータが入力されるまで待機する（ス
テップｆ）。外部からキーデータが入力されると、キー
データチェック回路１６８により、キーデータ記憶部１
６４に記憶されたキーデータと外部から入力されたキー
データとが照合され（ステップｇ）、不一致の場合には
アップダウンカウンタ１６６が１だけインクリメントさ
れて（ステップｈ）、再度待機状態（ステップｆ）に戻
り、一致の場合にはアップダウンカウンタ１６６が１だ
けデクリメントされて（ステップｉ）、ステップｊに移
る。このステップｊでは、制御回路１６２によりアップ
ダウンカウンタ１６６のカウント値が調べられ、そのカ
ウント値が０か否かが判断される。０の場合は、ステッ
プｋに進み、領域ＩＩ１４０（図１参照）が使用可能な
状態とされる。また０でない場合は、再び待機状態（ス
テップｆ）に戻る。本実施例ではこのようなカウンタを
備えた構成としたことにより、キーデータ記憶部１６４
に記憶されたキーデータとの偶然のあるいは確率的な一
致を期待して誤ったキーデータを順次入力しても領域Ｉ
Ｉ１４０が使用可能状態とはならないよう工夫されてい
る。

【００１６】尚、この実施例では、キーデータが未設定
の場合は常にキーデータを設定するモードとなるが、キ
ーデータが未設定の場合は、キーデータ設定モードと、
キーデータが設定されていなくても領域ＩＩ１４０を使
用可能状態とするモードとの２つのモードを備えていて
もよい。この場合、開発段階ではわざわざキーデータを
設定しなくても領域ＩＩ１４０が使用可能、即ちこのＰ
ＬＤ１００全体が動作可能となり開発の際に便利とな
る。

【００１７】

【発明の効果】以上説明したように、本発明のＰＬＤ
は、プログラムデータが記憶されるプログラマブルロジ
ック領域の一部（第２のプログラマブルロジック領域）
を不揮発性記憶素子で構成し、その領域はキーデータが
一致した場合に使用可能としたため、原作成者の許可な
くして正常な動作をさせることはできず、盗用が防止さ
れ、原作成者の許可を受けたユーザのみ使用することが
できる。

【図面の簡単な説明】

【図１】本発明のＰＬＤの一実施例を表わす概略ブロッ
ク図である。

【図２】図１にブロックで示すキーデータチェックブロ
ックの構成を表わすブロック図

【図３】図２に示すキーデータチェックブロックの動作
フローを表わしたフローチャートである。

【符号の説明】

１００ プログラマブルロジックデバイス（ＰＬＤ） １２０ 第１のプログラマブルロジック領域（領域Ｉ） １４０ 第２のプログラマブルロジック領域（領域Ｉ
Ｉ） １６０ キーデータチェックブロック

Claims (2)

【特許請求の範囲】
1. 【請求項１】 記憶されるプログラムデータに応じた論
   理演算を行なうプログラマブルロジックデバイスにおい
   て、 外部から入力されるプログラムデータを記憶する揮発性
   記憶素子からなる第１のプログラマブルロジック領域
   と、 前記プログラムデータと協動してこのプログラマブルロ
   ジックデバイスの演算論理を規定するプログラムデータ
   を内部に固定的に記憶しておく不揮発性記憶素子からな
   る第２のプログラマブルロジック領域と、 内部に照合用キーデータを記憶しておきこの記憶された
   キーデータと外部から入力されたキーデータとを照合し
   てこれらのキーデータが一致した場合に前記第２のプロ
   グラマブルロジック領域を使用可能状態とするキーデー
   タチェックブロックとを備えたことを特徴とするプログ
   ラマブルロジックデバイス。
2. 【請求項２】 前記キーデータチェックブロックが、こ
   のキーデータチェックブロックに照合用キーデータが記
   憶されていない場合に前記第２のプログラマブルロジッ
   ク領域を使用可能状態とするものであることを特徴とす
   るプログラマブルロジックデバイス。