JPH0684929A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0684929A JPH0684929A JP4232475A JP23247592A JPH0684929A JP H0684929 A JPH0684929 A JP H0684929A JP 4232475 A JP4232475 A JP 4232475A JP 23247592 A JP23247592 A JP 23247592A JP H0684929 A JPH0684929 A JP H0684929A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- semiconductor device
- base
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/051—Manufacture or treatment of vertical BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】ベース引出し電極形成の際に、エミッタ拡散層
領域形成予定領域のシリコン基板の表面がオーバーエッ
チングを行った際に削られるのを防止し、エミッタ拡散
領域形成予定領域のシリコン基板の表面にダメージを与
えることに起因する拡散層リークを大幅に減少させ、ト
ランジスタの歩留りを向上させる。 【構成】 エミッタ拡散領域１５の形成予定領域のベー
ス引出し電極を第１の導電膜５および第２の導電膜６の
２層構造にする。
領域形成予定領域のシリコン基板の表面がオーバーエッ
チングを行った際に削られるのを防止し、エミッタ拡散
領域形成予定領域のシリコン基板の表面にダメージを与
えることに起因する拡散層リークを大幅に減少させ、ト
ランジスタの歩留りを向上させる。 【構成】 エミッタ拡散領域１５の形成予定領域のベー
ス引出し電極を第１の導電膜５および第２の導電膜６の
２層構造にする。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラ型半導体回
路装置の構造及びその製造方法に関するものである。
路装置の構造及びその製造方法に関するものである。
【０００２】
【従来の技術】バイポーラトランジスタの持つ高速動作
・高駆動能力を充分に引き出すためには、バイポーラト
ランジスタのエミッタ・ベース・コレクタの各電極及び
各拡散層における寄生抵抗とエミッタ・ベース・コレク
タの各電極間及び各拡散層接合部の寄生容量をできるだ
け小さくする必要がある。
・高駆動能力を充分に引き出すためには、バイポーラト
ランジスタのエミッタ・ベース・コレクタの各電極及び
各拡散層における寄生抵抗とエミッタ・ベース・コレク
タの各電極間及び各拡散層接合部の寄生容量をできるだ
け小さくする必要がある。
【０００３】その一つの方法として、図３に示したよう
な、エミッタ引出し電極１１及びベース引出し電極とし
て第３の導電膜１６を用いたダブルポリシリコン構造の
バイポーラトランジスタが用いられている。この構造の
バイポーラトランジスタにおいては、エミッタ引出し電
極１１及びベース領域の基板と小さな領域で接続された
ベース引出し電極１６が第１の絶縁膜８及び第２の絶縁
膜９によって自己整合的に分離されている。このため、
エミッタ・ベース間を非常に小さくすることができ、ま
た、ベース拡散層面積を小さくできるので寄生抵抗及び
寄生容量が小さくなる点で非常に優れている。
な、エミッタ引出し電極１１及びベース引出し電極とし
て第３の導電膜１６を用いたダブルポリシリコン構造の
バイポーラトランジスタが用いられている。この構造の
バイポーラトランジスタにおいては、エミッタ引出し電
極１１及びベース領域の基板と小さな領域で接続された
ベース引出し電極１６が第１の絶縁膜８及び第２の絶縁
膜９によって自己整合的に分離されている。このため、
エミッタ・ベース間を非常に小さくすることができ、ま
た、ベース拡散層面積を小さくできるので寄生抵抗及び
寄生容量が小さくなる点で非常に優れている。
【０００４】ところで、従来のダブルポリシリコン構造
のバイポーラトランジスタの製造方法は図４に示すよう
にＰ形半導体基板１上にＮ+ 型埋込層２、Ｎ型エピタキ
シャル層３、素子分離絶縁膜４を形成し、公知のＣＶＤ
技術を用い第３の導電膜１６及び第１の絶縁膜８を形成
後フォトエッチング法を用いてパターニングしベース引
出し電極を形成後、図３に示すように公知のＣＶＤ技術
を用い第２の絶縁膜９を形成し、公知の異方性エッチン
グ技術を用いてサイドウオールを形成し、さらに、エミ
ッタ引出し電極１１を形成する。
のバイポーラトランジスタの製造方法は図４に示すよう
にＰ形半導体基板１上にＮ+ 型埋込層２、Ｎ型エピタキ
シャル層３、素子分離絶縁膜４を形成し、公知のＣＶＤ
技術を用い第３の導電膜１６及び第１の絶縁膜８を形成
後フォトエッチング法を用いてパターニングしベース引
出し電極を形成後、図３に示すように公知のＣＶＤ技術
を用い第２の絶縁膜９を形成し、公知の異方性エッチン
グ技術を用いてサイドウオールを形成し、さらに、エミ
ッタ引出し電極１１を形成する。
【０００５】
【発明が解決しようとする課題】しかし、上記したよう
な従来のプロセスによりバイポーラトランジスタを形成
すると、ベース引出し電極形成の際に、第３の導電膜１
６とＮ型エピタキシャル層３との界面で精度良くエッチ
ングを止めることが極めて困難なため、図４に示したよ
うに、エミッタ拡散層領域形成予定領域のＮ型エピタキ
シャル層３の表面を削ってしまい、このため、基板表面
にエッチングダメージを与え結晶欠陥を基板表面に導入
してしまう。この結果、拡散層リーク等を生じトランジ
スタの歩留まりの低下といった問題が生じていた。
な従来のプロセスによりバイポーラトランジスタを形成
すると、ベース引出し電極形成の際に、第３の導電膜１
６とＮ型エピタキシャル層３との界面で精度良くエッチ
ングを止めることが極めて困難なため、図４に示したよ
うに、エミッタ拡散層領域形成予定領域のＮ型エピタキ
シャル層３の表面を削ってしまい、このため、基板表面
にエッチングダメージを与え結晶欠陥を基板表面に導入
してしまう。この結果、拡散層リーク等を生じトランジ
スタの歩留まりの低下といった問題が生じていた。
【０００６】これは、トランジスタの微細化を図る上で
寸法精度を向上させるためベース引出し電極形成の際に
垂直な形状を得るために、異方性のドライエッチングを
行うためである。また、異方性ドライエッチを用いる
と、素子分離絶縁膜と拡散層との境界にできたバーズビ
ークと呼ばれる段差部分に、導電膜のエッチング残りが
生じ、これが電極間ショートの原因となっていた。
寸法精度を向上させるためベース引出し電極形成の際に
垂直な形状を得るために、異方性のドライエッチングを
行うためである。また、異方性ドライエッチを用いる
と、素子分離絶縁膜と拡散層との境界にできたバーズビ
ークと呼ばれる段差部分に、導電膜のエッチング残りが
生じ、これが電極間ショートの原因となっていた。
【０００７】また、エッチング残りを除去するために更
にオーバーエッチングする必要があるが、この場合には
ますます基板の削られる量が増すという問題点があっ
た。
にオーバーエッチングする必要があるが、この場合には
ますます基板の削られる量が増すという問題点があっ
た。
【０００８】本発明者が実験したところによると、従来
において、この基板の削られる量は、１０００〜１５０
０オングストローム程度であった。
において、この基板の削られる量は、１０００〜１５０
０オングストローム程度であった。
【０００９】このように基板の削られる量が増すとエッ
チングダメージの他に外部ベース領域１４と真性ベース
領域１３層とのつなぎが、図９に示すように僅かとなり
ベース抵抗増加を招きトランジスタ特性を劣化させると
いった問題点があった。
チングダメージの他に外部ベース領域１４と真性ベース
領域１３層とのつなぎが、図９に示すように僅かとなり
ベース抵抗増加を招きトランジスタ特性を劣化させると
いった問題点があった。
【００１０】
【課題を解決するための手段】本発明によれば、エミッ
タ電極とベース引出し電極が絶縁膜によって自己整合的
に分離されたバイポーラトランジスタを有する半導体装
置において、第１の導電膜がシリコン基板上の前記バイ
ポーラトランジスタの外部ベース拡散層領域に接続し、
かつ、第２の導電膜が前記第１の導電膜上に少なくとも
第１の導電膜より広く延在接続し、前記第１及び前記第
２の導電膜が前記バイポーラトランジスタの前記ベース
引出し電極として構成されていることを特徴とする半導
体装置が得られる。
タ電極とベース引出し電極が絶縁膜によって自己整合的
に分離されたバイポーラトランジスタを有する半導体装
置において、第１の導電膜がシリコン基板上の前記バイ
ポーラトランジスタの外部ベース拡散層領域に接続し、
かつ、第２の導電膜が前記第１の導電膜上に少なくとも
第１の導電膜より広く延在接続し、前記第１及び前記第
２の導電膜が前記バイポーラトランジスタの前記ベース
引出し電極として構成されていることを特徴とする半導
体装置が得られる。
【００１１】更に、本発明によれば、前記第１及び前記
第２の導電膜が前記外部ベース拡散層領域の導電型と同
一の導電型の不純物を含むポリシリコン膜であることを
特徴とする半導体装置が得られる。
第２の導電膜が前記外部ベース拡散層領域の導電型と同
一の導電型の不純物を含むポリシリコン膜であることを
特徴とする半導体装置が得られる。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。図１、図５、図６および図７は、本発明の第１の実
施例の構造及び製造方法を説明するための半導体素子の
断面図である。
る。図１、図５、図６および図７は、本発明の第１の実
施例の構造及び製造方法を説明するための半導体素子の
断面図である。
【００１３】まず、図１を用いて本発明の第１の実施例
の構造を説明する。
の構造を説明する。
【００１４】従来のバイポーラトランジスタの構造で
は、ベース引出し電極が、第３の導電膜１６のみによっ
て形成されている。これに対し図１に示した本発明の第
１実施例によれば、ベース引出し電極が第１の導電膜５
及び第２の導電膜６の２層構造となり、ベース引出し電
極形成の際にエミッタ拡散層領域形成予定領域のシリコ
ン基板の表面がドライエッチングのオーバーエッチを行
った際にもＮ型エピタキシャル層３が削られない構造と
なっている。更に、予め第１の導電膜５の膜厚を膜形成
時に正確に測定しておけば、第２の導電膜６を完全にエ
ッチング除去した時点でエッチングの終点を判断し（エ
ッチング中のプラズマスペクトルの変化を検出しエッチ
ングの終点を判断する公知の方法を用いて）、その後、
第１の導電膜５の膜厚分だけオーバーエッチングを行え
ば基板はほとんど削られずトランジスタ特性も劣化しな
い。また、素子分離絶縁膜端のエッチング残りも除去す
ることが可能となる。
は、ベース引出し電極が、第３の導電膜１６のみによっ
て形成されている。これに対し図１に示した本発明の第
１実施例によれば、ベース引出し電極が第１の導電膜５
及び第２の導電膜６の２層構造となり、ベース引出し電
極形成の際にエミッタ拡散層領域形成予定領域のシリコ
ン基板の表面がドライエッチングのオーバーエッチを行
った際にもＮ型エピタキシャル層３が削られない構造と
なっている。更に、予め第１の導電膜５の膜厚を膜形成
時に正確に測定しておけば、第２の導電膜６を完全にエ
ッチング除去した時点でエッチングの終点を判断し（エ
ッチング中のプラズマスペクトルの変化を検出しエッチ
ングの終点を判断する公知の方法を用いて）、その後、
第１の導電膜５の膜厚分だけオーバーエッチングを行え
ば基板はほとんど削られずトランジスタ特性も劣化しな
い。また、素子分離絶縁膜端のエッチング残りも除去す
ることが可能となる。
【００１５】次に、図５を用いて、本発明第１の実施例
の製造方法を説明する。
の製造方法を説明する。
【００１６】図５（ａ）に示すように、Ｐ形半導体基板
１上にＮ+ 型埋込層２、Ｎ型エピタキシャル層３、素子
分離絶縁膜４を形成したものである。
１上にＮ+ 型埋込層２、Ｎ型エピタキシャル層３、素子
分離絶縁膜４を形成したものである。
【００１７】次に、図５（ｂ）に示すように、公知のＣ
ＶＤ技術を用い３００〜５００オングストロームの第１
の導電膜（例えば多結晶シリコン即ちポリシリコン）５
を形成したものである。
ＶＤ技術を用い３００〜５００オングストロームの第１
の導電膜（例えば多結晶シリコン即ちポリシリコン）５
を形成したものである。
【００１８】次に、図６（ａ）に示すように、マスクを
用いてパターニングするが、このときＮ型エピタキシャ
ル層３は５０〜２００オングストローム程度削られるが
この値は従来の削られる量の１／２０〜１／５と非常に
小さいものである。これは、第１の導電膜５が３００〜
５００オングストロームと薄いため素子分離絶縁膜端の
段部に残る多結晶シリコンを除去するためのオーバーエ
ッチ量が従来よりも少なくできるからである。次に、公
知のＣＶＤ技術を用い１５００〜２５００オングストロ
ームの第２の導電膜（例えば多結晶シリコン即ちポリシ
リコン）６を形成後、外部ベース領域１４を形成するた
めの不純物例えばボロンをイオン注入法、熱拡散法、又
はｉｎｓｉｔｕドーピング法等を用いて１０20１０21ｃ
ｍ-3導入する。
用いてパターニングするが、このときＮ型エピタキシャ
ル層３は５０〜２００オングストローム程度削られるが
この値は従来の削られる量の１／２０〜１／５と非常に
小さいものである。これは、第１の導電膜５が３００〜
５００オングストロームと薄いため素子分離絶縁膜端の
段部に残る多結晶シリコンを除去するためのオーバーエ
ッチ量が従来よりも少なくできるからである。次に、公
知のＣＶＤ技術を用い１５００〜２５００オングストロ
ームの第２の導電膜（例えば多結晶シリコン即ちポリシ
リコン）６を形成後、外部ベース領域１４を形成するた
めの不純物例えばボロンをイオン注入法、熱拡散法、又
はｉｎｓｉｔｕドーピング法等を用いて１０20１０21ｃ
ｍ-3導入する。
【００１９】なお、前述の第１及び第２のの導電膜５、
６中にも同様に、外部ベース領域１４の導電型と同一の
導電型の不純物例えばボロンをあらかじめ導入しておい
てもよい。
６中にも同様に、外部ベース領域１４の導電型と同一の
導電型の不純物例えばボロンをあらかじめ導入しておい
てもよい。
【００２０】次に、公知のＣＶＤ技術を用い第１の絶縁
膜８を形成する。
膜８を形成する。
【００２１】次に、図６（ｂ）に示すように、公知の異
方性エッチング技術、例えば８００Ｗ、１５Ｐａの条件
のＣＦ4 とＯ2 の混合ガスを用いてベース引出し電極を
形成したものであるが、これによるとエミッタ形成予定
領域上はベース引出し電極が第１及び第２の導電膜５，
６の２層構造になっているため、エミッタ拡散層領域形
成予定領域のＮ型エピタキシャル層３の表面は素子分離
絶縁膜の端部での第１の導電膜５の残りを除去するため
にオーバーエッチを加えてもトランジスタ特性に悪影響
を与えるほど削られない。
方性エッチング技術、例えば８００Ｗ、１５Ｐａの条件
のＣＦ4 とＯ2 の混合ガスを用いてベース引出し電極を
形成したものであるが、これによるとエミッタ形成予定
領域上はベース引出し電極が第１及び第２の導電膜５，
６の２層構造になっているため、エミッタ拡散層領域形
成予定領域のＮ型エピタキシャル層３の表面は素子分離
絶縁膜の端部での第１の導電膜５の残りを除去するため
にオーバーエッチを加えてもトランジスタ特性に悪影響
を与えるほど削られない。
【００２２】次に、図７（ａ）に示すように、真性ベー
ス領域１４′を形成するために、例えばボロン等の不純
物をイオン注入法、熱拡散法等を用いて１０16〜１０18
ｃｍ-3導入する。この後、第２の絶縁膜９を公知のＣＶ
Ｄ技術を用いて形成し、公知の異方性エッチング技術を
用いてサイドウオールを形成し、さらに、エミッタ引出
し電極１１を形成する。そして、次に図７（ｂ）に公知
のＣＶＤ技術を用い第３の絶縁膜１０を形成し、公知の
異方性エッチング技術を用いてコンタクト孔を形成し、
さらに、引出し電極１２を形成する。
ス領域１４′を形成するために、例えばボロン等の不純
物をイオン注入法、熱拡散法等を用いて１０16〜１０18
ｃｍ-3導入する。この後、第２の絶縁膜９を公知のＣＶ
Ｄ技術を用いて形成し、公知の異方性エッチング技術を
用いてサイドウオールを形成し、さらに、エミッタ引出
し電極１１を形成する。そして、次に図７（ｂ）に公知
のＣＶＤ技術を用い第３の絶縁膜１０を形成し、公知の
異方性エッチング技術を用いてコンタクト孔を形成し、
さらに、引出し電極１２を形成する。
【００２３】本発明の第２の実施例を図面を参照して説
明する。図２及び図８は、本発明第２の実施例の構造及
び製造方法を説明するための半導体素子の断面図であ
る。
明する。図２及び図８は、本発明第２の実施例の構造及
び製造方法を説明するための半導体素子の断面図であ
る。
【００２４】まず、図２を用いて本発明の第２の実施例
の構造を説明する。
の構造を説明する。
【００２５】第１の実施例のバイポーラトランジスタの
構造では、第１の導電膜５は外部ベース形成領域上のＮ
型エピタキシャル層３上で形成されているが、これに対
し、第２の実施例では、第１の導電膜５は素子分離絶縁
膜４上で形成された構造となっている。
構造では、第１の導電膜５は外部ベース形成領域上のＮ
型エピタキシャル層３上で形成されているが、これに対
し、第２の実施例では、第１の導電膜５は素子分離絶縁
膜４上で形成された構造となっている。
【００２６】次に、図８を用いて、本発明の第２の実施
例の製造方法を説明する。
例の製造方法を説明する。
【００２７】図８（ａ）は、Ｐ形半導体基板１上にＮ+
型埋込層２、Ｎ型エピタキシャル層３、素子分離絶縁膜
４を形成し、さらに公知のＣＶＤ技術を用い３００〜５
００オングストロームの第１の導電膜５を形成後、マス
クを用いて素子分離絶縁膜４上でパターニングし、公知
のＣＶＤ技術を用い１５００〜２５００オングストロー
ムの第２の導電膜６及び、第１の絶縁膜８を形成したも
のである。
型埋込層２、Ｎ型エピタキシャル層３、素子分離絶縁膜
４を形成し、さらに公知のＣＶＤ技術を用い３００〜５
００オングストロームの第１の導電膜５を形成後、マス
クを用いて素子分離絶縁膜４上でパターニングし、公知
のＣＶＤ技術を用い１５００〜２５００オングストロー
ムの第２の導電膜６及び、第１の絶縁膜８を形成したも
のである。
【００２８】前記した図６（ａ）で示した従来のもので
は、第１の導電膜５は、外部ベース形成領域上の基板上
で形成されているが、第２の導電膜６中に導入された不
純物、例えばボロンをＮ型エピタキシャル層３中へ拡散
し２０００〜５０００オングストロームの深い外部ベー
ス領域１４を形成するために第１の導電膜５をパターニ
ングする際にＮ型エピタキシャル層３へのエッチングダ
メージとして結晶欠陥が、５００〜１０００オングスト
ロームの深さに導入されても外部ベース領域１４中に含
まれてしまい、接合部には欠陥が存在せず、リーク電流
の問題は全くない。
は、第１の導電膜５は、外部ベース形成領域上の基板上
で形成されているが、第２の導電膜６中に導入された不
純物、例えばボロンをＮ型エピタキシャル層３中へ拡散
し２０００〜５０００オングストロームの深い外部ベー
ス領域１４を形成するために第１の導電膜５をパターニ
ングする際にＮ型エピタキシャル層３へのエッチングダ
メージとして結晶欠陥が、５００〜１０００オングスト
ロームの深さに導入されても外部ベース領域１４中に含
まれてしまい、接合部には欠陥が存在せず、リーク電流
の問題は全くない。
【００２９】しかしながら、素子の微細化がさらにすす
み熱処理条件が９００℃以下に低温化されると、外部ベ
ース形成領域１４の拡散層の深さがさらに２０００オン
グストローム以下に浅くなることが考えられる。この場
合、Ｎ型エピタキシャル層３表面のダメージの影響によ
るコレクタ・ベース間の耐圧歩留まりの劣化が懸念され
るため、本発明第２の実施例では、第１の導電膜５を素
子分離絶縁膜４上で形成する構造とし、ベース領域のエ
ピタキシャル層３が削られないようになっている。
み熱処理条件が９００℃以下に低温化されると、外部ベ
ース形成領域１４の拡散層の深さがさらに２０００オン
グストローム以下に浅くなることが考えられる。この場
合、Ｎ型エピタキシャル層３表面のダメージの影響によ
るコレクタ・ベース間の耐圧歩留まりの劣化が懸念され
るため、本発明第２の実施例では、第１の導電膜５を素
子分離絶縁膜４上で形成する構造とし、ベース領域のエ
ピタキシャル層３が削られないようになっている。
【００３０】図８（ｂ）は、図５（ｂ）と同様に、公知
の異方性エッチング技術を用いてベース引出し電極を形
成したものである。
の異方性エッチング技術を用いてベース引出し電極を形
成したものである。
【００３１】
【発明の効果】以上説明したように本発明は、ベース引
出し電極形成の際に、垂直にエッチングを行うために１
段階目に異方性を持たせたエッチングを行い、さらに、
素子分離絶縁膜の拡散層との境界にできたバーズビーク
と呼ばれる段差部分の導電膜のエッチング残りをオーバ
ーエッチングによって除去した際にも、ベース引出し電
極が、第１の導電膜５及び第２の導電膜６の２層構造に
なり、エミッタ拡散層領域形成予定領域のシリコン基板
の表面が削られない構造となる。
出し電極形成の際に、垂直にエッチングを行うために１
段階目に異方性を持たせたエッチングを行い、さらに、
素子分離絶縁膜の拡散層との境界にできたバーズビーク
と呼ばれる段差部分の導電膜のエッチング残りをオーバ
ーエッチングによって除去した際にも、ベース引出し電
極が、第１の導電膜５及び第２の導電膜６の２層構造に
なり、エミッタ拡散層領域形成予定領域のシリコン基板
の表面が削られない構造となる。
【００３２】このため、図１０に示すように、エミッタ
拡散層領域形成予定領域のシリコン基板の表面にダメー
ジを与えることに起因する拡散層リークが大幅に減少
し、トランジスタの歩留まり低下の問題を回避すること
ができる。
拡散層領域形成予定領域のシリコン基板の表面にダメー
ジを与えることに起因する拡散層リークが大幅に減少
し、トランジスタの歩留まり低下の問題を回避すること
ができる。
【図１】本発明の第１の実施例の構造を説明するための
半導体装置の断面図。
半導体装置の断面図。
【図２】本発明の第２の実施例の構造を説明するための
半導体装置の断面図。
半導体装置の断面図。
【図３】従来の構造を説明するための半導体装置の断面
図。
図。
【図４】図３の半導体装置の製造方法を説明するための
半導体装置の断面図。
半導体装置の断面図。
【図５】図１の半導体装置の製造方法の過程を説明する
ための半導体装置の断面図。
ための半導体装置の断面図。
【図６】図１の半導体装置の製造方法の過程を説明する
ための半導体装置の断面図。
ための半導体装置の断面図。
【図７】図１の半導体装置の製造方法の過程を説明する
ための半導体装置の断面図。
ための半導体装置の断面図。
【図８】図２の半導体装置の製造方法の過程を説明する
ための半導体装置の断面図。
ための半導体装置の断面図。
【図９】図３の半導体装置の問題点を説明するための半
導体装置の断面図。
導体装置の断面図。
【図１０】本発明と従来の構造でのエミッタ・ベース間
電圧とベース電流の関係を示したグラフ。
電圧とベース電流の関係を示したグラフ。
１…Ｐ型半導体基板 ２…Ｎ+ 型埋込層 ３…Ｎ型エピタキシャル層 ４…素子分離絶縁膜 ５…第１の導電膜 ６…第２の導電膜 ７…Ｎ+ 型コレクタ拡散領域 ８…第１の絶縁膜 ９…第２の絶縁膜 １０…第３の絶縁膜 １１…エミッタ引出し電極 １２…電極 １３…真性ベース領域 １４…外部ベース領域 １３′…真性ベース領域 １４′…外部ベース領域 １５…エミッタ拡散領域 １６…第３の導電膜
Claims (2)
- 【請求項１】 エミッタ電極とベース引出し電極が絶縁
膜によって自己整合的に分離されたバイポーラトランジ
スタを有する半導体装置において、 第１の導電膜がシリコン基板上の前記バイポーラトラン
ジスタの外部ベース拡散層領域に接続し、かつ、第２の
導電膜が前記第１の導電膜上に少なくとも第１の導電膜
より広く延在接続し、前記第１及び前記第２の導電膜が
前記バイポーラトランジスタの前記ベース引出し電極と
して構成されていることを特徴とする半導体装置。 - 【請求項２】 前記第１及び前記第２の導電膜が前記外
部ベース拡散層領域の導電型と同一の導電型の不純物を
含むポリシリコン膜であることを特徴とする請求項１に
記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232475A JP3022689B2 (ja) | 1992-08-31 | 1992-08-31 | バイポーラトランジスタの製造方法 |
| US08/114,005 US5403757A (en) | 1992-08-31 | 1993-08-30 | Method of producing a double-polysilicon bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232475A JP3022689B2 (ja) | 1992-08-31 | 1992-08-31 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0684929A true JPH0684929A (ja) | 1994-03-25 |
| JP3022689B2 JP3022689B2 (ja) | 2000-03-21 |
Family
ID=16939886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4232475A Expired - Lifetime JP3022689B2 (ja) | 1992-08-31 | 1992-08-31 | バイポーラトランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5403757A (ja) |
| JP (1) | JP3022689B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0721222A3 (en) * | 1995-01-09 | 1997-09-10 | Texas Instruments Inc | High speed bipolar transistor |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5643806A (en) * | 1993-02-28 | 1997-07-01 | Sony Corporation | Manufacturing method for making bipolar device |
| US5594268A (en) * | 1994-08-03 | 1997-01-14 | National Semiconductor Corporation | Method of manufacturing high performance bipolar transistors in a BICMOS process |
| US5795208A (en) * | 1994-10-11 | 1998-08-18 | Yamaha Corporation | Manufacture of electron emitter by replica technique |
| US5599749A (en) * | 1994-10-21 | 1997-02-04 | Yamaha Corporation | Manufacture of micro electron emitter |
| US5593905A (en) * | 1995-02-23 | 1997-01-14 | Texas Instruments Incorporated | Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link |
| KR100208977B1 (ko) * | 1995-06-15 | 1999-07-15 | 윤종용 | 초고속 쌍극성 트랜지스터의 제조방법 |
| KR100401036B1 (ko) * | 1995-12-28 | 2003-11-14 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 에스오아이상에서자기정렬된수직바이폴라트랜지스터제조방법 |
| FR2805923B1 (fr) * | 2000-03-06 | 2002-05-24 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne |
| US7002221B2 (en) * | 2003-08-29 | 2006-02-21 | International Business Machines Corporation | Bipolar transistor having raised extrinsic base with selectable self-alignment and methods of forming same |
| DE102005004707B4 (de) * | 2005-02-02 | 2009-04-09 | Atmel Germany Gmbh | Verfahren zur Herstellung integrierter Schaltkreise mit Silizium-Germanium-Heterobipolartransistoren |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622238B2 (ja) * | 1985-10-02 | 1994-03-23 | 沖電気工業株式会社 | バイポ−ラ型半導体集積回路装置の製造方法 |
| US4648937A (en) * | 1985-10-30 | 1987-03-10 | International Business Machines Corporation | Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer |
| US5198372A (en) * | 1986-01-30 | 1993-03-30 | Texas Instruments Incorporated | Method for making a shallow junction bipolar transistor and transistor formed thereby |
| US4671970A (en) * | 1986-02-05 | 1987-06-09 | Ncr Corporation | Trench filling and planarization process |
| JPS63119265A (ja) * | 1986-11-06 | 1988-05-23 | Matsushita Electric Ind Co Ltd | バイポ−ラ半導体装置の製造方法 |
| US4753709A (en) * | 1987-02-05 | 1988-06-28 | Texas Instuments Incorporated | Method for etching contact vias in a semiconductor device |
| JPS63239856A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| US5354699A (en) * | 1987-05-13 | 1994-10-11 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| JPH027529A (ja) * | 1988-06-27 | 1990-01-11 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
| JPH0744186B2 (ja) * | 1989-03-13 | 1995-05-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US5010039A (en) * | 1989-05-15 | 1991-04-23 | Ku San Mei | Method of forming contacts to a semiconductor device |
| US5037768A (en) * | 1990-02-12 | 1991-08-06 | Motorola, Inc. | Method of fabricating a double polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors |
| JP3127455B2 (ja) * | 1990-08-31 | 2001-01-22 | ソニー株式会社 | 半導体装置の製法 |
| US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| KR930008018B1 (ko) * | 1991-06-27 | 1993-08-25 | 삼성전자 주식회사 | 바이씨모스장치 및 그 제조방법 |
-
1992
- 1992-08-31 JP JP4232475A patent/JP3022689B2/ja not_active Expired - Lifetime
-
1993
- 1993-08-30 US US08/114,005 patent/US5403757A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0721222A3 (en) * | 1995-01-09 | 1997-09-10 | Texas Instruments Inc | High speed bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US5403757A (en) | 1995-04-04 |
| JP3022689B2 (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0098374B1 (en) | Isolated dielectric structure for integrated circuits and method for fabricating such structure | |
| US6020246A (en) | Forming a self-aligned epitaxial base bipolar transistor | |
| US11049932B2 (en) | Semiconductor isolation structures comprising shallow trench and deep trench isolation | |
| JPH05102296A (ja) | 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体 | |
| KR970000534B1 (ko) | 반도체 장치의 제조 방법 | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| JP2001024200A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0684929A (ja) | 半導体装置 | |
| JP3075204B2 (ja) | 半導体装置の製造方法 | |
| CN1518773A (zh) | 双极性晶体管及其制造方法 | |
| JP2667552B2 (ja) | 半導体装置の製造方法 | |
| JPH0437580B2 (ja) | ||
| JPH07106412A (ja) | 半導体装置およびその製造方法 | |
| CN119314941A (zh) | 深槽隔离结构及其制作方法 | |
| CN101313394B (zh) | 制造半导体器件的方法以及用该方法获得的半导体器件 | |
| US6962842B1 (en) | Method of removing a sacrificial emitter feature in a BICMOS process with a super self-aligned BJT | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| JP3157245B2 (ja) | 半導体装置およびその製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH05121537A (ja) | 半導体装置の製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| KR102008460B1 (ko) | 초정렬 바이폴라 트랜지스터의 제조방법 | |
| JP2006049685A (ja) | 半導体装置の製造方法 | |
| CN119314942A (zh) | 深槽隔离结构及其制作方法 | |
| JPS63237471A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991215 |