JPS62216351A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS62216351A
JPS62216351A JP61059745A JP5974586A JPS62216351A JP S62216351 A JPS62216351 A JP S62216351A JP 61059745 A JP61059745 A JP 61059745A JP 5974586 A JP5974586 A JP 5974586A JP S62216351 A JPS62216351 A JP S62216351A
Authority
JP
Japan
Prior art keywords
integrated circuit
external ground
diodes
ground lines
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61059745A
Other languages
English (en)
Other versions
JPH057870B2 (ja
Inventor
Yoshinori Takeda
武田　善憲
Eiji Nishimori
英二 西森
Chikara Tsuchiya
主税 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61059745A priority Critical patent/JPS62216351A/ja
Publication of JPS62216351A publication Critical patent/JPS62216351A/ja
Publication of JPH057870B2 publication Critical patent/JPH057870B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路の外部接地線の間に互いに逆方向に接続
したダイオードを設けることにより集積回路の静電気破
壊防止を行う。
〔産業上の利用分野〕
本発明は半導体集積回路の静電気破壊に対する外部接地
線間の保護回路に関する。
近年、半導体集積回路が多機能化するにつれて、集積回
路内部の外部接地線を分離するようになって来ている。
例えば、ドライブ部とリファレンス部の間、アナログ部
とデジタル部の間の接地線を分離し、接地電位が互いに
干渉しないようにしている。
従来の半導体集積回路は外部接地線間には何等保護回路
を有していないため、取扱い中、外部から分離された接
地線間に静電気が入力されると素子の破壊が生じていた
。
本発明はこの問題を解決しようとするものである。
〔従来の技術〕
第３図は従来例における集積回路の外部接地線接続図で
ある。
この図において、１はＰ型Ｓｉ基板で、これには外部接
地線２２が接続され、この外部接地線２□の他端は電極
パッド３□に繋がっている。
又、Ｓｉ基板１の上にはＮ型のエピタキシャル層があり
、これにＰ型の分離領域５を形成しＰＮ接合分離を行っ
ている。この分離された島領域内に素子形成が行われ、
例えば、Ｎ型のエミッタ４が接地されるとせば、エミッ
タ４に電極パッド３１をもつ外部接地線２Ｉが接続され
る。
電極パッド３い３２はボンディングワイヤにより外部端
子と接続される。
若し、このような接地線２い２□をもつ集積回路のトラ
ンジスタに高圧の静電気が入力すると、エミッタ４から
分Ｎ　ｖｊ域５にがけて、最も高い電界がかかるため、
この部で破壊が生ずる。
このように外部接地線２に高い静電気電圧がかかるのは
、取扱い中でのことである。
従来の集積回路では、外部接地線と入力線等との間には
保護回路を設けていたが、接地線相互間には未だ保護回
路を設けたものはなく、ために静電気破壊が起こり対策
が望まれていた。
〔発明が解決しようとする問題点〕 半導体集積回路の取扱い中の外部接地線間の静電気破壊
を防止する。
〔問題点を解決するための手段〕
上記問題点の解決は、素子と複数の電極パッドを接続す
る、複数の外部接地線を有する半導体集積回路において
、前記複数の外部接地線の前記電極バンドに近い部分に
、互いに逆方向に接続したダイオード（６）を接続して
なる本発明による半導゛体集積回路により達成される。
〔作用〕
集積回路の外部接地線において、入力端子に近い所にダ
イオードの保護回路を接続しているので、取扱い中に大
きな静電気電圧がかかっても、ダイオードを通してバイ
パスされ内部のトランジスタは保護され破壊されない。
〔実施例〕
第１図は本発明における集積回路の外部接地線接続図で
ある。
この図において、第３図と同じ名称のものは同じ符号で
示す。
この図において、外部接地線回路の部分以外は第３図の
従来例におけるものと全く同じである。
エミッタ４に接続される外部接地線２．と、Ｓｉ基板１
に接続される外部接地線２□との間に互いに逆向きに接
続されたコレクタ・ペース　ショート型ダイオード６ａ
、６ｂを備えていることが異なる。
これら２個のダイオード６ａ、　６ｂがあるため、取扱
い中に外部より高い静電気電圧がががっても内部のトラ
ンジスタにまで及ばず、保護される。
第１図における集積回路のバイポーラトランジスタの絶
縁分離はＰＮ接合によるものについて述べたが、この絶
縁分離が誘電体絶縁分離によるものでも、静電気に対す
る保護方法は何等変わりない。
第２図は本発明における外部接地線ｎ個の場合の接続図
である。
集積回路に多くの外部接地線を有する場合は、例えばｎ
個の外部接地線の場合は、外部接地線２゜と外部接地線
２２の間に互いに逆向きのダイオード６ａ＋　、６ｂ＋
を接続する。このようにして、外部接地線２．、　、　
２１１の間にはダイオード６ａ、ｌ−１，６ｂ７−０を
挿入する。斯くすることにより多くの外部接地線を有す
る集積回路に対しても、破壊防止をすることが出来る。
又、この方法はバイポーラトランジスタによる集積回路
についてのみならず、又ＦＥＴによる集積回路について
も適用し得るものである。
〔発明の効果〕
半導体集積回路の外部接地線の間にダイオードによる保
護回路を設けて、取扱い中における静電気による破壊か
ら集積回路を保護する。
【図面の簡単な説明】
第１図は本発明における集積回路の外部接地線接続図、 第２図は本発明における外部接地線ｎ個の場合の接続図
、 第３図は従来例における集積回路の外部接地線接続図で
ある。 これら図において、 １はＳｉ基板、 ２１．２□、・・・２ｏは外部接地線、３い３□、・・
・五は電極パッド、 ４はエミッタ、 ５はＰ型分離領域、 ６ａ、　６ｂはダイオード、

Claims (1)

  1. 【特許請求の範囲】 素子と複数の電極パッドを接続する、複数の外部接地線
    を有する半導体集積回路において、前記複数の外部接地
    線（２）の前記電極パッド（３）に近い部分に、 互いに逆方向に接続したダイオード（６）を接続してな
    る ことを特徴とする半導体集積回路。
JP61059745A 1986-03-18 1986-03-18 半導体集積回路 Granted JPS62216351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61059745A JPS62216351A (ja) 1986-03-18 1986-03-18 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61059745A JPS62216351A (ja) 1986-03-18 1986-03-18 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS62216351A true JPS62216351A (ja) 1987-09-22
JPH057870B2 JPH057870B2 (ja) 1993-01-29

Family

ID=13122076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61059745A Granted JPS62216351A (ja) 1986-03-18 1986-03-18 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS62216351A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336557A (ja) * 1986-07-30 1988-02-17 Nec Corp 相補型ｍｉｓ集積回路
JPH01257348A (ja) * 1988-04-07 1989-10-13 Fujitsu Ltd スタンダード・セル集積回路装置
JPH01273345A (ja) * 1988-04-26 1989-11-01 Matsushita Electric Ind Co Ltd 集積回路
JPH0228362A (ja) * 1988-06-10 1990-01-30 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH02251169A (ja) * 1989-03-24 1990-10-08 Nec Corp 半導体集積回路装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950559A (ja) * 1982-09-16 1984-03-23 Hitachi Ltd 半導体装置保護回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950559A (ja) * 1982-09-16 1984-03-23 Hitachi Ltd 半導体装置保護回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336557A (ja) * 1986-07-30 1988-02-17 Nec Corp 相補型ｍｉｓ集積回路
JPH01257348A (ja) * 1988-04-07 1989-10-13 Fujitsu Ltd スタンダード・セル集積回路装置
JPH01273345A (ja) * 1988-04-26 1989-11-01 Matsushita Electric Ind Co Ltd 集積回路
JPH0228362A (ja) * 1988-06-10 1990-01-30 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH02251169A (ja) * 1989-03-24 1990-10-08 Nec Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JPH057870B2 (ja) 1993-01-29

Similar Documents

Publication Publication Date Title
KR930011797B1 (ko) 반도체 집적회로장치
JP3549916B2 (ja) 過電圧保護回路
US5081514A (en) Protection circuit associated with input terminal of semiconductor device
JPS62216351A (ja) 半導体集積回路
JP3355651B2 (ja) 静電気保護回路及び半導体装置
JPH0478162A (ja) 集積回路用保護装置
JP2940523B2 (ja) 半導体装置及びその実装方法
JPS63190374A (ja) 半導体保護装置
JPS62166557A (ja) 半導体静電破壊保護装置
JPS605588Y2 (ja) 絶縁ゲ−ト型半導体装置の保護装置
JPS62256464A (ja) 保護素子
JPS60217655A (ja) 半導体保護集積回路
JPH04312967A (ja) 半導体装置
JPS63239972A (ja) 半導体装置の入力保護回路
JPS61100954A (ja) 半導体装置
JPS58186959A (ja) 半導体装置
JPH0240960A (ja) 入力保護回路装置
JPS60103658A (ja) 半導体集積回路
JPS605587Y2 (ja) 絶縁ゲ−ト型半導体装置の保護装置
JPH02134864A (ja) 保護素子を有する半導体集積回路
JPS6158262A (ja) 半導体装置
JPS61110455A (ja) 半導体装置
JPH0526344B2 (ja)
JPS59107633A (ja) 半導体装置
JPH01218041A (ja) 静電気保護素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees