JPH0685247B2 - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH0685247B2 JPH0685247B2 JP61204084A JP20408486A JPH0685247B2 JP H0685247 B2 JPH0685247 B2 JP H0685247B2 JP 61204084 A JP61204084 A JP 61204084A JP 20408486 A JP20408486 A JP 20408486A JP H0685247 B2 JPH0685247 B2 JP H0685247B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pll
- circuit
- detection circuit
- sum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 20
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Description
【発明の詳細な説明】 産業上の利用分野 本発明は磁気テープにデータ等を記録するテープレコー
ダやVTRにおいて、テープを高速走行させつつデータ読
み取りが可能な制御装置に係わる。
ダやVTRにおいて、テープを高速走行させつつデータ読
み取りが可能な制御装置に係わる。
従来の技術 従来のテープレコーダやVTRでテープを高速走行させる
場合、そのテープ走行速度をほぼ一定とするためにテー
プの巻き取られる２つのリール台と軸を共有してリール
の回転速度を検出するリールFGを設けてその出力信号の
周期和を一定にする方法がとられている。（たとえば特
願昭60-30934号） 発明が解決しようとする問題点 このような従来の技術では、テープ速度をほぼ一定の値
にはできるもののテープに記録されたデータを通常再生
する場合と同じ再生回路で読み取ることは困難であっ
た。
場合、そのテープ走行速度をほぼ一定とするためにテー
プの巻き取られる２つのリール台と軸を共有してリール
の回転速度を検出するリールFGを設けてその出力信号の
周期和を一定にする方法がとられている。（たとえば特
願昭60-30934号） 発明が解決しようとする問題点 このような従来の技術では、テープ速度をほぼ一定の値
にはできるもののテープに記録されたデータを通常再生
する場合と同じ再生回路で読み取ることは困難であっ
た。
本発明はかかる欠点をなくすためになされたもので、テ
ープを高速走行させつつ、通常再生の場合と同じ再生回
路でテープ上のデータを読み取れる制御装置を提供する
ことを目的としている。
ープを高速走行させつつ、通常再生の場合と同じ再生回
路でテープ上のデータを読み取れる制御装置を提供する
ことを目的としている。
問題点を解決するための手段 本発明は上記した欠点をなくすため、磁気テープ上に斜
めのトラックを形成して情報が記録されたものを用い、
ヘッドが取り付けられた回転シリンダと、２つのリール
台と、前記各々のリール台と軸を共有した２つのリール
回転速度検出器と、前記リール台の一方を駆動すること
によって磁気テープを走行させるテープ駆動手段と、ヘ
ッド出力に同期するPLL回路と、PLL回路の動作周波数を
検出するPLL動作点検出回路と、２つのリール回転速度
検出器の出力信号の周期和を出力する周期和検出回路
と、PLL動作点検出回路の出力ヲ受けて基準周期和を算
出出力するコントローラと、基準周期和と周期和検出回
路の出力する周期和の差をとる周期和誤差検出器とを具
備し、周期和誤差検出器の出力で駆動手段を駆動させて
磁気テープを走行させる構成としている。
めのトラックを形成して情報が記録されたものを用い、
ヘッドが取り付けられた回転シリンダと、２つのリール
台と、前記各々のリール台と軸を共有した２つのリール
回転速度検出器と、前記リール台の一方を駆動すること
によって磁気テープを走行させるテープ駆動手段と、ヘ
ッド出力に同期するPLL回路と、PLL回路の動作周波数を
検出するPLL動作点検出回路と、２つのリール回転速度
検出器の出力信号の周期和を出力する周期和検出回路
と、PLL動作点検出回路の出力ヲ受けて基準周期和を算
出出力するコントローラと、基準周期和と周期和検出回
路の出力する周期和の差をとる周期和誤差検出器とを具
備し、周期和誤差検出器の出力で駆動手段を駆動させて
磁気テープを走行させる構成としている。
作用 本発明は上記した構成により、回転シリンダ上のヘッド
出力信号の周波数に同期するPLL回路の動作点が所定の
動作周波数に収束するように動作するため、ヘッド出力
信号の等化回路や処理回路などの変更なく磁気テープ上
のデータ読み取りが可能となる。
出力信号の周波数に同期するPLL回路の動作点が所定の
動作周波数に収束するように動作するため、ヘッド出力
信号の等化回路や処理回路などの変更なく磁気テープ上
のデータ読み取りが可能となる。
実施例 第１図は本発明の制御装置の一実施例を示すブロック図
である。第１図において、１は回転シリンダ、1a,1bは
ヘッドであり、2a,2bはール台、10は磁気テープ、101,1
02はテープ10の走行路を形作るためのポスト、3a,3bは
リール台2a,2bに軸を共有して設けられたリール回転速
度検出器（以後リールFGと呼ぶ）、７はリールFG3a,3b
の各々の出力信号の周期の和を計算する周期和検出回
路、５はヘッド1a,1bの出力信号に同期して動作するPLL
回路、６はPLL回路５の動作点を検出するPLL動作点検出
回路、８はPLL動作点検出回路６の出力を受け基準周期
和を算出するコントローラ、９はコントローラ８の出力
する基準周期和と周期和検出回路７の出力する実際の周
期和の差を出力する周期和誤差検出器、４は周期和誤差
検出器の出力を受けてリール2a又は2bのどちらかを駆動
してテープ10を走行させる駆動手段である。
である。第１図において、１は回転シリンダ、1a,1bは
ヘッドであり、2a,2bはール台、10は磁気テープ、101,1
02はテープ10の走行路を形作るためのポスト、3a,3bは
リール台2a,2bに軸を共有して設けられたリール回転速
度検出器（以後リールFGと呼ぶ）、７はリールFG3a,3b
の各々の出力信号の周期の和を計算する周期和検出回
路、５はヘッド1a,1bの出力信号に同期して動作するPLL
回路、６はPLL回路５の動作点を検出するPLL動作点検出
回路、８はPLL動作点検出回路６の出力を受け基準周期
和を算出するコントローラ、９はコントローラ８の出力
する基準周期和と周期和検出回路７の出力する実際の周
期和の差を出力する周期和誤差検出器、４は周期和誤差
検出器の出力を受けてリール2a又は2bのどちらかを駆動
してテープ10を走行させる駆動手段である。
一般に、磁気テープを走行させる場合にはキャプスタン
とピンチローラにて定速させるのが普通であるが、テー
プを高速走行させる時には直接リール台を駆動する場合
が多い。本実施例はリール台を直接駆動しながら、ヘッ
ド1a,1bの出力信号をPLL回路５で読み出し、PLL動作点
検出回路６でPLL回路５の動作周波数を計ってコントロ
ーラ８に出力することにより、コントローラ８は通常再
生する状態と同じ動作をPLL回路５が行うよう基準周期
和を周期和誤差検出器９に出力し、リールFG2a,2bと周
期和検出回路７と周期和誤差検出器９とテープ駆動手段
４でテープ10の走行速度を制御する。さらに詳しく述べ
ると磁気テープ10をリール台2a又は2bを直接駆動してテ
ープ10を高速走行させ、シリンダ１はそのテープ速度で
ほぼヘッド1a,1bのトラック方向再生速度が通常再生と
等しくなるよう回転数を変えるが、実際のヘッド1a,1b
の出力信号をPLL回路5,PLL動作点検出器６で検出してコ
ントローラ８がテープ10の高速を微調してPLL回路５の
出力信号周波数が通常再生時と等しくなるように動作す
る。従って、テープ10を高速走行させつつ、しかもヘッ
ド1a,1bの出力信号周波数が通常再生と全く同じになる
ため、ヘッド出力等化回路等を変えることなくデータの
読み取りが可能となる。
とピンチローラにて定速させるのが普通であるが、テー
プを高速走行させる時には直接リール台を駆動する場合
が多い。本実施例はリール台を直接駆動しながら、ヘッ
ド1a,1bの出力信号をPLL回路５で読み出し、PLL動作点
検出回路６でPLL回路５の動作周波数を計ってコントロ
ーラ８に出力することにより、コントローラ８は通常再
生する状態と同じ動作をPLL回路５が行うよう基準周期
和を周期和誤差検出器９に出力し、リールFG2a,2bと周
期和検出回路７と周期和誤差検出器９とテープ駆動手段
４でテープ10の走行速度を制御する。さらに詳しく述べ
ると磁気テープ10をリール台2a又は2bを直接駆動してテ
ープ10を高速走行させ、シリンダ１はそのテープ速度で
ほぼヘッド1a,1bのトラック方向再生速度が通常再生と
等しくなるよう回転数を変えるが、実際のヘッド1a,1b
の出力信号をPLL回路5,PLL動作点検出器６で検出してコ
ントローラ８がテープ10の高速を微調してPLL回路５の
出力信号周波数が通常再生時と等しくなるように動作す
る。従って、テープ10を高速走行させつつ、しかもヘッ
ド1a,1bの出力信号周波数が通常再生と全く同じになる
ため、ヘッド出力等化回路等を変えることなくデータの
読み取りが可能となる。
第２図は本発明の他の実施例であり、第１図と同じ動作
を行う部分には同じ番号を付し、全く同じ部分は省略し
てある。
を行う部分には同じ番号を付し、全く同じ部分は省略し
てある。
第２図において、PLL動作点検出回路６を基準発振器61,
アンド回路62,PLLパルスカウンタ63,データラッチ64で
構成し、周期和検出回路７を遅延回路71,72、発振器7
8、カウンタ回路73,74、ラッチ回路75,76、加算器77で
構成している。第２図中で通信の矢印は１本の信号線を
太矢印は複数線の信号を示している。この第２図におい
て、カウンタ回路73,74は各々発振器78の出力でカウン
トアップするバイナリカウンタであるが、リールFG3a,3
bの出力パルスを受けると遅延回路71,72の遅延時間後コ
ントローラ８の出力するプリセットデータにプリセット
され、オーバーフローすれば自動的にカウントを止める
ものである。ラッチ回路75,76はカウンタ回路73,74の出
力データの中で必要な桁だけラッチする。加算器77は全
加算器である。ここで、リールFG3aがパルスを出力する
と、まず、カウンタ回路73のデータがラッチ回路75にラ
ッチされ次にカウンタ回路73がプリセットされるためラ
ッチ回路75にはリールFG3aの周期で発振器78の発生する
パルス数とカウンタ回路73のプリセットデータの差に相
当するデジタル値がホールドされる。ラッチ回路76も同
様にリールFG3bの出力パルスを処理したデジタルデータ
をホールドするので加算器77は両リール2a,2bのリールF
G3a,3bの出力の周期の和からコントローラ８のプリセッ
トデータを減じた値を出力することとなる。また、コン
トローラ８は同時にROMや配線によって設定する一定値
のデジタルデータを基準周期和として周期和誤差検出器
９に出力する。
アンド回路62,PLLパルスカウンタ63,データラッチ64で
構成し、周期和検出回路７を遅延回路71,72、発振器7
8、カウンタ回路73,74、ラッチ回路75,76、加算器77で
構成している。第２図中で通信の矢印は１本の信号線を
太矢印は複数線の信号を示している。この第２図におい
て、カウンタ回路73,74は各々発振器78の出力でカウン
トアップするバイナリカウンタであるが、リールFG3a,3
bの出力パルスを受けると遅延回路71,72の遅延時間後コ
ントローラ８の出力するプリセットデータにプリセット
され、オーバーフローすれば自動的にカウントを止める
ものである。ラッチ回路75,76はカウンタ回路73,74の出
力データの中で必要な桁だけラッチする。加算器77は全
加算器である。ここで、リールFG3aがパルスを出力する
と、まず、カウンタ回路73のデータがラッチ回路75にラ
ッチされ次にカウンタ回路73がプリセットされるためラ
ッチ回路75にはリールFG3aの周期で発振器78の発生する
パルス数とカウンタ回路73のプリセットデータの差に相
当するデジタル値がホールドされる。ラッチ回路76も同
様にリールFG3bの出力パルスを処理したデジタルデータ
をホールドするので加算器77は両リール2a,2bのリールF
G3a,3bの出力の周期の和からコントローラ８のプリセッ
トデータを減じた値を出力することとなる。また、コン
トローラ８は同時にROMや配線によって設定する一定値
のデジタルデータを基準周期和として周期和誤差検出器
９に出力する。
一方、PLL回路５の出力信号は基準発振器の発生するカ
ウント期間（例えばデューティ50％の方形波でハイレベ
ル区間）にアンド回路62を介して２進バイナリカウンタ
であるPLLパルスカウンタ63で計数され、基準発振器61
のカウント期間の終了時にデータラッチ64にラッチされ
る。このデータラッチ64にラッチされるデータは正にPL
L回路５の動作周波数に比例するものであり、コントロ
ーラ８はこのデータラッチ64の値をもとにカウンタ回路
73,74のプリセットデータを算出する。
ウント期間（例えばデューティ50％の方形波でハイレベ
ル区間）にアンド回路62を介して２進バイナリカウンタ
であるPLLパルスカウンタ63で計数され、基準発振器61
のカウント期間の終了時にデータラッチ64にラッチされ
る。このデータラッチ64にラッチされるデータは正にPL
L回路５の動作周波数に比例するものであり、コントロ
ーラ８はこのデータラッチ64の値をもとにカウンタ回路
73,74のプリセットデータを算出する。
第３図は磁気テープを高速走行させた時のヘッドの軌跡
を示した図であるが、15はテープの通常再生での走行方
向、12はヘッドの通常再生での軌跡である。この第３図
でFFではヘッド軌跡は矢印13で示したようになり、REW
ではヘッド軌跡は矢印14で示したもののようになる。FF
の場合にはテープ速度が大となるに従って矢印13の右傾
斜が大となって、通常再生方向である矢印12の方向成分
が小となるため再生周波数は下がる傾向にある。すなわ
ち、データラッチ64のデータが小の時はFFならテープ速
度を上げる必要がある。逆にREWの場合にはテープ速度
大となるに従って再生周波数は上昇するため、データラ
ッチ64のデータが小の時はREWの時にはテープ速度を下
げる必要がある。コントローラ８はデータラッチ64にラ
ッチされたデータと、テープ走行方向からカウンタ回路
73,74へのプリセットデータを出力して、PLL回路５の動
作周波数を常に一定とするように動作する。このコント
ローラ８はマイクロコンピュータや加算回路等で構成さ
れ、データラッチ64のデジタルデータが正規の値になる
まで、カウンタ回路73,74のプリセットを大きくしたり
小さくしたりする動作を行う。
を示した図であるが、15はテープの通常再生での走行方
向、12はヘッドの通常再生での軌跡である。この第３図
でFFではヘッド軌跡は矢印13で示したようになり、REW
ではヘッド軌跡は矢印14で示したもののようになる。FF
の場合にはテープ速度が大となるに従って矢印13の右傾
斜が大となって、通常再生方向である矢印12の方向成分
が小となるため再生周波数は下がる傾向にある。すなわ
ち、データラッチ64のデータが小の時はFFならテープ速
度を上げる必要がある。逆にREWの場合にはテープ速度
大となるに従って再生周波数は上昇するため、データラ
ッチ64のデータが小の時はREWの時にはテープ速度を下
げる必要がある。コントローラ８はデータラッチ64にラ
ッチされたデータと、テープ走行方向からカウンタ回路
73,74へのプリセットデータを出力して、PLL回路５の動
作周波数を常に一定とするように動作する。このコント
ローラ８はマイクロコンピュータや加算回路等で構成さ
れ、データラッチ64のデジタルデータが正規の値になる
まで、カウンタ回路73,74のプリセットを大きくしたり
小さくしたりする動作を行う。
発明の効果 以上のように、本発明によれば磁気テープを高速走行さ
せつつ、ヘッドの出力信号周波数を一定にし得、テープ
上に記録された情報を読み取ることが可能となるため、
トラック上に記録されたアドレス情報や曲番等を読み高
速アクセスが可能になるなど、実用上大きな価値を有す
る制御装置を供給できる。
せつつ、ヘッドの出力信号周波数を一定にし得、テープ
上に記録された情報を読み取ることが可能となるため、
トラック上に記録されたアドレス情報や曲番等を読み高
速アクセスが可能になるなど、実用上大きな価値を有す
る制御装置を供給できる。
第１図は本発明の制御装置の一実施例を示すブロック
図、第２図は本発明の他の一実施例を示すブロック図、
第３図は動作説明のためのテープ上のヘッド軌跡を示す
模式図である。 １……回転シリンダ、1a,1b……ヘッド、2a,2b……リー
ル台、3a,3b……リール回転速度検出器、４……テープ
駆動手段、５……PLL回路、６……PLL動作点検出回路、
７……周期和検出回路、８……コントローラ、９……周
期和誤差検出器。
図、第２図は本発明の他の一実施例を示すブロック図、
第３図は動作説明のためのテープ上のヘッド軌跡を示す
模式図である。 １……回転シリンダ、1a,1b……ヘッド、2a,2b……リー
ル台、3a,3b……リール回転速度検出器、４……テープ
駆動手段、５……PLL回路、６……PLL動作点検出回路、
７……周期和検出回路、８……コントローラ、９……周
期和誤差検出器。
Claims (3)
- 【請求項１】磁気テープ上に斜めのトラックを形成して
情報が記録された磁気テープを再生する装置であって、
ヘッドが取り付けられた回転シリンダと、２つのリール
台と、前記各々のリール台と軸を共有した２つのリール
回転速度検出器と、前記リール台の一方を駆動すること
によって前記磁気テープを走行させるテープ駆動手段
と、前記ヘッドの出力信号又はその高調波に同期したパ
ルスを出力するPLL回路と、前記PLL回路の出力パルス周
波数と基準動作時の周波数との差を出力するPLL動作点
検出回路と、前記２つのリール回転速度検出器の各々の
出力信号の周期の和を検出する周期和検出回路と、前記
PLL動作点検出回路の出力信号から基準周期和を算出出
力するコントローラと、前記周期和検出回路の出力周期
和とコントローラの出力する基準周期和の差をとる周期
和誤差検出器とを具備し、前記周期和誤差検出器の出力
によって前記駆動手段を介して磁気テープを走行させる
ことを特徴とした制御装置。 - 【請求項２】周期和検出回路を発振器と２つのプリセッ
ト可能なカウンタ回路と２つのラッチ回路と２つの遅延
回路と加算器を含む構成とし、コントローラは前記カウ
ンタ回路へのプリセットデータを出力する構成とし、前
記リール回転速度検出器の各々の出力信号の周期を前記
カウンタ回路で計数した後前記加算器で加算して周期和
検出回路の出力となしたことを特徴とする特許請求の範
囲第（１）項記載の制御装置。 - 【請求項３】PLL動作点検出回路は、基準時間を発生す
る基準発振器とPLLパルスカウンタとを具備した構成で
あり、前記PLLパルスカウンタで前記PLL回路の出力パル
スを前記基準発振器の発生する基準時間計数して出力す
ることを特徴とする特許請求の範囲第（１）項記載の制
御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204084A JPH0685247B2 (ja) | 1986-08-29 | 1986-08-29 | 制御装置 |
| EP87306394A EP0254511B1 (en) | 1986-07-22 | 1987-07-20 | Apparatus for reproducing signals recorded on a tape |
| DE8787306394T DE3769028D1 (de) | 1986-07-22 | 1987-07-20 | Geraet zur wiedergabe von auf einem band aufgenommenen signalen. |
| US07/076,188 US4956730A (en) | 1986-07-22 | 1987-07-21 | Apparatus having a high-speed search capability for reproducing signals recorded on a tape |
| KR1019870007941A KR910002495B1 (ko) | 1986-07-22 | 1987-07-22 | 자기테이프 재생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204084A JPH0685247B2 (ja) | 1986-08-29 | 1986-08-29 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6358648A JPS6358648A (ja) | 1988-03-14 |
| JPH0685247B2 true JPH0685247B2 (ja) | 1994-10-26 |
Family
ID=16484518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61204084A Expired - Fee Related JPH0685247B2 (ja) | 1986-07-22 | 1986-08-29 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685247B2 (ja) |
-
1986
- 1986-08-29 JP JP61204084A patent/JPH0685247B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6358648A (ja) | 1988-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310396B2 (ja) | Ｖｃｒサーボ系の速度／位相制御回路及び制御方法 | |
| JPH0262703A (ja) | デジタル信号記録再生装置 | |
| JPS6358648A (ja) | 制御装置 | |
| JPH0633558Y2 (ja) | 磁気記録再生装置 | |
| JPS6314432B2 (ja) | ||
| JP2622158B2 (ja) | 情報検索装置 | |
| JPH0344397B2 (ja) | ||
| JP2622157B2 (ja) | 情報検索装置 | |
| JP2555151B2 (ja) | 磁気記録再生装置 | |
| JP2628768B2 (ja) | テープ残量表示装置 | |
| JPH0668863B2 (ja) | テ−プレコ−ダ | |
| JP2613298B2 (ja) | ヘリカル走査形の磁気記録再生装置 | |
| JPH0643916Y2 (ja) | ビデオテープレコーダ | |
| JP2569526B2 (ja) | 記録媒体の再生装置 | |
| JP2765179B2 (ja) | 回転ヘッド方式ｐｃｍ磁気記録再生装置 | |
| JP3007768B2 (ja) | 記録モード判別装置 | |
| JPS6383946A (ja) | ヘリカルスキャン方式テ−プ再生装置のデ−タ検策回路 | |
| JPH028385B2 (ja) | ||
| JPH06309739A (ja) | テープテンション制御装置 | |
| JPH02302956A (ja) | 回転ヘッド式再生装置 | |
| JPH02126457A (ja) | 回転ヘッド型テープ記録再生装置 | |
| JPH04162244A (ja) | 回転ヘッド型記録再生装置 | |
| JPH09161360A (ja) | テープ再生装置 | |
| JPS58133652A (ja) | テ−プ走行装置 | |
| JPH01213854A (ja) | 記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |