JPH0685412A - 電子回路の帰還配線パターン - Google Patents
電子回路の帰還配線パターンInfo
- Publication number
- JPH0685412A JPH0685412A JP25887692A JP25887692A JPH0685412A JP H0685412 A JPH0685412 A JP H0685412A JP 25887692 A JP25887692 A JP 25887692A JP 25887692 A JP25887692 A JP 25887692A JP H0685412 A JPH0685412 A JP H0685412A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- noise
- feedback
- ground
- ground plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
Landscapes
- Structure Of Printed Boards (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電子回路のアース間を流れる電流が原因とな
って帰還回路に雑音が混入することを防止し、かつ係る
電子回路のきょう体内で発生する電磁フラックスによっ
て、出力電圧に雑音が現れることを防止することを目的
とした帰還配線パターン 【構成】 帰還回路を有する電子回路において、配線基
板上の帰還配線パターンにグランドプレーンを重層し、
電子回路前段と後段のアースを接続するアースパターン
を係るグランドプレーンに並設し、係るグランドプレー
ンは一ヶ所で係る電子回路のアースに接続する。
って帰還回路に雑音が混入することを防止し、かつ係る
電子回路のきょう体内で発生する電磁フラックスによっ
て、出力電圧に雑音が現れることを防止することを目的
とした帰還配線パターン 【構成】 帰還回路を有する電子回路において、配線基
板上の帰還配線パターンにグランドプレーンを重層し、
電子回路前段と後段のアースを接続するアースパターン
を係るグランドプレーンに並設し、係るグランドプレー
ンは一ヶ所で係る電子回路のアースに接続する。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路の帰還配線パ
ターンに関するものである。
ターンに関するものである。
【０００２】
【従来の技術】従来、電子回路の帰還配線パターンは、
それに混入する雑音、出力電圧に現れる雑音等に対して
は十分検討されているとは云えなかった。そこで従来の
帰還配線パターンの欠点をオーディオ用負帰還アンプリ
ファイヤーの場合を例に取り、図を用いて説明する。
それに混入する雑音、出力電圧に現れる雑音等に対して
は十分検討されているとは云えなかった。そこで従来の
帰還配線パターンの欠点をオーディオ用負帰還アンプリ
ファイヤーの場合を例に取り、図を用いて説明する。
【０００３】電源トランスを有する電子機器同士を接続
すると、そのアース間には高周波成分を含む機器間電流
が雑音電流として流れる。この機器間電流は、電子機器
の入力のアースから電源トランスの一次巻線と二次巻線
の静電容量を経由してＡＣ電源へ流れる。あるいは電子
機器の入力のアースから電子機器の出力へ流れる。その
ため、機器間電流は電子回路の前段と後段のアースを経
由する。
すると、そのアース間には高周波成分を含む機器間電流
が雑音電流として流れる。この機器間電流は、電子機器
の入力のアースから電源トランスの一次巻線と二次巻線
の静電容量を経由してＡＣ電源へ流れる。あるいは電子
機器の入力のアースから電子機器の出力へ流れる。その
ため、機器間電流は電子回路の前段と後段のアースを経
由する。
【０００４】多くのオーディオ用負帰還アンプリファイ
ヤーの場合、帰還配線パターンは後段から前段へ接続さ
れているため、前段と後段の間を流れる機器間電流によ
って、帰還配線パターンに誘導起電力による雑音が生じ
る。例えば、図２に示すような片面がグランドプレーン
の両面基板が使用されていると、そのグランドプレーン
を流れる機器間電流によって帰還配線パターンに誘導起
電力による雑音が生じる。このため出力点の出力信号
に、この誘導起電力による雑音が重畳する原因となって
いた。なお、図２及び後述する図１は配線基板上に実装
される部品の内、説明に必要なもの以外は省略して描い
てある。
ヤーの場合、帰還配線パターンは後段から前段へ接続さ
れているため、前段と後段の間を流れる機器間電流によ
って、帰還配線パターンに誘導起電力による雑音が生じ
る。例えば、図２に示すような片面がグランドプレーン
の両面基板が使用されていると、そのグランドプレーン
を流れる機器間電流によって帰還配線パターンに誘導起
電力による雑音が生じる。このため出力点の出力信号
に、この誘導起電力による雑音が重畳する原因となって
いた。なお、図２及び後述する図１は配線基板上に実装
される部品の内、説明に必要なもの以外は省略して描い
てある。
【０００５】一方、アンプリファイヤーのきょう体内で
発生する電磁フラックスのため、帰還配線パターン及び
グランドには誘導起電力による雑音が発生する。きょう
体内の電磁フラックスは電源トランスや出力段から多く
発生するが、従来のアンプリファイヤーは帰還配線パタ
ーン及びグランドに発生する誘導起電力に対して配慮さ
れていなかったため、特に出力段から発生する電磁フラ
ックスの影響を強く受け、出力電圧に雑音が現れる欠点
があった。
発生する電磁フラックスのため、帰還配線パターン及び
グランドには誘導起電力による雑音が発生する。きょう
体内の電磁フラックスは電源トランスや出力段から多く
発生するが、従来のアンプリファイヤーは帰還配線パタ
ーン及びグランドに発生する誘導起電力に対して配慮さ
れていなかったため、特に出力段から発生する電磁フラ
ックスの影響を強く受け、出力電圧に雑音が現れる欠点
があった。
【０００６】以上のことを図３の等価回路図で説明す
る。アンプリファイヤー１３は理想オペレーショナルア
ンプリファイヤーとする。グランドプレーンに流れる機
器間電流によって、帰還配線パターンに誘起される雑音
電圧をＶn1とする。そのときアンプリファイヤーは雑音
−Ｖn1を発生する。
る。アンプリファイヤー１３は理想オペレーショナルア
ンプリファイヤーとする。グランドプレーンに流れる機
器間電流によって、帰還配線パターンに誘起される雑音
電圧をＶn1とする。そのときアンプリファイヤーは雑音
−Ｖn1を発生する。
【０００７】また、入力電圧をＶin、抵抗１１ａをＲ
ａ、抵抗１１ｂをＲｂ、電磁フラックスによって帰還回
路内で生じる誘導起電力をＶn2、アースで生じる誘導起
電力をＶn3とすると、通常はＶn3≠Ｖn2なので、その差
Ｖn3−Ｖn2が出力電圧に雑音として現れる。以上を数式
で示すと、出力電圧Ｖoutは式１で表される。 Ｖout＝Ｖin（１＋Ｒｂ／Ｒａ）−Ｖn1＋Ｖn3−Ｖn2 … 式１
ａ、抵抗１１ｂをＲｂ、電磁フラックスによって帰還回
路内で生じる誘導起電力をＶn2、アースで生じる誘導起
電力をＶn3とすると、通常はＶn3≠Ｖn2なので、その差
Ｖn3−Ｖn2が出力電圧に雑音として現れる。以上を数式
で示すと、出力電圧Ｖoutは式１で表される。 Ｖout＝Ｖin（１＋Ｒｂ／Ｒａ）−Ｖn1＋Ｖn3−Ｖn2 … 式１
【０００８】
【発明が解決しようとする課題】本発明が解決しようと
する課題は、従来の帰還配線パターンの欠点であった、
機器間電流の誘導起電力によって帰還回路に雑音が混入
すること。及び係る電子回路のきょう体内で発生する電
磁フラックスによって出力電圧に雑音が現れることを防
止することにある。
する課題は、従来の帰還配線パターンの欠点であった、
機器間電流の誘導起電力によって帰還回路に雑音が混入
すること。及び係る電子回路のきょう体内で発生する電
磁フラックスによって出力電圧に雑音が現れることを防
止することにある。
【０００９】
【課題を解決するための手段】上記の課題を達成するた
めに、プリント基板上の帰還配線パターンにグランドプ
レーンを重層し、電子回路前段と後段のアースを接続す
るアースパターンを、帰還配線パターンに重層させたグ
ランドプレーンとは絶縁して並設する。電子回路前段と
後段のアースを接続するアースパターンは帰還配線パタ
ーンに対してほぼ対称に並設する。帰還配線パターンに
重層させたグランドプレーンは一ヶ所で係る電子回路の
アースに接続する。
めに、プリント基板上の帰還配線パターンにグランドプ
レーンを重層し、電子回路前段と後段のアースを接続す
るアースパターンを、帰還配線パターンに重層させたグ
ランドプレーンとは絶縁して並設する。電子回路前段と
後段のアースを接続するアースパターンは帰還配線パタ
ーンに対してほぼ対称に並設する。帰還配線パターンに
重層させたグランドプレーンは一ヶ所で係る電子回路の
アースに接続する。
【００１０】
【作用】以上のように構成すると、帰還配線パターンに
重層させたグランドプレーンは一ヶ所でアースと接続さ
れており、その他はアースパターンと絶縁されているた
め機器間電流による雑音電流がグランドプレーンを流れ
ることは無いから、帰還配線パターンに機器間電流によ
る誘導起電力が生じることはなく、帰還回路に雑音が混
入することは無い。
重層させたグランドプレーンは一ヶ所でアースと接続さ
れており、その他はアースパターンと絶縁されているた
め機器間電流による雑音電流がグランドプレーンを流れ
ることは無いから、帰還配線パターンに機器間電流によ
る誘導起電力が生じることはなく、帰還回路に雑音が混
入することは無い。
【００１１】また、アースパターンが帰還配線パターン
と並設されているため、きょう体内で発生する電磁フラ
ックスによる誘導起電力Ｖn3とＶn2はほぼ等しくするこ
とが可能になり、Ｖn3−Ｖn2＝０となって出力電圧に雑
音が現れることは無い。
と並設されているため、きょう体内で発生する電磁フラ
ックスによる誘導起電力Ｖn3とＶn2はほぼ等しくするこ
とが可能になり、Ｖn3−Ｖn2＝０となって出力電圧に雑
音が現れることは無い。
【００１２】
【実施例】図１は本発明の実施例であって、１は配線基
板、２は配線基板の絶縁材、３は帰還配線パターン、４
は帰還配線パターンに重層させたグランドプレーン、５
は帰還配線パターンに並設されているアースパターンで
電子回路前段と後段のアースを接続する、６は回路前段
のグランドプレーン、７は回路後段のグランドプレー
ン、８ａは出力端子、８ｂは出力端子のアース、９は出
力トランジスタ、１０は帰還配線パターンに重層させた
グランドプレーンが一ヶ所でアースと接続されている
点、１１ａは帰還抵抗、１１ｂは帰還抵抗、１２ａは入
力端子、１２ｂは入力端子のアースである。
板、２は配線基板の絶縁材、３は帰還配線パターン、４
は帰還配線パターンに重層させたグランドプレーン、５
は帰還配線パターンに並設されているアースパターンで
電子回路前段と後段のアースを接続する、６は回路前段
のグランドプレーン、７は回路後段のグランドプレー
ン、８ａは出力端子、８ｂは出力端子のアース、９は出
力トランジスタ、１０は帰還配線パターンに重層させた
グランドプレーンが一ヶ所でアースと接続されている
点、１１ａは帰還抵抗、１１ｂは帰還抵抗、１２ａは入
力端子、１２ｂは入力端子のアースである。
【００１３】このような構成になっているから、帰還配
線パターン３に重層させたグランドプレーン４は前段の
一ヶ所１０でアースと接続されているのみで、その他は
アースパターン５とは絶縁されているから、機器間電流
はアースパターン５を流れ、グランドプレーン４を流れ
ることは無い。従って帰還配線パターン３に機器間電流
による誘導起電力が生じることはなく、式１はＶn1＝０
で帰還回路に機器間電流による雑音が混入することは無
い。
線パターン３に重層させたグランドプレーン４は前段の
一ヶ所１０でアースと接続されているのみで、その他は
アースパターン５とは絶縁されているから、機器間電流
はアースパターン５を流れ、グランドプレーン４を流れ
ることは無い。従って帰還配線パターン３に機器間電流
による誘導起電力が生じることはなく、式１はＶn1＝０
で帰還回路に機器間電流による雑音が混入することは無
い。
【００１４】また、きょう体内の電磁フラックスは電源
トランスや出力段のトランジスタ９から多く発生する
が、アースパターン５は帰還配線パターン３に対して対
称に並設されているため、電磁フラックスによる誘導起
電力Ｖn3とＶn2は等しくなり、式１はＶn3−Ｖn2＝０と
なり、出力端子８ａと出力端子のアース８ｂ間の電圧に
雑音が現れることは無い。
トランスや出力段のトランジスタ９から多く発生する
が、アースパターン５は帰還配線パターン３に対して対
称に並設されているため、電磁フラックスによる誘導起
電力Ｖn3とＶn2は等しくなり、式１はＶn3−Ｖn2＝０と
なり、出力端子８ａと出力端子のアース８ｂ間の電圧に
雑音が現れることは無い。
【００１５】
【発明の効果】以上説明したように、帰還回路に雑音が
混入することがなく、出力に雑音が重畳することは無
い。さらに帰還回路に雑音が入力されることによって起
こる歪も防ぐことが出来る。また、きょう体内で発生す
る電磁フラックスに対しては、帰還回路とアースパター
ンが同一の誘導起電力を生じるため、お互いに相殺さ
れ、出力に雑音が現れることも無い。
混入することがなく、出力に雑音が重畳することは無
い。さらに帰還回路に雑音が入力されることによって起
こる歪も防ぐことが出来る。また、きょう体内で発生す
る電磁フラックスに対しては、帰還回路とアースパター
ンが同一の誘導起電力を生じるため、お互いに相殺さ
れ、出力に雑音が現れることも無い。
【００１６】従って、電子機器にこの帰還配線パターン
を採用した場合では、低雑音とすることが可能である。
特にオーディオアンプリファイヤーに応用した場合で
は、機器間電流に誘導される高周波ノイズが帰還回路に
入力されることが減少するため、ＴＩＭ歪など、高周波
ノイズによってひきおこされるオーディオアンプリファ
イヤーの歪も減少し、低雑音でしかも聴感上非常に良好
な音質のオーディオアンプリファイヤーとすることがで
きる。
を採用した場合では、低雑音とすることが可能である。
特にオーディオアンプリファイヤーに応用した場合で
は、機器間電流に誘導される高周波ノイズが帰還回路に
入力されることが減少するため、ＴＩＭ歪など、高周波
ノイズによってひきおこされるオーディオアンプリファ
イヤーの歪も減少し、低雑音でしかも聴感上非常に良好
な音質のオーディオアンプリファイヤーとすることがで
きる。
【００１７】なお、本発明は上記した実施例に限定され
るものではなく、帰還配線パターンに重層するグランド
プレーンを二層にして、その間に帰還配線パターンを挟
装することもできる。また、アースパターンは帰還配線
パターンに重層させたグランドプレーンの両脇に配置す
るばかりでなく、多層基板を用いグランドプレーンの外
側に重層する構成に対しても適用可能である。また、本
発明はオーディオ用負帰還アンプリファイヤーについて
のみ説明したが、帰還回路を有する一般の電子回路にも
適用可能である。
るものではなく、帰還配線パターンに重層するグランド
プレーンを二層にして、その間に帰還配線パターンを挟
装することもできる。また、アースパターンは帰還配線
パターンに重層させたグランドプレーンの両脇に配置す
るばかりでなく、多層基板を用いグランドプレーンの外
側に重層する構成に対しても適用可能である。また、本
発明はオーディオ用負帰還アンプリファイヤーについて
のみ説明したが、帰還回路を有する一般の電子回路にも
適用可能である。
【００１８】機器間電流に関する参考文献としては次の
ものがある。「ＭＪ 無線と実験誠文堂新光社 １９９
２年 ６月号 ｐ．１３３ メーカー製品を凌ぐアンプ
製作術（２） 電源・アース電位の考察 徳久誠一」
ものがある。「ＭＪ 無線と実験誠文堂新光社 １９９
２年 ６月号 ｐ．１３３ メーカー製品を凌ぐアンプ
製作術（２） 電源・アース電位の考察 徳久誠一」
【図１】本発明に係る帰還配線パターンの実施例を示す
斜視図である。
斜視図である。
【図２】従来の帰還配線パターンを示す斜視図である。
【図３】雑音源を示す等価回路図である。
１ 配線基板 ２ 絶縁材 ３ 帰還配線パターン ４ 帰還配線パターンに重層させたグランドプレー
ン ５ 帰還配線パターンに並設されているアースパタ
ーン ６ 前段のグランドプレーン ７ 後段のグランドプレーン ８ａ 出力端子 ８ｂ 出力端子のアース ９ 出力トランジスタ １０ 帰還配線パターンに重層させたグランドプレー
ンが一ヶ所でアースと接続されている点 １１ａ 帰還抵抗 １１ｂ 帰還抵抗 １２ａ 入力端子 １２ｂ 入力端子のアース １３ 理想オペレーショナルアンプリファイヤー
ン ５ 帰還配線パターンに並設されているアースパタ
ーン ６ 前段のグランドプレーン ７ 後段のグランドプレーン ８ａ 出力端子 ８ｂ 出力端子のアース ９ 出力トランジスタ １０ 帰還配線パターンに重層させたグランドプレー
ンが一ヶ所でアースと接続されている点 １１ａ 帰還抵抗 １１ｂ 帰還抵抗 １２ａ 入力端子 １２ｂ 入力端子のアース １３ 理想オペレーショナルアンプリファイヤー
Claims (1)
- 【請求項１】帰還回路を有する電子回路において、配線
基板上の帰還配線パターンにグランドプレーンを重層
し、係る電子回路前段と後段のアースを接続するアース
パターンを帰還配線パターンに重層させたグランドプレ
ーンとは絶縁して並設し、帰還配線パターンに重層させ
たグランドプレーンは一ヶ所で係る電子回路のアースに
接続したことを特徴とする電子回路の帰還配線パター
ン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25887692A JPH0685412A (ja) | 1992-09-03 | 1992-09-03 | 電子回路の帰還配線パターン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25887692A JPH0685412A (ja) | 1992-09-03 | 1992-09-03 | 電子回路の帰還配線パターン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685412A true JPH0685412A (ja) | 1994-03-25 |
Family
ID=17326269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25887692A Pending JPH0685412A (ja) | 1992-09-03 | 1992-09-03 | 電子回路の帰還配線パターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685412A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708378B1 (ko) * | 2004-07-24 | 2007-04-18 | 주식회사 대우일렉트로닉스 | Ｄｃ/ｄｃ 컨버터의 접지 및 파워 서플라이 배선 패턴설계 방법 |
| JP2007324511A (ja) * | 2006-06-05 | 2007-12-13 | Cmk Corp | 差動インピーダンス整合プリント配線板 |
-
1992
- 1992-09-03 JP JP25887692A patent/JPH0685412A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708378B1 (ko) * | 2004-07-24 | 2007-04-18 | 주식회사 대우일렉트로닉스 | Ｄｃ/ｄｃ 컨버터의 접지 및 파워 서플라이 배선 패턴설계 방법 |
| JP2007324511A (ja) * | 2006-06-05 | 2007-12-13 | Cmk Corp | 差動インピーダンス整合プリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5363081A (en) | Line transformer and manufacturing process thereof | |
| KR102036203B1 (ko) | 노이즈 신호를 억제하기 위한 emc-필터 | |
| JP2004507198A (ja) | 回路のエネルギーを調整するための電極装置 | |
| JP3196187B2 (ja) | 電磁気回路の実装構造 | |
| WO2004040599A1 (en) | A circuit board with a planar magnetic element | |
| CN101300649B (zh) | 变压器 | |
| GB2285892A (en) | Transformer structurally combined with an electrical/electronic circuit substrate | |
| CN113345700B (zh) | 线圈部件以及具备其的电路基板 | |
| JPH10163636A (ja) | 多層プリント基板及びその製造方法 | |
| JPS62139395A (ja) | 多機能回路基板 | |
| JP2810452B2 (ja) | スイッチング電源装置 | |
| WO2017175513A1 (ja) | 電力変換モジュール | |
| JPS62115813A (ja) | シ−ルド器 | |
| JP2988431B2 (ja) | 多層プリント基板の配線構造 | |
| JPH0745932Y2 (ja) | 積層型コイル | |
| CN204244072U (zh) | 多通道型dc-dc转换器 | |
| CN115732193A (zh) | Emi滤波器装置 | |
| JPS62151007A (ja) | 同調器 | |
| JP2000058740A (ja) | コモンモードフィルタ素子内蔵半導体デバイス | |
| JPH04133408A (ja) | 平面トランス | |
| JPH07163146A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2000332507A (ja) | フィルタ | |
| JPS62142395A (ja) | 多機能回路基板 | |
| JPH04101490A (ja) | 混成集積回路 | |
| JP6439319B2 (ja) | 巻線部および巻線部品 |