JPH0686093A - 映像信号の奇数／偶数フィールド検出装置 - Google Patents
映像信号の奇数／偶数フィールド検出装置Info
- Publication number
- JPH0686093A JPH0686093A JP4349254A JP34925492A JPH0686093A JP H0686093 A JPH0686093 A JP H0686093A JP 4349254 A JP4349254 A JP 4349254A JP 34925492 A JP34925492 A JP 34925492A JP H0686093 A JPH0686093 A JP H0686093A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- odd
- pulse
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 映像信号の奇数と偶数フィールドをハードウ
ェア的に検出して回路の信頼度を高める。 【構成】 複合同期信号発生部とクロック発生回路とリ
セット回路の信号を第１カウンタ部１００に印加して印
加された第１カウンタ部１００においては垂直同期信号
を検出し、前記第１カウンタ部１００の出力信号とクロ
ック発生回路とリセット回路との入力信号を第２カウン
タ部２００に印加して印加された第２カウンタ部２００
においては水平同期信号に従ってウィンドウ信号とクロ
ックカウントパルスを発生し、前記第２カウンタ部２０
０の出力信号と水平同期信号とリセット回路の信号をフ
ィールド検出部３００に印加してフィールド検出部３０
０においては垂直同期パルスと水平同期パルスとの時間
差を計算して奇数と偶数のフィールドを判断して出力す
るように構成した。
ェア的に検出して回路の信頼度を高める。 【構成】 複合同期信号発生部とクロック発生回路とリ
セット回路の信号を第１カウンタ部１００に印加して印
加された第１カウンタ部１００においては垂直同期信号
を検出し、前記第１カウンタ部１００の出力信号とクロ
ック発生回路とリセット回路との入力信号を第２カウン
タ部２００に印加して印加された第２カウンタ部２００
においては水平同期信号に従ってウィンドウ信号とクロ
ックカウントパルスを発生し、前記第２カウンタ部２０
０の出力信号と水平同期信号とリセット回路の信号をフ
ィールド検出部３００に印加してフィールド検出部３０
０においては垂直同期パルスと水平同期パルスとの時間
差を計算して奇数と偶数のフィールドを判断して出力す
るように構成した。
Description
【０００１】
【産業上の利用分野】本発明は２：１飛越走査映像信号
のディジタル処理に関するもので、特に映像信号の奇数
／偶数フィールド検出装置に関するものである。
のディジタル処理に関するもので、特に映像信号の奇数
／偶数フィールド検出装置に関するものである。
【０００２】
【従来の技術】従来は映像信号の奇数／偶数フィールド
をソフトウェアプログラムを利用して検出した。ところ
が、上記のようにソフトウェアプログラムを利用して映
像信号の奇数／偶数フィールドを検出する場合、マイク
ロプロセッサとその周辺回路を使用するのが一般的であ
る。このとき、映像信号の処理はソフトウェアプログラ
ムに依存するので、データの処理時に理論的な誤謬また
はコーティング錯誤等によるプログラムとかデータの誤
謬（バグ）が時々発生する。したがって、このようなプ
ログラムとかデータの誤謬が発生するとき毎にプログラ
ムをリセットしなければならないので、映像信号処理の
信頼性が低下される問題点がある。
をソフトウェアプログラムを利用して検出した。ところ
が、上記のようにソフトウェアプログラムを利用して映
像信号の奇数／偶数フィールドを検出する場合、マイク
ロプロセッサとその周辺回路を使用するのが一般的であ
る。このとき、映像信号の処理はソフトウェアプログラ
ムに依存するので、データの処理時に理論的な誤謬また
はコーティング錯誤等によるプログラムとかデータの誤
謬（バグ）が時々発生する。したがって、このようなプ
ログラムとかデータの誤謬が発生するとき毎にプログラ
ムをリセットしなければならないので、映像信号処理の
信頼性が低下される問題点がある。
【０００３】
【発明が解決しようとする課題】したがって本発明の目
的は、ハードウェアを使用して映像信号の奇数／偶数フ
ィールドを検出することにある。
的は、ハードウェアを使用して映像信号の奇数／偶数フ
ィールドを検出することにある。
【０００４】
【課題を解決するための手段】奇数／偶数フィールド検
出装置において、複合同期信号発生部とクロック発生回
路とリセット回路の信号から垂直同期信号を検出するた
めのＡＮＤゲート１５，２０および同期カウンタ１０と
ＪＫフリップフロップ３０とから構成された第１カウン
タ部１００と、前記第１カウンタ部１００の出力信号と
クロック発生回路とリセット回路の信号を入力としてウ
ィンドウ信号とクロックカウンタパルスを発生するため
の同期カウンタ４０，５０を並列連結した８ビットカウ
ンタとＡＮＤゲート６０、ＯＲゲート７０およびＪＫフ
リップフロップ８０とから構成された第２カウンタ部２
００と、前記第２カウンタ部２００の出力信号と水平同
期信号の入力から垂直同期パルスと水平同期パルスとの
時間を計算して奇数／偶数のフィールドを判断して出力
させるためのＡＮＤゲート９とＤフリップフロップ１０
とから構成されたフィールド検出部３００とを具備して
なることを特徴とする。
出装置において、複合同期信号発生部とクロック発生回
路とリセット回路の信号から垂直同期信号を検出するた
めのＡＮＤゲート１５，２０および同期カウンタ１０と
ＪＫフリップフロップ３０とから構成された第１カウン
タ部１００と、前記第１カウンタ部１００の出力信号と
クロック発生回路とリセット回路の信号を入力としてウ
ィンドウ信号とクロックカウンタパルスを発生するため
の同期カウンタ４０，５０を並列連結した８ビットカウ
ンタとＡＮＤゲート６０、ＯＲゲート７０およびＪＫフ
リップフロップ８０とから構成された第２カウンタ部２
００と、前記第２カウンタ部２００の出力信号と水平同
期信号の入力から垂直同期パルスと水平同期パルスとの
時間を計算して奇数／偶数のフィールドを判断して出力
させるためのＡＮＤゲート９とＤフリップフロップ１０
とから構成されたフィールド検出部３００とを具備して
なることを特徴とする。
【０００５】
【実施例】以下、本発明を添付の図面を参照して詳細に
説明する。図１の第１カウンタ部１００は複合同期信号
発生部（図示せず）とリセット回路（図示せず）の出力
信号を入力するＡＮＤゲート１５と同期カウンタ１０
と、垂直同期信号を検出するためのＡＮＤゲート２０
と、ＪＫフリップフロップ３０とから構成される。そし
て、第２カウンタ部２００は前記第１カウンタ部１００
の出力信号Ｓ２によってクロックをカウントするための
同期カウンタ４０，５０を並列連結した８ビットカウン
タとＡＮＤゲート６０、ＯＲゲート７０およびＪＫフリ
ップフロップ８０とから構成される。第３カウンタ部３
００はＡＮＤゲート９０とＤフリップフロップ９５とか
ら構成され、前記第２カウンタ部２００の出力信号Ｓ
４，Ｓ５とリセット回路の信号を入力として垂直同期パ
ルスと水平同期パルスの時間を計算して、奇数と偶数フ
ィールドを判断して出力させるためのＡＮＤゲート９０
とＤフリップフロップ９５とから構成される。
説明する。図１の第１カウンタ部１００は複合同期信号
発生部（図示せず）とリセット回路（図示せず）の出力
信号を入力するＡＮＤゲート１５と同期カウンタ１０
と、垂直同期信号を検出するためのＡＮＤゲート２０
と、ＪＫフリップフロップ３０とから構成される。そし
て、第２カウンタ部２００は前記第１カウンタ部１００
の出力信号Ｓ２によってクロックをカウントするための
同期カウンタ４０，５０を並列連結した８ビットカウン
タとＡＮＤゲート６０、ＯＲゲート７０およびＪＫフリ
ップフロップ８０とから構成される。第３カウンタ部３
００はＡＮＤゲート９０とＤフリップフロップ９５とか
ら構成され、前記第２カウンタ部２００の出力信号Ｓ
４，Ｓ５とリセット回路の信号を入力として垂直同期パ
ルスと水平同期パルスの時間を計算して、奇数と偶数フ
ィールドを判断して出力させるためのＡＮＤゲート９０
とＤフリップフロップ９５とから構成される。
【０００６】本発明による図１は、５００ＫＨｚ（２μ
ｓｅｃ）のクロックパルスを使用する。また、図２の
（Ａ）の複合同期パルスは等化パルス区間と垂直同期パ
ルス区間を含み、等化パルス区間の間はパルスのロー状
態が２．３μｓｅｃ維持され、垂直同期パルス区間の間
はパルスのロー状態が２７μｓｅｃ維持される。上述の
ように構成された本発明回路の動作説明を図１と図２の
（Ａ）〜図２の（Ｌ）を参照して詳細に説明する。
ｓｅｃ）のクロックパルスを使用する。また、図２の
（Ａ）の複合同期パルスは等化パルス区間と垂直同期パ
ルス区間を含み、等化パルス区間の間はパルスのロー状
態が２．３μｓｅｃ維持され、垂直同期パルス区間の間
はパルスのロー状態が２７μｓｅｃ維持される。上述の
ように構成された本発明回路の動作説明を図１と図２の
（Ａ）〜図２の（Ｌ）を参照して詳細に説明する。
【０００７】本発明の回路動作は垂直同期パルス区間を
認識するものから始まる。垂直同期パルス区間信号を認
識した後に垂直同期パルス区間の初めから水平同期パル
ス信号を合うときまでの奇数フィールドであるときと偶
数フィールドであるときとの時間差異を計算して奇数フ
ィールドであるか偶数フィールドであるかを判断するも
のである。
認識するものから始まる。垂直同期パルス区間信号を認
識した後に垂直同期パルス区間の初めから水平同期パル
ス信号を合うときまでの奇数フィールドであるときと偶
数フィールドであるときとの時間差異を計算して奇数フ
ィールドであるか偶数フィールドであるかを判断するも
のである。
【０００８】前記垂直同期パルス信号を認識した第１カ
ウンタ部１００の同期カウンタ１０はカウントを始作し
てカウンタ値が“８”になったときＪＫフリップフロッ
プ３０の正出力（Ｑ）をハイ状態に作る（図２の（Ｅ）
のタイミング図）。また、等化パルス区間でパルスのロ
ー状態のレベルは約２．３μｓｅｃの間に維持され、映
像信号区間でパルスロー状態のレベルは約４．９μｓｅ
ｃの間に維持されるので、同期カウンタ１０は８個のク
ロックをカウントする前にクリアされて等化パルス区間
ではＪＫフリップフロップ３０の出力がハイ状態になる
ことができない。
ウンタ部１００の同期カウンタ１０はカウントを始作し
てカウンタ値が“８”になったときＪＫフリップフロッ
プ３０の正出力（Ｑ）をハイ状態に作る（図２の（Ｅ）
のタイミング図）。また、等化パルス区間でパルスのロ
ー状態のレベルは約２．３μｓｅｃの間に維持され、映
像信号区間でパルスロー状態のレベルは約４．９μｓｅ
ｃの間に維持されるので、同期カウンタ１０は８個のク
ロックをカウントする前にクリアされて等化パルス区間
ではＪＫフリップフロップ３０の出力がハイ状態になる
ことができない。
【０００９】しかし、パルスのロー状態のレベルが２７
μｓｅｃの間に維持される垂直同期パルス区間において
は最大１４個のクロックまでカウントすることができる
ので、垂直同期パルス区間を検出するための充分な時間
（８個のクロック；１６μｓｅｃ）を本回路を確保して
いる。その後、同期カウンタ１０が８個のクロックをカ
ウントして垂直同期パルス区間を検出すると、ＪＫフリ
ップフロップ３０がセットされ、ＪＫフリップフロップ
３０の負出力
μｓｅｃの間に維持される垂直同期パルス区間において
は最大１４個のクロックまでカウントすることができる
ので、垂直同期パルス区間を検出するための充分な時間
（８個のクロック；１６μｓｅｃ）を本回路を確保して
いる。その後、同期カウンタ１０が８個のクロックをカ
ウントして垂直同期パルス区間を検出すると、ＪＫフリ
ップフロップ３０がセットされ、ＪＫフリップフロップ
３０の負出力
【００１０】
【外１】
【００１１】はロー状態となる。このロー状態信号はＡ
ＮＤゲート１５を通じて、同期カウンタ１０のクリア端
子に入力されるので、同期カウンタ１０はカウンティン
グ動作を止める。第２カウンタ部２００の同期カウンタ
４０，５０は４ビットカウンタを並列連結して８ビット
カウンタによって拡張させたものである（以下、８ビッ
トカウンタという）。
ＮＤゲート１５を通じて、同期カウンタ１０のクリア端
子に入力されるので、同期カウンタ１０はカウンティン
グ動作を止める。第２カウンタ部２００の同期カウンタ
４０，５０は４ビットカウンタを並列連結して８ビット
カウンタによって拡張させたものである（以下、８ビッ
トカウンタという）。
【００１２】上述の第１カウンタ部１００のＪ／Ｋ Ｆ
／Ｆ３０の出力信号がハイ状態であるときのみ、８ビッ
トカウンタがカウント動作を開始する。前記８ビットカ
ウンタが３０（６０μｓｅｃ）をカウントしたときの
み、ＡＮＤゲート６０がハイ状態となり（図２の（Ｆ）
のタイミング図）、ＪＫフリップフロップ８０の正出力
（Ｑ）は第１カウンタ部１００のＡＮＤゲート２０のハ
イ状態信号によってハイ状態信号を維持するが、第２カ
ウンタ部２００のＡＮＤゲート６０の出力信号によって
ロー状態を維持し、６０μｓｅｃの間ハイ状態を維持す
るウインドー信号を作る（図２の（Ｈ）のタイミング
図）。
／Ｆ３０の出力信号がハイ状態であるときのみ、８ビッ
トカウンタがカウント動作を開始する。前記８ビットカ
ウンタが３０（６０μｓｅｃ）をカウントしたときの
み、ＡＮＤゲート６０がハイ状態となり（図２の（Ｆ）
のタイミング図）、ＪＫフリップフロップ８０の正出力
（Ｑ）は第１カウンタ部１００のＡＮＤゲート２０のハ
イ状態信号によってハイ状態信号を維持するが、第２カ
ウンタ部２００のＡＮＤゲート６０の出力信号によって
ロー状態を維持し、６０μｓｅｃの間ハイ状態を維持す
るウインドー信号を作る（図２の（Ｈ）のタイミング
図）。
【００１３】このとき、ＪＫフリップフロップ８０の正
出力（Ｑ）がハイ状態であるときのみ、水平同期パルス
信号がＡＮＤゲート９０の出力として伝達されるので、
奇数／偶数フィールドに関係なしに一度の水平同期パル
ス信号がＤフリップフロップ９５の正出力（Ｑ）によっ
て一つのフィールドからただ一度のみクロッキングが起
る。
出力（Ｑ）がハイ状態であるときのみ、水平同期パルス
信号がＡＮＤゲート９０の出力として伝達されるので、
奇数／偶数フィールドに関係なしに一度の水平同期パル
ス信号がＤフリップフロップ９５の正出力（Ｑ）によっ
て一つのフィールドからただ一度のみクロッキングが起
る。
【００１４】偶数フィールドの場合、ＪＫフリップフロ
ップ８０の正出力（Ｑ）（図２の（Ｈ）のタイミング
図）がハイ状態になったときから約１５μｓｅｃ（７〜
８をカウントした時間）後にフィールド検出部３００の
ＡＮＤゲート９０の出力（図２の（Ｉ）のタイミング
図）がＤフリップフロップをクロッキングさせる。この
とき、８ビットカウンタの上位４ビットはすべて“ＬＯ
Ｗ”値をもっているので、ＯＲゲート７０の出力（図２
の（Ｇ）のタイミング図）値がロー状態になってＤフリ
ップフロップ９５の出力はロー状態になって次の垂直同
期パルス区間まで継続ロー状態を維持する。
ップ８０の正出力（Ｑ）（図２の（Ｈ）のタイミング
図）がハイ状態になったときから約１５μｓｅｃ（７〜
８をカウントした時間）後にフィールド検出部３００の
ＡＮＤゲート９０の出力（図２の（Ｉ）のタイミング
図）がＤフリップフロップをクロッキングさせる。この
とき、８ビットカウンタの上位４ビットはすべて“ＬＯ
Ｗ”値をもっているので、ＯＲゲート７０の出力（図２
の（Ｇ）のタイミング図）値がロー状態になってＤフリ
ップフロップ９５の出力はロー状態になって次の垂直同
期パルス区間まで継続ロー状態を維持する。
【００１５】また、奇数フィールドである場合には第２
カウンタ部２００のＪＫフリップフロップ８０の正出力
（Ｑ）（図２の（Ｈ）のタイミング図）がハイ状態にな
ったときから約４６μｓｅｃ（２３〜２４カウントした
時間）後にフィールド検出部３００のＡＮＤゲート９０
の出力（図２の（Ｊ）のタイミング図）がＤフリップフ
ロップをクロッキングさせる。このとき、８ビットカウ
ンタの上位４ビット幅の最小限に一つ以上はハイ状態な
ので、ＯＲゲート７０の出力（図２の（Ｇ）のタイミン
グ図）値がハイ状態になってＤフリップフロップ９５の
出力はハイ状態になって次の垂直同期パルス区間まで継
続ハイ状態を維持する。
カウンタ部２００のＪＫフリップフロップ８０の正出力
（Ｑ）（図２の（Ｈ）のタイミング図）がハイ状態にな
ったときから約４６μｓｅｃ（２３〜２４カウントした
時間）後にフィールド検出部３００のＡＮＤゲート９０
の出力（図２の（Ｊ）のタイミング図）がＤフリップフ
ロップをクロッキングさせる。このとき、８ビットカウ
ンタの上位４ビット幅の最小限に一つ以上はハイ状態な
ので、ＯＲゲート７０の出力（図２の（Ｇ）のタイミン
グ図）値がハイ状態になってＤフリップフロップ９５の
出力はハイ状態になって次の垂直同期パルス区間まで継
続ハイ状態を維持する。
【００１６】
【発明の効果】したがって、上述のように本発明はビデ
オ信号の２：１飛越走査映像信号をハードウェア的に処
理するので、高い信頼度をもって奇数と偶数フィールド
を検出できる効果がある。
オ信号の２：１飛越走査映像信号をハードウェア的に処
理するので、高い信頼度をもって奇数と偶数フィールド
を検出できる効果がある。
【図１】本発明による奇数／偶数フィールド検出回路図
である。
である。
【図２】図１の各部分別の波形図である。
１０，４０，５０ 同期カウンタ １５，２０，６０，９０ ＡＮＤゲート ３０，８０ ＪＫフリップフロップ ７０ ＯＲゲート ９５ Ｄフリップフロップ １００ 第１カウンタ部 ２００ 第２カウンタ部 ３００ 第３カウンタ部
Claims (1)
- 【請求項１】 奇数／偶数フィールド検出装置におい
て、 複合同期信号発生部とクロック発生回路とリセット回路
の信号から垂直同期信号を検出するためのＡＮＤゲート
１５，２０および同期カウンタ１０とＪＫフリップフロ
ップ３０とから構成された第１カウンタ部１００と、 前記第１カウンタ部１００の出力信号とクロック発生回
路とリセット回路の信号を入力としてウィンドウ信号と
クロックカウンタパルスを発生するための同期カウンタ
４０，５０を並列連結した８ビットカウンタとＡＮＤゲ
ート６０、ＯＲゲート７０およびＪＫフリップフロップ
８０とから構成された第２カウンタ部２００と、 前記第２カウンタ部２００の出力信号と水平同期信号の
入力から垂直同期パルスと水平同期パルスとの時間を計
算して奇数／偶数のフィールドを判断して出力させるた
めのＡＮＤゲート９とＤフリップフロップ１０とから構
成されたフィールド検出部３００とを具備してなること
を特徴とする奇数／偶数フィールド検出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR25679/1991 | 1991-12-31 | ||
| KR1019910025679A KR950005054B1 (ko) | 1991-12-31 | 1991-12-31 | 기수/우수의 필드 검출장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0686093A true JPH0686093A (ja) | 1994-03-25 |
| JP2549492B2 JP2549492B2 (ja) | 1996-10-30 |
Family
ID=19327153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4349254A Expired - Fee Related JP2549492B2 (ja) | 1991-12-31 | 1992-12-28 | 映像信号の奇数／偶数フィールド検出装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5327175A (ja) |
| JP (1) | JP2549492B2 (ja) |
| KR (1) | KR950005054B1 (ja) |
| CN (1) | CN1043000C (ja) |
| DE (1) | DE4244419A1 (ja) |
| GB (1) | GB2263028B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001090449A1 (en) * | 2000-05-25 | 2001-11-29 | Nanogate Ltd. | A method for growing single crystals |
| US9194939B2 (en) | 2010-07-28 | 2015-11-24 | Panasonic Intellectual Property Management Co., Ltd. | Radar apparatus |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303085A (en) | 1992-02-07 | 1994-04-12 | Rallison Richard D | Optically corrected helmet mounted display |
| US5864326A (en) | 1992-02-07 | 1999-01-26 | I-O Display Systems Llc | Depixelated visual display |
| US6097543A (en) | 1992-02-07 | 2000-08-01 | I-O Display Systems Llc | Personal visual display |
| US5526022A (en) | 1993-01-06 | 1996-06-11 | Virtual I/O, Inc. | Sourceless orientation sensor |
| JPH06245098A (ja) * | 1993-02-16 | 1994-09-02 | Sharp Corp | フィールド決定回路 |
| US5991087A (en) | 1993-11-12 | 1999-11-23 | I-O Display System Llc | Non-orthogonal plate in a virtual reality or heads up display |
| US6160666A (en) | 1994-02-07 | 2000-12-12 | I-O Display Systems Llc | Personal visual display system |
| US5903395A (en) | 1994-08-31 | 1999-05-11 | I-O Display Systems Llc | Personal visual display system |
| US6226044B1 (en) * | 1994-11-30 | 2001-05-01 | The United States Of America As Represented By The Secretary Of The Army | Field synchronization system and technique |
| US5608461A (en) * | 1995-03-29 | 1997-03-04 | Silicon Graphics, Inc. | Programmable video frame detector |
| EP0737004A1 (en) * | 1995-04-05 | 1996-10-09 | Thomson Consumer Electronics, Inc. | Field type detector for video signal |
| US5991085A (en) | 1995-04-21 | 1999-11-23 | I-O Display Systems Llc | Head-mounted personal visual display apparatus with image generator and holder |
| US6122604A (en) * | 1996-12-02 | 2000-09-19 | Dynacolor Inc. | Digital protection circuit for CRT based display systems |
| DE19801732A1 (de) * | 1998-01-19 | 1999-07-22 | Thomson Brandt Gmbh | Schaltung zur Aufbereitung von Synchronsignalen |
| TW468339B (en) * | 1998-09-14 | 2001-12-11 | Sony Corp | External synchronizing system and camera system using thereof |
| FR2831755A1 (fr) * | 2001-10-30 | 2003-05-02 | St Microelectronics Sa | Procede et dispositif de detection de la parite des trames successives d'un signal video entrelace |
| JP2007504738A (ja) * | 2003-09-01 | 2007-03-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | シグニチャ計算を有する集積回路 |
| CA2569397C (en) * | 2004-06-07 | 2019-11-26 | Cfph, Llc | System and method for managing financial market information |
| US7499098B2 (en) * | 2005-06-07 | 2009-03-03 | Seiko Epson Corporation | Method and apparatus for determining the status of frame data transmission from an imaging device |
| CN104320564B (zh) * | 2014-10-22 | 2018-03-16 | 中国电子科技集团公司第四十一研究所 | 一种基于fpga实现视频信号触发同步的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5714258A (en) * | 1980-06-30 | 1982-01-25 | Mitsubishi Electric Corp | Field discrimination circuit for television signal |
| JPS6051301B2 (ja) * | 1980-08-14 | 1985-11-13 | 松下電器産業株式会社 | フィ−ルド識別装置 |
| DE3443925C1 (de) * | 1984-12-01 | 1986-01-30 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Unterscheiden der beiden Halbbilder in einem Fernsehsignal |
| US4827341A (en) * | 1986-12-16 | 1989-05-02 | Fuji Photo Equipment Co., Ltd. | Synchronizing signal generating circuit |
| US5025496A (en) * | 1990-05-07 | 1991-06-18 | Rca Licensing Corporation | Odd/even field detector for video signals |
-
1991
- 1991-12-31 KR KR1019910025679A patent/KR950005054B1/ko not_active Expired - Fee Related
-
1992
- 1992-12-28 JP JP4349254A patent/JP2549492B2/ja not_active Expired - Fee Related
- 1992-12-29 DE DE4244419A patent/DE4244419A1/de not_active Ceased
- 1992-12-30 US US07/998,726 patent/US5327175A/en not_active Expired - Lifetime
- 1992-12-31 GB GB9227138A patent/GB2263028B/en not_active Expired - Fee Related
- 1992-12-31 CN CN92113848A patent/CN1043000C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001090449A1 (en) * | 2000-05-25 | 2001-11-29 | Nanogate Ltd. | A method for growing single crystals |
| US9194939B2 (en) | 2010-07-28 | 2015-11-24 | Panasonic Intellectual Property Management Co., Ltd. | Radar apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2263028B (en) | 1995-09-13 |
| GB9227138D0 (en) | 1993-02-24 |
| GB2263028A (en) | 1993-07-07 |
| CN1043000C (zh) | 1999-04-14 |
| US5327175A (en) | 1994-07-05 |
| DE4244419A1 (ja) | 1993-07-01 |
| KR930015669A (ko) | 1993-07-24 |
| JP2549492B2 (ja) | 1996-10-30 |
| KR950005054B1 (ko) | 1995-05-17 |
| CN1076580A (zh) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0686093A (ja) | 映像信号の奇数／偶数フィールド検出装置 | |
| JPS61134183A (ja) | テレビジヨン信号のフイールド識別回路 | |
| US4763341A (en) | Digital timing using a state machine | |
| JPH05268545A (ja) | テレビジョン信号種類判別装置 | |
| JPH0119789B2 (ja) | ||
| JP2574896B2 (ja) | フィールド判別装置 | |
| JPS6028456B2 (ja) | 同期装置 | |
| JPH04100339A (ja) | フレーム・クロック断検出回路 | |
| JPH04324764A (ja) | 同期判定装置 | |
| JP2961750B2 (ja) | マイクロコンピュータ | |
| JPH11505399A (ja) | 垂直同期信号検出器 | |
| JPH07210106A (ja) | 等価パルス期間無効判別回路 | |
| JPS6087573A (ja) | フイ−ルド判別回路 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JPH0634665A (ja) | デジタル・オシロスコープのグリッチ検出装置 | |
| KR930006696Y1 (ko) | 형상검출회로의 아날로그신호 비교회로 | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JPS5816786B2 (ja) | テレビ信号フレ−ム同期検出方式 | |
| JPS5951679A (ja) | 複合映像信号判定方法及びその回路 | |
| JPS6016071A (ja) | ビデオ同期信号分離回路 | |
| JPH05260341A (ja) | フレームパルス検出回路 | |
| JPS6387092A (ja) | ビデオ入力装置 | |
| JPH01314451A (ja) | 位相ジッタ検知回路 | |
| JPS62245870A (ja) | フイ−ルド判別方式 | |
| JPS6031686A (ja) | 周波数カウンタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |