JPS5951679A - 複合映像信号判定方法及びその回路 - Google Patents
複合映像信号判定方法及びその回路Info
- Publication number
- JPS5951679A JPS5951679A JP57162762A JP16276282A JPS5951679A JP S5951679 A JPS5951679 A JP S5951679A JP 57162762 A JP57162762 A JP 57162762A JP 16276282 A JP16276282 A JP 16276282A JP S5951679 A JPS5951679 A JP S5951679A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- synchronizing
- horizontal
- composite video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title description 7
- 238000000034 method Methods 0.000 title description 5
- 238000000926 separation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複合映像信号を入力として、信号の内容を、
ハードコピーする印刷装置における、複合映像信号判定
方法及びその回路に関するものである。
ハードコピーする印刷装置における、複合映像信号判定
方法及びその回路に関するものである。
従来この種の装置での入力信号の有無の判定を行なう場
合には、検波回路を設けて、−波電圧により、判定を行
なう方法がとられている。
合には、検波回路を設けて、−波電圧により、判定を行
なう方法がとられている。
特に中間周波数信号処理（１Ｆ処理）機能により、簡単
に判定機能は付加できる。しかし、複合映像信号を入力
とするシステムにおいては、独立の検波回路・判定回路
が必要となる。又これらの検波回路による判定方法だと
、ノイズの多い信号や、入力信号の正規性をチェックす
ることは、困難であった。
に判定機能は付加できる。しかし、複合映像信号を入力
とするシステムにおいては、独立の検波回路・判定回路
が必要となる。又これらの検波回路による判定方法だと
、ノイズの多い信号や、入力信号の正規性をチェックす
ることは、困難であった。
本発明の目的は、同期パルスの計数を行ない、入力とす
る信号の正規性をチェックすると同時に、入力の有無を
判定することにある。
る信号の正規性をチェックすると同時に、入力の有無を
判定することにある。
本発明の特徴は、入力である複合映像信号より、同期分
陰回路により、同期信号を分離する。さらにその同期信
号を、水平・垂直分離回路により、水平と垂直の同期信
号に分陰する。そしてこの垂直同期信号により、計数器
のリセットをかけ、水平の同期信号の数をカウントする
。規定のカウント数、例えばＮＴＳＯ信号では２６７カ
ウントに達した時の同期信号のレベルを判定して、レベ
ルの値により、入力の有無を判定することにある第１図
は、本発明に関わるブロック図であり、１は複合映像入
力信号で同期分離回路２の入力となり出力として、映像
信号５及び同期信号６を出す。３は水平・垂直分離回路
であり、同期信号６を入力として、水平同期信号７及び
垂直同期信号８を出力する。４は計数器であり、垂直同
期信号８をリセット入力とし、水平同期信号７がカウン
ト入力となり、アウト信号１４を出力する。９は判定回
路であり、アウト信号１４と同期信号６を入力として、
判定出力信号１ｏを出力とする。
陰回路により、同期信号を分離する。さらにその同期信
号を、水平・垂直分離回路により、水平と垂直の同期信
号に分陰する。そしてこの垂直同期信号により、計数器
のリセットをかけ、水平の同期信号の数をカウントする
。規定のカウント数、例えばＮＴＳＯ信号では２６７カ
ウントに達した時の同期信号のレベルを判定して、レベ
ルの値により、入力の有無を判定することにある第１図
は、本発明に関わるブロック図であり、１は複合映像入
力信号で同期分離回路２の入力となり出力として、映像
信号５及び同期信号６を出す。３は水平・垂直分離回路
であり、同期信号６を入力として、水平同期信号７及び
垂直同期信号８を出力する。４は計数器であり、垂直同
期信号８をリセット入力とし、水平同期信号７がカウン
ト入力となり、アウト信号１４を出力する。９は判定回
路であり、アウト信号１４と同期信号６を入力として、
判定出力信号１ｏを出力とする。
第２図は第１図の各部の波形を示すものであり、波形Ａ
、Ｂ、Ｏは第１フイールドに対応する波形であり、波形
Ａは同期信号６を示し、波形Ｂは水平同期信号７を示し
、更に、波形Ｃは、垂直同期信号８を示す。波形り、に
、Ｆは第２フイールドに対応する、同期信号６．水平同
期信号７．垂直同期信号８を示す。
、Ｂ、Ｏは第１フイールドに対応する波形であり、波形
Ａは同期信号６を示し、波形Ｂは水平同期信号７を示し
、更に、波形Ｃは、垂直同期信号８を示す。波形り、に
、Ｆは第２フイールドに対応する、同期信号６．水平同
期信号７．垂直同期信号８を示す。
第３図は、第１図の水平・垂直同期分離回路３の一具体
例であり、単安定マルチバイブレータ−１１は、同期信
号６を入力とし水平同期信号７を出力とする。Ｄタイプ
フリップフロップ１２は、水平同期信号７をａｐ端子入
力とし同期信号６をＤ端子入力として、Ｑ端子に垂直同
期信号８を出力とする。
例であり、単安定マルチバイブレータ−１１は、同期信
号６を入力とし水平同期信号７を出力とする。Ｄタイプ
フリップフロップ１２は、水平同期信号７をａｐ端子入
力とし同期信号６をＤ端子入力として、Ｑ端子に垂直同
期信号８を出力とする。
第４図は、テレビジョン画面１５でのインターレースの
状態を示す図であり、点線１６は第１フイールドの走査
線を示し、実＃１１１７は第２フイールドの走査線を示
すものである。点線１６と実線１７によって一画面の走
査がなされ画面を表示する。
状態を示す図であり、点線１６は第１フイールドの走査
線を示し、実＃１１１７は第２フイールドの走査線を示
すものである。点線１６と実線１７によって一画面の走
査がなされ画面を表示する。
次に動作について説明する。複合映像信号１は同期分６
１ト回路２によって映像信号５及び同期信号６に分離さ
れる。次にこの同期信号６は、水平・垂直同期分離回路
８により、水平同期信号７と垂直同期信号８に分離され
る。この際、水平・垂直同期分離回路は図３に示すよう
に、モノマルチバイブレータ１１により、一定のパルス
巾の水平同期信号を作り出す。この水平パルスをＤタイ
プフリップフロップ１２のクロックパルスとして、また
同期信号６をＤ入力として動作させる。この時、クロッ
クパルス７は、立ち下りでＤフリップフロップのクロッ
クとして入力を判定し出力に垂直同期信号８が出力され
る。
１ト回路２によって映像信号５及び同期信号６に分離さ
れる。次にこの同期信号６は、水平・垂直同期分離回路
８により、水平同期信号７と垂直同期信号８に分離され
る。この際、水平・垂直同期分離回路は図３に示すよう
に、モノマルチバイブレータ１１により、一定のパルス
巾の水平同期信号を作り出す。この水平パルスをＤタイ
プフリップフロップ１２のクロックパルスとして、また
同期信号６をＤ入力として動作させる。この時、クロッ
クパルス７は、立ち下りでＤフリップフロップのクロッ
クとして入力を判定し出力に垂直同期信号８が出力され
る。
次にこの垂直同期信号８で、計数器４のリセットをして
、水平同期信号７の数をカウントする。
、水平同期信号７の数をカウントする。
このカウント数が一定値に達した時、例えば、ＮＴＳＯ
信号では２６７に達した時の同期信号６のレベルが、Ｈ
ｌｇＨであれば入力信号が正常と判定し、その結果を１
０に出力する。
信号では２６７に達した時の同期信号６のレベルが、Ｈ
ｌｇＨであれば入力信号が正常と判定し、その結果を１
０に出力する。
第１図の計数器４１判定回路９部の装置は、マイクロコ
ンピュータ（ｃｐｕ）により、実施しても同様の考え方
ができる。
ンピュータ（ｃｐｕ）により、実施しても同様の考え方
ができる。
本発明により、誤動作の少ない入力状況の（ｆ７ｉｔ詔
が可能であり、入力信号のノイズの判定にも、有ゝ効な
方法である。本方法は、信号の内容のハードコピー装置
４以外にも、映像信号を特徴とする請求器には、実用可
能である。又、図４に示した奇数・偶数のフィールドの
判定が必要な場合であると、本発明で示したシステムに
おいて、図１の計数器４、判定回路９をＣＰＵ構成とし
て、ＣＰＨのソフトウェアにより、計数器の規定カウン
ト数を変更するだけで、奇数と偶数のフィールド判定が
可能となる。従って、フィールド判定回路と、入力判定
回路が同じハードウェア構成で可能となる。
が可能であり、入力信号のノイズの判定にも、有ゝ効な
方法である。本方法は、信号の内容のハードコピー装置
４以外にも、映像信号を特徴とする請求器には、実用可
能である。又、図４に示した奇数・偶数のフィールドの
判定が必要な場合であると、本発明で示したシステムに
おいて、図１の計数器４、判定回路９をＣＰＵ構成とし
て、ＣＰＨのソフトウェアにより、計数器の規定カウン
ト数を変更するだけで、奇数と偶数のフィールド判定が
可能となる。従って、フィールド判定回路と、入力判定
回路が同じハードウェア構成で可能となる。
第１図は本発明のブロック構成図を示す。第２図は本発
明の第１図におけるタイミングチャートを示す。第３図
は本発明の第１図のさらにくわしいブロック図である。 第４図はテレビジョンのインターレースの説明である。 以上 出願人 エプソン株式会社 代理人 弁理士 最上 務
明の第１図におけるタイミングチャートを示す。第３図
は本発明の第１図のさらにくわしいブロック図である。 第４図はテレビジョンのインターレースの説明である。 以上 出願人 エプソン株式会社 代理人 弁理士 最上 務
Claims (1)
- 複合映像信号から分離した同期信号を入力として、更に
、前記同期信号から分１１；Ｉｌｉ Ｌ／た、垂直同期
信号により、計数器のリセットをかけ、前記同期信号か
ら分熱した水平同期信号の数を、前記計数器でカウント
し、規定したカウント数に達した時の、前記入力とした
同期信号の値の判定を行ない、判定結果により、複合映
像信号の入力の無有を判定する複合映像信号判定方法及
びその回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162762A JPS5951679A (ja) | 1982-09-17 | 1982-09-17 | 複合映像信号判定方法及びその回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162762A JPS5951679A (ja) | 1982-09-17 | 1982-09-17 | 複合映像信号判定方法及びその回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5951679A true JPS5951679A (ja) | 1984-03-26 |
Family
ID=15760740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57162762A Pending JPS5951679A (ja) | 1982-09-17 | 1982-09-17 | 複合映像信号判定方法及びその回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951679A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63272556A (ja) * | 1987-05-01 | 1988-11-10 | Ricoh Co Ltd | ビデオプリンタ |
| JPS6453078A (en) * | 1987-08-18 | 1989-03-01 | Japan Res Dev Corp | Fluid compressor |
-
1982
- 1982-09-17 JP JP57162762A patent/JPS5951679A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63272556A (ja) * | 1987-05-01 | 1988-11-10 | Ricoh Co Ltd | ビデオプリンタ |
| JPS6453078A (en) * | 1987-08-18 | 1989-03-01 | Japan Res Dev Corp | Fluid compressor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549492B2 (ja) | 映像信号の奇数／偶数フィールド検出装置 | |
| US4792852A (en) | Vertical synchronizing signal detection circuit | |
| US5031041A (en) | Digital detector/filter for synchronizing signals | |
| GB2077549A (en) | Vertical synchronizing signal detecting methods | |
| JPS5951679A (ja) | 複合映像信号判定方法及びその回路 | |
| JP3043307B2 (ja) | 同期信号判定方法及び装置 | |
| US7777813B2 (en) | Color burst automatic detection device | |
| JP3997914B2 (ja) | 水平同期信号分離回路及び水平同期信号分離装置 | |
| JPH025073B2 (ja) | ||
| EP0470643A1 (en) | Color field detection circuit of pal video signal | |
| JP2574896B2 (ja) | フィールド判別装置 | |
| JPH0445341Y2 (ja) | ||
| KR0153976B1 (ko) | 동기 신호 검출 방법 | |
| JP2956457B2 (ja) | ディジタル映像信号自動識別回路 | |
| JP3525697B2 (ja) | 走査方式判別装置 | |
| KR0139790B1 (ko) | 피일드 인식 신호 발생회로 | |
| JPS62245870A (ja) | フイ−ルド判別方式 | |
| KR950011527B1 (ko) | 동기신호의 홀/짝수필드검출회로 및 그 방법 | |
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| JP3013357B2 (ja) | ビデオ信号識別回路及び画像機器 | |
| JPS6239995A (ja) | テレビジヨン信号処理装置 | |
| JPS55100792A (en) | Video recording and reproducing device | |
| JPS6141295A (ja) | 白黒・カラ−自動判定装置 | |
| JPH065896B2 (ja) | ビデオ同期信号分離回路 | |
| JPH03132164A (ja) | 同期分離回路 |