JPH0687472B2 - フィルムキャリアテープ - Google Patents
フィルムキャリアテープInfo
- Publication number
- JPH0687472B2 JPH0687472B2 JP11738388A JP11738388A JPH0687472B2 JP H0687472 B2 JPH0687472 B2 JP H0687472B2 JP 11738388 A JP11738388 A JP 11738388A JP 11738388 A JP11738388 A JP 11738388A JP H0687472 B2 JPH0687472 B2 JP H0687472B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- lead
- outer lead
- hole
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 <産業上の利用分野> 本発明は、TAB(Tape Automated Bonding)方式に使用
されるフィルムキャリアテープに関する。
されるフィルムキャリアテープに関する。
<従来の技術> 第5図はTAB方式による従来例のフィルムキャリアテー
プの要部平面図であり、第6図は第5図のVI−VI線に沿
う断面図である。これらの図において、1はフィルムキ
ャリアテープの要部を示している。このフィルムキャリ
アテープ1は、可とう性のテープ基材2を備えている。
テープ基材2の幅方向(図で上下方向)中央部には方形
の半導体チップ取り付け用のセンタデバイス孔3が、ま
た、このセンタデバイス孔3の外周にはセンタデバイス
孔3を取り囲むかたちで上下、左右の4箇所にアウタリ
ード孔4がそれぞれ形成されている。
プの要部平面図であり、第6図は第5図のVI−VI線に沿
う断面図である。これらの図において、1はフィルムキ
ャリアテープの要部を示している。このフィルムキャリ
アテープ1は、可とう性のテープ基材2を備えている。
テープ基材2の幅方向(図で上下方向)中央部には方形
の半導体チップ取り付け用のセンタデバイス孔3が、ま
た、このセンタデバイス孔3の外周にはセンタデバイス
孔3を取り囲むかたちで上下、左右の4箇所にアウタリ
ード孔4がそれぞれ形成されている。
テープ基材2のセンタデバイス孔3とアウタリード孔4
との間の部分はサポートテープ部5とされており、この
サポートテープ部5は架橋部6を介してアウタリード孔
4外方のテープ基材1に一体連結されている。テープ基
材1の表面上には、センタデバイス孔3を中心として上
述のサポートテープ部5およびアウタリード孔4を介し
て放射状に複数のリード端子7が配設されている。各リ
ード端子7の内方端部はセンタデバイス孔3に臨ませて
半導体チップ10に設けた突起電極11に接続されるインナ
リード部7aとされている。
との間の部分はサポートテープ部5とされており、この
サポートテープ部5は架橋部6を介してアウタリード孔
4外方のテープ基材1に一体連結されている。テープ基
材1の表面上には、センタデバイス孔3を中心として上
述のサポートテープ部5およびアウタリード孔4を介し
て放射状に複数のリード端子7が配設されている。各リ
ード端子7の内方端部はセンタデバイス孔3に臨ませて
半導体チップ10に設けた突起電極11に接続されるインナ
リード部7aとされている。
リード端子7の外方のアウタリード孔4に臨む部分は図
外の基板やリードフレーム等へボンディングされるアウ
タリード部7bとされ、さらに、このアウタリード部7bの
外方には半導体チップ10の動作を調べるためのテストパ
ッド部7cとされる。
外の基板やリードフレーム等へボンディングされるアウ
タリード部7bとされ、さらに、このアウタリード部7bの
外方には半導体チップ10の動作を調べるためのテストパ
ッド部7cとされる。
12は半導体チップ10のボンディング時やリード端子7の
パターン形成時の位置決め用兼テープ送り用となるパー
フォレーション孔である。
パターン形成時の位置決め用兼テープ送り用となるパー
フォレーション孔である。
半導体チップ10が取り付けられた上記構成のフィルムキ
ャリアテープ1を図外の基板やリードフレーム等に実装
するには、まず、リード端子7のアウタリード部7bおよ
び架橋部6をポンチ等で打ち抜いて第7図に示すような
デバイス14を得る。次に、このデバイス14に対してはそ
のアウタリード部7bのフォーミング加工を行う。そし
て、デバイス14のアウタリード部7bと図外の基板やリー
ドフレーム等とを互いに位置合わせした状態で熱圧着等
によるボンディングをする。
ャリアテープ1を図外の基板やリードフレーム等に実装
するには、まず、リード端子7のアウタリード部7bおよ
び架橋部6をポンチ等で打ち抜いて第7図に示すような
デバイス14を得る。次に、このデバイス14に対してはそ
のアウタリード部7bのフォーミング加工を行う。そし
て、デバイス14のアウタリード部7bと図外の基板やリー
ドフレーム等とを互いに位置合わせした状態で熱圧着等
によるボンディングをする。
ところで、従来、デバイス14を上記打ち抜き加工に用い
た金型から取り出して、あるいはアウタリード部7bを上
記フォーミング加工に用いた金型から取り出して次工程
に移送する際には、第8図の平面図および第9図の断面
図に示すような移送ノズル15を用いてデバイス14を吸着
して移送するようにしている。また、デバイス14を基板
やリードフレーム等のボンディング位置に移送する前に
は、予めそのボンディング位置からの位置ずれを検出し
て移送量を補正制御するが、その補正制御の際にも、移
送ノズル15でデバイス14を吸着した状態でTVカメラ等を
用いてその位置合わせのための認識処理を行っている。
た金型から取り出して、あるいはアウタリード部7bを上
記フォーミング加工に用いた金型から取り出して次工程
に移送する際には、第8図の平面図および第9図の断面
図に示すような移送ノズル15を用いてデバイス14を吸着
して移送するようにしている。また、デバイス14を基板
やリードフレーム等のボンディング位置に移送する前に
は、予めそのボンディング位置からの位置ずれを検出し
て移送量を補正制御するが、その補正制御の際にも、移
送ノズル15でデバイス14を吸着した状態でTVカメラ等を
用いてその位置合わせのための認識処理を行っている。
ところで、移送ノズル15でデバイス14を吸着させた状態
では、移送ノズル15によってデバイス14の中央部からサ
ポートテープ部5までの大半部分が覆われた状態となっ
てしまう。したがって、この状態でTVカメラを用いた認
識処理による位置ずれ補正を行う場合は、アウタリード
部7bの先端部がリード切断時に変形したり、あるいはそ
のリード高さが安定しないこともあって、従来は、リー
ド切断等による変形のおそれがないアウタリード部7bの
サポートテープ部近傍の付け根部7bを位置合わせの基準
としている。
では、移送ノズル15によってデバイス14の中央部からサ
ポートテープ部5までの大半部分が覆われた状態となっ
てしまう。したがって、この状態でTVカメラを用いた認
識処理による位置ずれ補正を行う場合は、アウタリード
部7bの先端部がリード切断時に変形したり、あるいはそ
のリード高さが安定しないこともあって、従来は、リー
ド切断等による変形のおそれがないアウタリード部7bの
サポートテープ部近傍の付け根部7bを位置合わせの基準
としている。
<発明が解決しようとする課題> ところで、上記の位置合わせの精度を高めるためには、
TVカメラの撮影画像を高倍率にする必要があるが、高倍
率の撮影画像下ではその撮影画像である第10図に示すよ
うに、デバイス14の一部しか位置合わせ作業者の認識視
野内に収まらなくなる。すなわち、認識視野が非常に限
定されたものとなる。
TVカメラの撮影画像を高倍率にする必要があるが、高倍
率の撮影画像下ではその撮影画像である第10図に示すよ
うに、デバイス14の一部しか位置合わせ作業者の認識視
野内に収まらなくなる。すなわち、認識視野が非常に限
定されたものとなる。
一方、各リード端子7それぞれのアウタリード部7bは、
限定された認識視野内ではいずれも各形状が同一認識パ
ターンとなる上、このような同一認識パターンが多数存
在する。したがって、リード端子が例えば1ピッチ分だ
けずれた場合でも、TVカメラ等による認識パターンは同
一となって、位置合わせが正しいものと誤って認識処理
されてしまい、その結果、ボンディング後にリード端子
7が1ピッチ分ずれた不良品が製作されてしまうという
問題がある。さらに、アウタリード部7bはサポートテー
プ部5の表面に形成されているので、サポートテープ部
5との間に段差が生じている。したがって、このような
段差がある状態で高倍率下での認識処理を行うと、第10
図の点線部分XIの画像である第11図に示すように、その
点線部分XIの2値化画像(図中のハッチング部分)の輪
郭16が極めて不鮮明となり、そのため、上記位置合わせ
を正確に行なうことが困難となってボンディング精度が
低下するという問題を生じる。
限定された認識視野内ではいずれも各形状が同一認識パ
ターンとなる上、このような同一認識パターンが多数存
在する。したがって、リード端子が例えば1ピッチ分だ
けずれた場合でも、TVカメラ等による認識パターンは同
一となって、位置合わせが正しいものと誤って認識処理
されてしまい、その結果、ボンディング後にリード端子
7が1ピッチ分ずれた不良品が製作されてしまうという
問題がある。さらに、アウタリード部7bはサポートテー
プ部5の表面に形成されているので、サポートテープ部
5との間に段差が生じている。したがって、このような
段差がある状態で高倍率下での認識処理を行うと、第10
図の点線部分XIの画像である第11図に示すように、その
点線部分XIの2値化画像(図中のハッチング部分)の輪
郭16が極めて不鮮明となり、そのため、上記位置合わせ
を正確に行なうことが困難となってボンディング精度が
低下するという問題を生じる。
本発明は、このような問題点に鑑みてなされたものであ
って、高倍率下での上記認識処理を行う場合において
も、デバイスのボンディングの際の位置合わせ精度を高
めることができるようにすることを目的とする。
って、高倍率下での上記認識処理を行う場合において
も、デバイスのボンディングの際の位置合わせ精度を高
めることができるようにすることを目的とする。
<課題を解決するための手段> 本発明のフィルムキャリアテープにおいては、サポート
テープ部の外周縁部と、アウタリード部における前記サ
ポートテープ部近傍の付け根部との少なくとも一方側に
アウタリードボンディング位置合わせ用のマークがパタ
ーン形成されている。
テープ部の外周縁部と、アウタリード部における前記サ
ポートテープ部近傍の付け根部との少なくとも一方側に
アウタリードボンディング位置合わせ用のマークがパタ
ーン形成されている。
<作用> 上記マークをアウタリードボンディング位置合わせ時の
基準とすることができ、かつ、形状が同一の他のアウタ
リード部と区分して識別できる特徴的な認識パターンと
して使用される。
基準とすることができ、かつ、形状が同一の他のアウタ
リード部と区分して識別できる特徴的な認識パターンと
して使用される。
<実施例> 以下、本発明を図面に示す実施例に基づいて説明する。
なお、本発明の実施例において、従来例と対応もしくは
相当する部分には、同一の符号を付す。
なお、本発明の実施例において、従来例と対応もしくは
相当する部分には、同一の符号を付す。
実施例1 第1図は本発明の実施例1に係るフィルムキャリアテー
プにおけるサポートテープ部の外周部とアウタリード部
との一部拡大平面図である。なお、この実施例1に係る
フィルムキャリアテープは基本的には従来例のそれと同
様の構成を有している。
プにおけるサポートテープ部の外周部とアウタリード部
との一部拡大平面図である。なお、この実施例1に係る
フィルムキャリアテープは基本的には従来例のそれと同
様の構成を有している。
第1図に示す本実施例のフィルムキャリアテープにおい
ては、各リード端子の内、一つのリード端子7における
アウタリード部7bのサポートテープ部5近傍の付け根部
7dにパターン形成された凸部17を有している。この凸部
17がアウタリードボンディング位置合わせ用のマークと
される。
ては、各リード端子の内、一つのリード端子7における
アウタリード部7bのサポートテープ部5近傍の付け根部
7dにパターン形成された凸部17を有している。この凸部
17がアウタリードボンディング位置合わせ用のマークと
される。
したがって、この構成により、凸部17を形成したアウタ
リード部7bは、移送ノズルによって遮蔽されることがな
く、かつ、アウタリード部7bの切断やフォーミングの影
響を受けにくいので、安定した認識箇所となる。このた
め、高いボンディング精度が得られる。しかも、第1図
の点線部分IIの2値化画像である第2図に示すように、
付け根部7dにおけるマークは特徴的な認識パターンとな
るため、形状が同一の他のアウタリード部7bとは明確に
識別することができることから、従来例のごとき認識誤
りを生じることもない。
リード部7bは、移送ノズルによって遮蔽されることがな
く、かつ、アウタリード部7bの切断やフォーミングの影
響を受けにくいので、安定した認識箇所となる。このた
め、高いボンディング精度が得られる。しかも、第1図
の点線部分IIの2値化画像である第2図に示すように、
付け根部7dにおけるマークは特徴的な認識パターンとな
るため、形状が同一の他のアウタリード部7bとは明確に
識別することができることから、従来例のごとき認識誤
りを生じることもない。
なお、パターン形状は凸部17に限定されるものではな
く、凹状等の他の形状とすることも可能である。また、
マークは単一のリード端子だけでなく、パターンの特徴
が認識できるならば、複数のリード端子に形成してもよ
い。
く、凹状等の他の形状とすることも可能である。また、
マークは単一のリード端子だけでなく、パターンの特徴
が認識できるならば、複数のリード端子に形成してもよ
い。
実施例2 第3図は本発明の実施例2に係るフィルムキャリアテー
プにおけるサポートテープ部の外周部とアウタリード部
との一部拡大平面図である。この実施例2では、フィル
ムキャリアテープにおけるサポートテープ部5の外周縁
部の一部に、該サポートテープ部5を切り欠いてなる凹
部18がパターン形成されており、これが実施例1と同様
のアウタリードボンディング位置合わせ用のマークとさ
れる。
プにおけるサポートテープ部の外周部とアウタリード部
との一部拡大平面図である。この実施例2では、フィル
ムキャリアテープにおけるサポートテープ部5の外周縁
部の一部に、該サポートテープ部5を切り欠いてなる凹
部18がパターン形成されており、これが実施例1と同様
のアウタリードボンディング位置合わせ用のマークとさ
れる。
したがって、この構成により、凹部18を形成したサポー
トテープ部5は、実施例1の場合と同様に、移送ノズル
によって遮蔽されることがなく、かつ、アウタリード部
7bの切断やフォーミングの影響を受けにくいので、安定
した認識箇所となる。このため、高いボンディング精度
が得られる。また、サポートテープ部5の凹部18形成部
分は、第3図の点線部分IVの画像である第4図に示すよ
うに、特徴的な認識パターンとなるため、認識誤りを生
じることがない。しかも、これに加えて、認識焦点をサ
ポートテープ部5に合わせれば、アウタリード部7bとサ
ポートテープ部5との段差の影響による画像輪郭の不鮮
明さも無いので、常に位置合わせを正確に行える。
トテープ部5は、実施例1の場合と同様に、移送ノズル
によって遮蔽されることがなく、かつ、アウタリード部
7bの切断やフォーミングの影響を受けにくいので、安定
した認識箇所となる。このため、高いボンディング精度
が得られる。また、サポートテープ部5の凹部18形成部
分は、第3図の点線部分IVの画像である第4図に示すよ
うに、特徴的な認識パターンとなるため、認識誤りを生
じることがない。しかも、これに加えて、認識焦点をサ
ポートテープ部5に合わせれば、アウタリード部7bとサ
ポートテープ部5との段差の影響による画像輪郭の不鮮
明さも無いので、常に位置合わせを正確に行える。
なお、パターン形状はこの実施例に限定されるものでは
なく、凸状等の他の形状とすることが可能であり、さら
には、サポートテープ部5に打ち抜き穴を設けることも
できる。また、マークはサポートテープ部の一箇所だけ
でなく、パターンの特徴が認識できるならば、複数箇所
に形成してもよい。
なく、凸状等の他の形状とすることが可能であり、さら
には、サポートテープ部5に打ち抜き穴を設けることも
できる。また、マークはサポートテープ部の一箇所だけ
でなく、パターンの特徴が認識できるならば、複数箇所
に形成してもよい。
さらに、アウタリード部7bとサポートテープ部5の双方
にマークを形成することもできる。
にマークを形成することもできる。
<発明の効果> 本発明によれば、サポートテープ部の外周縁部と、アウ
タリード部における前記サポートテープ部近傍の付け根
部との少なくとも一方側にアウタリードボンディング位
置合わせ用のマークをパターン形成したので、位置合わ
せの認識処理時に、上記のマークを位置決めの基準とす
ることができる。したがって、高精度のボンディングが
可能となる等の優れた効果が発揮される。
タリード部における前記サポートテープ部近傍の付け根
部との少なくとも一方側にアウタリードボンディング位
置合わせ用のマークをパターン形成したので、位置合わ
せの認識処理時に、上記のマークを位置決めの基準とす
ることができる。したがって、高精度のボンディングが
可能となる等の優れた効果が発揮される。
第1図ないし第4図は本発明の各実施例を示すもので、
第1図は実施例1に係るフィルムキャリアテープのサポ
ートテープ部の外周部とアウタリード部との一部拡大平
面図、第2図は第1図の点線部分IIの2値化処理画像を
示す図、第3図は実施例2に係るフィルムキャリアテー
プにおけるサポートテープ部の外周部とアウタリード部
との一部拡大平面図、第4図は第3図の点線部分IVの2
値化処理画像を示す図である。 第5図ないし第11図は従来例を示すもので、第5図はフ
ィルムキャリアテープに半導体チップを接合した状態を
示す平面図、第6図は第5図のVI−VI線に沿う断面図、
第7図はフィルムキャリアテープを打ち抜いて得られた
デバイスの平面図、第8図はデバイスを移送ノズルで吸
着した状態を示す平面図、第9図は同断面図、第10図は
第7図の点線部分Xの拡大平面図、第11図は第10図の点
線部分XIの2値化処理画像を示す図である。 1…フィルムキャリアテープ、2…テープ基材、3…セ
ンタデバイス孔、4…アウタリード孔、5…サポートテ
ープ部、7…リード端子、7a…インナリード部、7b…ア
ウタリード部、17…凸部(マーク)、18…凹部(マー
ク)。
第1図は実施例1に係るフィルムキャリアテープのサポ
ートテープ部の外周部とアウタリード部との一部拡大平
面図、第2図は第1図の点線部分IIの2値化処理画像を
示す図、第3図は実施例2に係るフィルムキャリアテー
プにおけるサポートテープ部の外周部とアウタリード部
との一部拡大平面図、第4図は第3図の点線部分IVの2
値化処理画像を示す図である。 第5図ないし第11図は従来例を示すもので、第5図はフ
ィルムキャリアテープに半導体チップを接合した状態を
示す平面図、第6図は第5図のVI−VI線に沿う断面図、
第7図はフィルムキャリアテープを打ち抜いて得られた
デバイスの平面図、第8図はデバイスを移送ノズルで吸
着した状態を示す平面図、第9図は同断面図、第10図は
第7図の点線部分Xの拡大平面図、第11図は第10図の点
線部分XIの2値化処理画像を示す図である。 1…フィルムキャリアテープ、2…テープ基材、3…セ
ンタデバイス孔、4…アウタリード孔、5…サポートテ
ープ部、7…リード端子、7a…インナリード部、7b…ア
ウタリード部、17…凸部(マーク)、18…凹部(マー
ク)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関 博司 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 上田 哲也 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内
Claims (1)
- 【請求項1】テープ基材を備え、このテープ基材には半
導体チップ取り付け用のセンタデバイス孔と、このセン
タデバイス孔の外周にアウタリード孔とがそれぞれ形成
され、かつ、前記センタデバイス孔とアウタリード孔と
の間の部分がサポートテープ部とされる一方、前記テー
プ基材表面には、前記センタデバイス孔を中心に前記サ
ポートテープ部およびアウタリード孔を介して放射状に
複数のリード端子が配設され、各リード端子の内方端部
は前記センタデバイス孔に臨ませて半導体チップに接続
されるインナリード部とされ、また、該リード端子の前
記アウタリード孔に臨む部分は基板等へ接続されるアウ
タリード部とされるフィルムキャリアテープにおいて、 前記サポートテープ部の外周縁部と、前記アウタリード
部における前記サポートテープ部近傍の付け根部との少
なくとも一方側にアウタリードボンディング位置合わせ
用のマークがパターン形成されていることを特徴とする
フィルムキャリアテープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11738388A JPH0687472B2 (ja) | 1988-05-13 | 1988-05-13 | フィルムキャリアテープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11738388A JPH0687472B2 (ja) | 1988-05-13 | 1988-05-13 | フィルムキャリアテープ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01287937A JPH01287937A (ja) | 1989-11-20 |
| JPH0687472B2 true JPH0687472B2 (ja) | 1994-11-02 |
Family
ID=14710291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11738388A Expired - Lifetime JPH0687472B2 (ja) | 1988-05-13 | 1988-05-13 | フィルムキャリアテープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687472B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343469A (ja) * | 1992-06-11 | 1993-12-24 | Pfu Ltd | Lsiパッケージの実装方法及びそれに使用するlsiパッケージ |
| US6020630A (en) * | 1995-01-05 | 2000-02-01 | Texas Instruments Incorporated | Tape automated bonding package for a semiconductor chip employing corner member cross-slots |
| KR100214480B1 (ko) * | 1996-05-17 | 1999-08-02 | 구본준 | 반도체 패키지용 리드 프레임 |
| JP2012134253A (ja) | 2010-12-20 | 2012-07-12 | Toyoda Gosei Co Ltd | 照明用ledモジュール |
-
1988
- 1988-05-13 JP JP11738388A patent/JPH0687472B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01287937A (ja) | 1989-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4411719A (en) | Apparatus and method for tape bonding and testing of integrated circuit chips | |
| US6984879B2 (en) | Clamp for pattern recognition | |
| JP3263871B2 (ja) | 基板および基板の位置合わせ方法 | |
| JPH0687472B2 (ja) | フィルムキャリアテープ | |
| JP3801300B2 (ja) | 半導体装置の製造方法 | |
| KR100514418B1 (ko) | 필름캐리어용도체패턴전사방법과이방법에사용되는마스크및필름캐리어 | |
| JP2833174B2 (ja) | 半導体素子及びその実装方法 | |
| JPH0831404B2 (ja) | 半導体装置の製造方法 | |
| JPH01217950A (ja) | 固体撮像装置 | |
| US5229638A (en) | Integrated circuit lead frame having Z-shape step portion | |
| JPWO1997050121A1 (ja) | フィルムキャリアへの導体パターンの転写方法及びそれに用いるマスク並びにフィルムキャリア | |
| JPH0219976B2 (ja) | ||
| JPH11148844A (ja) | 光学式エンコーダおよび光学式エンコーダの固定側素子取り付け方法 | |
| JPS59226568A (ja) | 固体撮像装置 | |
| JPH065729A (ja) | プリント配線板および半導体素子の位置合わせ方法 | |
| JP2731292B2 (ja) | 搬送テープ及びその製造方法 | |
| JPH0349418Y2 (ja) | ||
| JPH04129259A (ja) | 電子部品 | |
| JP2803260B2 (ja) | 半導体装置の製造方法 | |
| JPS6327856B2 (ja) | ||
| KR200302460Y1 (ko) | 칩 적층을 위한 위치 인식 패턴이 구비된 반도체 칩 | |
| JPH075650Y2 (ja) | 回路基板 | |
| JPH04302442A (ja) | 半導体装置 | |
| JPH0613139U (ja) | 配線基板 | |
| JPS6155931A (ja) | 厚膜混成集積回路装置の製造方法 |