JPH0687633B2

JPH0687633B2 - バッテリバックアップ回路

Info

Publication number: JPH0687633B2
Application number: JP62291814A
Authority: JP
Inventors: 博諸星
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-11-20
Filing date: 1987-11-20
Publication date: 1994-11-02
Anticipated expiration: 2009-11-02
Also published as: JPH01136535A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、電池交換の可能な各種電子機器に適用され、
上記電池交換時に機器内のメモリ部の内容を保護するバ
ッテリバックアップ回路に関する。

〔従来の技術〕

従来のバッテリバックアップ回路の一例を第12図に示
す。同図において、CPU等を含む主回路１と、この主回
路１の指示に基づきデータの読み出しおよび書き込み等
が行われるRAM2とは、通常時は、例えば1.5Vの電池３か
ら供給される電圧によって駆動さている。一方、RAM2に
はバックアップ用のコンデンサ４が並列接続されると共
に、このコンデンサ４と電池３間には逆流防止用のダイ
オード５が接続されている。コンデンサ４は、通常時は
電池３によって充電されたままであるが、電池３の交換
時にはRAM2に対して放電電圧を供給することにより、RA
M2の内容が消去されるのを一定時間だけ防止できるよう
になっている。

また、他の例として、例えば3Vの電池を用い、その電池
電圧を1.5V程度まで降圧して主回路やRAMに供給するよ
うにしたものにおいては、上記の降圧した電圧でコンデ
ンサを充電しておき、コンデンサを電池交換時に放電す
ることによって補償するようにしたものもある。

〔従来技術の問題点〕

上記従来のバッテリバックアップ回路では、上述したよ
うに、例えば1.5Vの電池を用いる場合はその電池電圧で
コンデンサを充電し、また3Vの電池を用いる場合はその
降圧電圧でコンデンサを充電していた。すると、消耗し
た電池を交換する際は、その電池電圧が大きく低下して
いることから、コンデンサの充電電圧は上記のいずれの
場合であっても非常に低くなる（例えば1.2V程度）。そ
のため、電池交換時にコンデンサの充電電圧で補償でき
る時間が極めて短くなっていまい、もしこの補償時間を
長くしようとすれば大容量のコンデンサを用いるしかな
かった。

〔発明の目的〕

本発明は、上記従来の問題点に鑑み、大容量のコンデン
サを使用することなく、電池交換時の補償時間を長く維
持することのできるバッテリバックアップ回路を提供す
ることを目的とする。

〔発明の要点〕

本発明は、上記目的を達成するために、通常は電池電圧
を降圧してメモリ部やその他の回路を駆動するように
し、一方電池交換時には（降圧電圧ではなく）電池電圧
でコンデンサを一旦充電し、その放電電圧でメモリ部を
バックアップするようにしたことを要点とする。

〔実施例〕

以下、本発明の実施例について、図面を参照しながら説
明する。

第１図は、本発明の一実施例を適用したデータバンク機
能付き電子腕時計の全体回路図である。まず、第１図を
用いて、本実施例の構成および動作を概略的に説明す
る。

第１図においては、電源部として、交換可能な3Vの電池
（例えばリチウム電池）11、この電池電圧を半分に降圧
する降圧回路（例えばボルテジハーバー）12、この降圧
電圧を受け、それ以下の一定電圧（ここでは1.25Vとす
る）を出力する定電圧回路13、及び電池電圧の低下を検
出する電圧検出回路14等を備えている。電池11のプラス
側は接地されており、このグランドレベルをV₀（＝０）
とし、これに対するマイナス側の電圧レベル（すなわち
電池電圧）をV₂（＝−3V）とする。また、定電圧回路13
の一定の出力電圧レベルをV₁（＝−1.25V）とする。

上記の電圧V₁によって、主回路部15が駆動される。この
主回路部15は、ROMおよび小容量のRAM等を内部に含む時
計回路であり、時刻を計数して表示する時計機能の他、
アラーム機能やストップウォッチ機能を備え、更には、
後述するメモリ部16に格納された各種データ（例えば電
話番号データ等）を読み出して表示させる機能等をも備
えている。主回路部15には小容量のコンデンサC₀が並列
接続されており、振動その他による電源供給の瞬間的な
変動や中断があった場合、上記コンデンサC₀の放電電圧
で主回路部15の動作を補償できるようになっている。な
お、主回路部15の具体的な回路構成及び動作について
は、後に第３図に基づき詳述する。

メモリ部16は、各種データを記憶するための大容量のRA
Mであり、その概略構成を第２図に示す。同図に示され
るように、メモリ部16は、例えば名前や文字等の項目デ
ータを６文字分記憶可能な項目データ記憶領域Xaと、そ
れに対応する電話番号等の数字データを12文字分記憶可
能な数字データ記憶領域Xbとからなる例えば50本のレジ
スタＸ（X₀，X₁，X₂，・・・）を備えると共に、電池交
換時に主回路部15から転送されてくるデータ（例えばレ
ジスタＸの使用本数等）を一時的に記憶するためのレジ
スタＹ（Y₀，Y₁，Y₂，・・・）を備えている。第１図に
戻り、メモリ部16には、電池交換時のバックアップ用の
コンデンサC₁が並列接続されており、電池交換時には上
記コンデンサC₁の放電電圧でメモリ部16の内容を補償で
きるようになっている。

電圧制御部17は、本実施例の最も特徴とする回路であっ
て、上記メモリ部16に供給される電圧V_Xを制御して、コ
ンデンサC₁と共にメモリ部16の内容を保護するための制
御回路である。すなわち、電圧制御部17は、後述するス
イッチS₁の開閉及び主回路部15から出力される信号a,AC
等に従って電圧V₁，V₂を互いに切り換え、これをV_Xとし
てメモリ部16に供給する。また、メモリ部16を動作可能
にするチップイネーブル信号CE₂と、メモリ部16に対し
データの読み出し及び書き込み時に与えられるリード・
ライト信号R₂とを制御し、それぞれ信号CET,RTとしてメ
モリ部16に与える。電圧制御部17の具体的な構成及び動
作については、第５図及び第６図に基づき後述する。

更に第１図には、電池交換時に投入されるスイッチS₁、
各部を初期化（例えばメモリ部16のクリア）したり、あ
るいは電池交換後に主回路部15の動作を開始させたりす
るACスイッチS₂、および主回路部15に対し各種機能のデ
ータを入力したり、あるいは制御指令を与える操作スイ
ッチ群S₃が示されている。これらの中で、特にスイッチ
S₁及びS₂の具体的構成を第10図及び第11図に基づき以下
に説明する。ここで、第10図は本実施例を適用した電子
腕時計の拡大断面図であり、第11図（ａ）及び（ｂ）は
第10図におけるスイッチS₁についての要部拡大断面図で
ある。

まず、第10図において、腕時計ケース21の上面には時計
ガラス22が装着されており、内部には時計モジュール23
が収納され、下部には裏蓋24が取付けられている。時計
モジュール23は、上部ハウジング25と下部ハウジング26
との間に、第１図に示した諸回路を有するLSI（図示せ
ず）等が取付けられた回路基板27を備えると共に、この
回路基板27の上方にインターコネクタ28aを介して液晶
表示パネル28に表示駆動信号が供給されるように配置さ
れた構成である。上記の上部及び下部ハウジング25,26
は薄い金属板からなる地板29により回路基板27を介して
相互に固定されたまま、裏蓋24とは別体の抑えリング30
を介して時計ケース21内に装着されている。なお、第10
図には示されていないが、時計モジュール23の下部ハウ
ジング26内には、第１図に示した電池11が収納されてお
り、そのプラス側が地板29に接続されている。すなわ
ち、地板29の電圧レベルはV₀（グランドレベル）となっ
ている。

さて、本実施例の第１図で示したスイッチS₁は第10図に
示すように時計モジュール23の右下隅に設けられ、第11
図（ａ）および（ｂ）に示すように電池交換時における
抑えリング30の開閉に応じてオン、オフするように構成
されている。すなわち、第11図に示すように、先ず下部
ハウジング26内には段差状の貫通孔26aが形成され、そ
の中に、導電性を有するコイルばね31が配置されてい
る。このコイルばね31は、その自由端31aが固定端31bよ
りも大きな渦巻状に形成されており、自由端31aが貫通
孔26aの大径側に配置され、固定端31bが貫通孔26aの小
径側に配置されると共に、この固定端31bが回路基板27
の電極端子（第１図の電圧制御部17への入力端子）に接
続されている。またコイルばね31の自由端31aには、こ
れとほぼ同じ円板状の薄い導電性の金属板からなる端子
板32が取付けられており、この端子板32はコイルばね31
の付勢力を受けながら貫通孔26aの大径側を上下に移動
可能となっている。端子板32の周縁には、そこから下方
へ若干突出するように接触部32aが折曲形成されてお
り、端子板32が下方へ移動した際に上記接触部32aが地
板29と接触するようになっている。更に、端子板32の上
記接触部32aとは反対側の周縁には、そこから上方へ比
較的長く延び、かつその先端が下部ハウジング26内の段
差部26bの上方に位置するように外側へフック状に折り
返された位置規制部32bが形成されており、地板29を取
外した際には、位置規制部32bが段差部26bに係止される
ことにより端子板32及びコイルばね31が外部に飛び出す
のを防止できるようになっている。また、地板29にはコ
イルばね31と対応して円形状の孔29aが形成されると共
に、抑えリング30の内側面には上記の孔29a中に挿入可
能な位置に押圧部30aが突出して設けられている。

上記構成からなるスイッチS₁は、電池11が下部ハウジン
グ26内に収納されて抑えリング30が装着された通常状態
で、第11図（ａ）に示すように抑えリング30の押圧部30
aが地板29の孔29aを介して内部に突出し、端子板32をコ
イルばね31に抗して押圧するので、端子板32の接触部32
a（第１図の端子S_1bに相当）が地板29（第１図の端子S
_1aに相当）から離隔され、よってオフ状態となる。一
方、電池交換のために抑えリング30を取外した場合は、
第11図（ｂ）に示すようにコイルばね31によって端子板
32が下方に付勢されるので、接触部32aが地板29に接触
し、よってオン状態となる。

また、もう１つのスイッチS₂も、第10図に示されるよう
に下部ハウジング26に設けられている。すなわち、下部
ハウジング26の一部に貫通孔26cが形成さており、その
中の回路基板27の下面に、第１図に示した主回路部15へ
の入力端子である電極端子27aが設けられると共に、地
板29の上記貫通孔26cと対応する位置に小径の孔29bが形
成されたものである。更に、抑えリング30の上記貫通孔
26cと対応する位置にも孔30bが形成されている。このよ
うに構成されたACスイッチS₂は、電極27a（第１図の端
子S_2aに相当）と地板29（第１図の端子S_2aに相当）を不
図示の治具等で導通させることによってオン状態とな
り、それ以外の場合はオフ状態となる。

次に、主回路部15の具体的な回路構成及び動作につい
て、第３図に基づき説明する。

ROM41は各機能をコントロールするマイクロプログラム
やデータを内蔵している固定メモリであり、各メモリへ
のアドレス信号Ａ、各種データＤ、プログラムの指定を
行うインストラクション信号Ｉ、および次のアドレスを
指定するネクストアドレス信号Ｎを出力する。ROM制御
部42は、ROM1からのネクストアドレス信号Ｎ、演算回路
45の出力、インストラクションデコーダ44の出力、電圧
検出回路14（第１図）の出力等に基づきROM41を制御す
る。RAM43は、第１図に示したメモリ部16よりも小容量
であり、ROM41のアドレス信号Ａに基づき、読出し／書
込みのアクセスが頻繁に行われるデータを記憶するメモ
リである。RAM43は、例えば第４図に示すように、表示
データを記憶する表示レジスタＤ、時刻データを記憶す
る時刻レジスタＴ、アラーム時刻データを記憶するアラ
ーム時刻レジスタＡ、ストップウォッチデータを記憶す
るストップウォッチレジスタＳ、その他の各種レジスタ
n,i,P₀，P₁及び各種フラグM,F₀，F₁，F₂等から構成され
ている。ここで、レジスタP₀はメモリ部16に記憶されて
いるデータの本数（すなわち、第２図に示したレジスタ
Ｘの使用本数）を記憶し、レジスタP₁はそのうちの現在
指定されているデータのアドレスを記憶する。

インストラクションデコーダ44はROM41のインストラク
ション信号Ｉをデコードして、各ブロックにコントロー
ル信号を送るブロックである。演算回路（ALU）45はROM
41、RAM43、メモリ部16等から送られてきたデータの算
術論理演算を行い、その演算結果をメモリ部16、RAM4
3、ROM制御部42等へ送る。

発振器46は一定周期のクロック信号を作成し、タイミン
グジェネレータ47および分周回路48に出力する。タイミ
ングジェネレータ47はクロック信号を所定の周波数まで
分周し、各ブロック及び電圧検出回路14を時系列にコン
トロールするタイミング信号を出力する。特に、RAM43
に対してはチップイネーブル信号CE₁及びリード・ライ
ト信号R₁を出力し、電圧制御部17に対してはメモリ部16
のためのチップイネーブル信号CE₂及びリード・ライト
信号R₂並びに後述する電圧切換のための信号ａを出力す
る。分周回路48は発振器46からのクロック信号を分周す
るカウンタで、計時処理等に使用される一定周期の計時
信号を作成している。キー入力部49は、第１図に示した
スイッチS₁〜S₃を含んでおり、これらのキー操作に基づ
いて各種機能が実行される。尚、これら多数のキーのう
ち、特にACスイッチS₂（第10図参照）が操作された時は
信号ACが出力され、この信号ACによって発振器46の発振
が開始されたり、あるいは各部が初期化されたりする。
信号ACは電圧制御部17へも送られる。

液晶表示装置50は、第10図に示した液晶表示パネル28を
含む構成であり、RAM43の表示レジスタＤに入っている
データ（例えば通常の時刻データ、ストップウォッチデ
ータ、あるいはメモリ部16から送られた電話番号データ
等）を表示制御部51の制御に従って表示する。具体的な
表示例については、第９図に基づき後述する。

次に、電圧制御部17の具体的な構成及び動作について、
第５図及び第６図に基づき説明する。第５図には、一点
鎖線で囲まれた電圧制御部17の他に、大容量RAMからな
るメモリ部16、そのバックアップ用のコンデンサC₁、並
びに第１図及び第11図に示したと同一のスイッチS₁が示
されている。第６図には、第５図における各部の信号及
び電圧波形が示されている。

まず、通常時（電池交換時以外の時）には、第11図
（ａ）に示したようにスイッチS₁がオフ状態にある。こ
の場合、ラッチ回路61中のノア（NOR）回路61aの一方の
入力がローレベル（＝V₂）となる。また、もう１つのラ
ッチ回路62の出力は通常ローレベル（＝V₁＞V₂）であ
り、このV₁がレベルシフタ63によって確実に低いレベル
V₂に切換えられるので、上記ノア回路61aのもう一方の
入力もローレベル（＝V₂）となる。よって、ノア回路61
aの出力はハイレベルとなり、これに伴ってノア回路61b
の出力（信号ｃ）がローレベルになる。なお、上記レベ
ルシフタ63、及び後述するレベルシフタ64,68,69,71
は、いずれも例えばCMOSインバータによって構成され、
入力信号がハイレベル（＝0V）の場合はそのままハイレ
ベルの信号を出力し、一方、入力信号がローレベル（＝
V₁もしくはV_X）の場合はそれよりも確実に低いローレベ
ル（＝V₂）にレベルシフトして出力する回路である。

上記信号ｃがローレベルにある場合は、インバータ回路
61cの出力（信号ｄ）がハイレベルになると共に、レベ
ルシフタ64の出力（信号ｅ）がローレベル（＝V₂）にな
る。従って、トランジスタ65はオン状態であり、かつト
ランジスタ66はオフ状態である（この時点ではトランジ
スタ67もオフ状態にある）ため、メモリ部16に供給され
る電圧V_Xとしては、第１図に示した定電圧回路13の出力
電圧であるV₁が選択され出力される。またこの場合、ラ
ッチ回路61中のノア回路61dの一方は信号ｃと同じロー
レベルとなり、またもう一方の入力は、主回路部15から
のチップイネーブル信号CE₂（＝V₀もしくはV₁）がレベ
ルシフタ68を介して得られレベル（＝V₀もしくはV₂）と
なる。よってノア回路61dからは上記チップイネーブル
信号CE₂の反転した信号が出力され、これがメモリ部16
に対し実際のチップイネーブル信号CETとして与えられ
る。このチップイネーブル信号が与えられた時にのみ、
メモリ部16が動作可能となる。また、主回路部15からの
リード・ライト信号R₂がレベルシフタ69を介して得られ
る信号（＝V₀もしくはV₂）が、メモリ部16に対し実際の
リード・ライト信号RTとして与えられる。このリード・
ライト信号RTがハイレベルの時には、主回路部15からの
アドレス信号Ａ（A₀乃至A₁₁）に基づきデータ出力信号
Ｏ（O₀乃至O₃）の読み出しが可能となり、一方ローレベ
ルの時には、アドレス信号Ａに基づきデータ入力信号Ｉ
（I₀乃至I₄）の書き込みが可能となる。

次に、電池交換時について、第６図を参照しながら述べ
る。まず、電池を取外すにあたっては、第10図に示した
裏蓋24が開けられ、更にその内側にある抑えリング30が
取外される。すると、第11図（ｂ）に示したように、ス
イッチS₁がオン状態に切換わる（第６図（ａ））。スイ
ッチS₁がオンすると、主回路部15では、RAM43に記憶さ
れているデータのうち消去されては困るデータ、すなわ
ち第４図に示したレジスタP₀の内容（メモリ部16に記憶
されているデータの本数）及びレジスタP₁の内容（メモ
リ部16に記憶されているデータのうち、現在の指定され
ているデータのアドレス）等を、メモリ部16の第２図に
示したレジスタY₀，Y₁等へ転送する。

なお、スイッチS₁がオンすることによりノア回路61aの
一方の入力がハイレベル（＝V₀）となり、その出力がロ
ーレベルに切換わるが、上記の転送が終了するまでは信
号ｂが相変わらずローレベルであり、ノア回路61eの出
力がハイレベルのままであるため、ノア回路61bの出力
（信号ｃ）もローレベルのままとなる。すなわち、メモ
リ部16へ供給される電圧V_Xとしては、V₁が選択されたま
まである。

上記のデータ転送が終了したところで、主回路部15はラ
ッチ回路62への入力信号（すなわちメモリ部16への入力
信号I₂）をハイレベルにして送出すると共に信号ａをト
リガとしてラッチ回路62に与える。これによりラッチ回
路62は信号I₂を取り込み出力がハイレベルとなり、よっ
て信号ｂが第６図（ｂ）に示すようにハイレベルに切換
わる。すると、ノア回路61eの出力がローレベルになる
ため、ノア回路61bの２つの入力がいずれもローレベル
となり、よってその出力（信号ｃ）は第６図（ｃ）に示
すようにハイレベルに切換わる。

上記信号ｃがハイレベルとなった場合は、主回路15から
のチップイネーブル信号CE₂にかかわらず、ノア回路61d
の出力（実際のチップイネーブル信号CET）が第６図
（ｄ）に示すようにローレベルとなるため、メモリ部16
の動作が不可能となる。また、この場合、インバータ回
路61cの出力である信号ｄが第６図（ｅ）に示すように
ローレベルになると共に、レベルシフタ64の出力である
信号ｅが第６図（ｆ）に示すようにハイレベルになるた
め、トランジスタ65がオフし、かつトランジスタ66がオ
ンする。これにより、メモリ部16へ供給される電圧V_Xと
しては、電池電圧であるV₂が選択される。この際V_Xは、
第６図（ｈ）に示すように、コンデンサC₁の充電曲線に
沿ってV₁からV₂まで変化する。この際、コンデンサC₁と
電池11との間にダイオード70が接続されることにより、
電流の逆流が防止される。なお、信号ｃは、ローレベル
（＝V_X）を確実に低いローレベル（＝V₀）に切換えるた
めのレベルシフタ71を介して主回路部15に送られる。

以上のことから、電池交換時には、電池11を取外すに先
立って（抑えリング30を開くと）スイッチS₁が投入さ
れ、その後に電池電圧V₂がメモリ部16に供給されると共
に、電池電圧V₂によってコンデンサC₁が充電される。な
お電池11を取外す前に、第10図に示したACスイッチS₂を
オンするようにすれば、万一トランジスタ66がオンに切
換わらずにいた場合であっても、これに対して並列接続
されたもう１つのトランジスタ67をオンすることができ
るので、メモリ部16およびコンデンサC₁へ電池電圧V₂を
確実に供給することができる。

その後、第10図に示した下部ハウジング26から電池11を
外した場合、電圧V₁，V₂は第６図に示す如くいずれもゼ
ロになる。この間においては第６図（ｈ）に示すよう
に、コンデンサC₁の放電電圧がメモリ部16に供給され
る。この際、コンデンサC₁に初めに充電されている電圧
は、電圧V₁の少なくとも２倍近くの高い電圧V₂であるた
め、その放電電圧でメモリ部16を補償できる時間は非常
に長くなる。なお、電池11が取外されることにより、電
圧V₁出力がなくなるので主回路部15の各部は動作停止と
なり、第３図に示した発振器46も発振を停止する。

新しい電池を下部ハウジング26に装着した場合は、その
電池電圧V₂がメモリ部16及びコンデンサC₁に供給され、
電圧V_Xは第６図（ｈ）に示すようにコンデンサC₁の充電
曲線に沿ってV₂まで上昇する。この時点では、主回路部
15の各部はまだ動作が停止されたままである。そこで次
に、第６図（ｇ）に示すようにACスイッチS₂をオンすれ
ば、第３図に示した発振器46が発振を開始し、それに伴
い各処理（例えば、後述する第７図の処理）が開始す
る。

その後、新しい電池を覆って抑えリング30を取付ける
と、スイッチS₁が第11図（ａ）に示したようにオフ状態
に切換わる。スイッチS₁がオフすると、一定の立ち上が
り時間後、主回路部15からラッチ回路62への入力信号
（すなわちメモリ部16への入力信号I₂）がローレベルに
設定され、それと共に信号ａがトリガとしてラッチ回路
62に与えられる。これにより、ラッチ回路62の出力がロ
ーレベル（＝V₁）となるので、レベルシフタ63の出力
（信号ｂ）も第６図（ｂ）に示すように確実にローレベ
ル（＝V₂）となる。すると、ノア回路61aの２つの入力
はいずれもローレベルとなるので、その出力がハイレベ
ルに切換り、それに伴いノア回路61bの出力（信号ｃ）
も第６図（ｃ）に示すようにローレベルに切換わる。

信号ｃがローレベルとなったことにより、インバータ回
路61cの出力（信号ｄ）が第６図（ｅ）に示すようにハ
イレベルとなり、またレベルシフタ64の出力（信号ｅ）
が第６図（ｆ）に示すようにローレベルとなる。よっ
て、トランジスタ65がオンし、かつトランジスタ66がオ
フする（トランジスタ67も信号ACがない限りオフ状態に
ある）ことから、メモリ部16へ供給される電圧V_Xが第６
図（ｈ）に示すようにV₂からV₁に切換わる。また、ノア
回路61dの出力（信号CET）には、主回路部15からのチッ
プイネーブル信号CE₂の反転したレベルが現れ、もしチ
ップイネーブル信号CE₂がローレベルであれば、信号CET
は第６図（ｄ）に示すようにハイレベルとなり、メモリ
部16が動作可能となる。

その後、前述した電池の取外し前にRAM43からメモリ部1
6のレジスタＹ（第２図参照）に転送されていたデータ
が、RAM43の元のレジスタに戻される。そして、それら
のデータについてのエラーチェック等が行われた後、通
常時の動作が開始される。上記エラーチェックの詳細に
ついては、第８図に基づき後述する。なお、通常時にお
いてACスイッチS₂がオンされた場合は、メモリ部16及び
RAM43に記憶されているデータが全てクリアされる他、
各部の初期化が行われる。

次に第３図に示した主回路部15による全体的な処理動作
について、第７図に基づき説明する。なお、第７図で使
用されているフラグF₀，F₁，F₂は第４図に示したものと
同一であり、F₀は電池電圧の低下時に「１」とされるフ
ラグ、F₁は電池交換時にスイッチS₁がオフされた（すな
わち抑えリング30が開けられた）時に「１」とされるフ
ラグ、F₂はキーがノーファンクションとされた時に
「１」とされるフラグである。これらのフラグは、ACス
イッチS₂がオンされることにより、すべて「０」にな
る。

まずステップT₁において、例えば時計機能、アラーム機
能、ストップウォッチ機能およびデータバンク機能等の
各種機能に関し、通常の計時処理やキー処理を行う。た
だし、フラグF₂が１であれば、上記のキー処理は行わな
い。その後、ステップT₂で電池電圧（V₂）が所定レベル
よりも低下しているかどうかを判断し、もし低下してい
ればステップT₃に進み、ここで例えば表示等により電池
電圧の低下を知らせ、それと同時にフラグF₀に１を入れ
る。なお、電池電圧の判断は、第１図に示した電圧検出
回路14の出力に基づいて行われる。

続いてステップT₄において、スイッチS₁がオン状態にあ
るかどうか（すなわち、第10図に示した抑えリング30が
開けられているかどうか）を見て、スイッチS₁がオンで
あれば、ステップT₅でF₁＝０かどうかを見る。スイッチ
S₁がオンで、かつF₁＝０の場合は、電池交換のために抑
えリング30が開けられた直後の状態であることから、ス
テップT₆でフラグF₂が１かどうか（すなわち、キーがノ
ーファンクションにされているかどうか）を見て、F₂＝
１でなければステップT₇でF₂に１を入れることによりキ
ーをノーファンクションにする。F₂＝１となっている場
合は、上述したようにステップT₁の処理が行われない。
続いてステップT₈へ進み、前述したRAM43からメモリ部1
6へのデータ転送を行い、その終了後、ステップT₉でバ
ックアップ処理として信号ａを電圧制御部17へ送る（第
５図及び第６図（ｂ）参照）。この信号ａにより、メモ
リ部16への供給電圧V_XがV₁からV₂に切換えられ（第６図
（ｇ）参照）、コンデンサC₁によるバックアップが可能
になる。

一方、上記ステップT₄において、スイッチS₁がオフ状態
にある場合は、ステップT₁₀でフラグF₁＝０かどうかを
見る。スイッチS₁がオフで、かつF₁＝０の場合には、電
池交換が終了して抑えリング30が閉じられた直後の状態
であることから、ステップT₁₁で、前述したメモリ部16
からRAM43へのデータ転送（ステップT₈で転送されたデ
ータを元に戻す処理）を行う。続いて、ステップT₁₂に
進み、上記の転送されたデータ及びメモリ部16内のデー
タについてエラー検出を行う。この処理については、第
８図に基づき後述する。エラーが発見された場合には、
ステップT₁₅で全てのデータをクリアし、かつ各部の初
期化（イニシャライズ）を行うことにより、以後の正常
な処理を可能にする。

また、上記ステップT₁₀でF₀＝０でなければ、既に電池
交換が終了し（あるいは、電池交換がまだ行われておら
ず）通常の処理が続行されている状態であることから、
ステップT₁₃でフラグF₁に１を入れた後、ステップT₁₄で
ACスイッチS₂の操作の有無を見る。ACスイッチS₂の操作
された時は、ステップT₁₅の全てのデータをクリアし、
かつ各種の初期化を行う。

次に、上記ステップT₁₂のエラー検出処理を第８図を用
いて説明する。

まずステップU₁において、上記ステップT₁₁で転送され
た本数データが所定の本数（すなわち、第２図に示した
メモリ部16のレジスタＸに記憶可能な最大本数であり、
例えば50本）の範囲内にあるかどうかを見て、この範囲
内になければ「エラー」とする。本数データが所定の本
数の範囲内にある場合には、ステップU₂でレジスタｎに
１を入れる。

そこで次に、ステップU₃でｎの内容が上記の本数データ
以下であるかどうかを見て、本数データ以下であればス
テップU₄に進んでレジスタｉに１を入れる。そしてステ
ップU₅で、メモリ部16に記憶されているｎ本目のデータ
に含まれる項目データのうちｉ番目の文字がアルファベ
ットの「Ａ」〜「Ｚ」及び「−」（ハイフン）のいずれ
かであるかを見て、この範囲になければ「エラー」とす
る。上記ｉ番目の文字が上記範囲にあれば、ステップU₆
でレジスタｉに１を加える。そしてステップU₇でｉの内
容が項目データの最大文字数である６以下かどうかを見
て、ｉがまだ６以下であればステップU₅にもどる。すな
わち、エラーがない限り、項目データの全ての文字につ
いて上記ステップU₅のチェックを行う。

上記ステップU₇でｉ＞６となった場合は、ステップU₈に
進んでｉに１を入れる。そして、ステップU₉で、ｎ本目
のデータに含まれる数字データのうちｉ番目の数字が
「０」〜「９」及び「−」（ハイフン）のいずれかであ
るかを見て、この範囲になければ「エラー」とする。上
記ｉ番目の数字が上記の範囲にあれば、ステップU₁₀で
ｉに１を加える。そして、ステップU₁₁で、ｉの内容が
数字データの最大文字数である12以下かどうかを見て、
ｉが12以下であればステップU₉に戻る。すなわち、エラ
ーがない限り、数字データの全ての数字について上記ス
テップU₉のチェックを行う。

上記ステップU₁₁でｉ＞12となった場合は、ステップU₁₂
でｎに１を加えた後、ステップU₃に戻ってｎが本数デー
タ以下であるかどうかを見る。ｎが本数データ以下であ
れば、そのｎ本目のデータについて新たに上記ステップ
U₄〜U₁₂の処理を行うことにより、エラーチェックをす
る。このようにして、本数データに等しい全データにつ
いてエラーチェックが終了したら、すなわちステップU₃
でｎが本数データを越えたら、エラー検出処理を終了す
る。

ただし、第７図及び第８図に示した処理は、電池の挿入
後はACスイッチS₂をオンしないと開始しないようになっ
ている。ACスイッチS₂をオンした場合は、上述したフラ
グF₀，F₁，F₂やレジスタn,i等には０が入れられる。

なお、第７図には示さなかったが、フローの最後に表示
処理を行う。この処理は、第３図において、RAM43の表
示レジスタＤ（第４図参照）を表示制御部51により液晶
表示装置50に表示させる処理である。その表示例を第９
図に示す。その表示例を第９図に示す。同図（ａ）は通
常の時刻表示の一例であり、この例では現在時刻が「19
86年12月29日月曜日午後10時58分50秒」であることを示
している。同図（ｂ）はデータバンク表示の一例であ
り、上側の表示領域には名前や文字等からなる６文字分
の項目データ（第２図におけるレジスタXaの内容）が表
示され、下側の表示領域には上記項目データに対応する
電話番号等からなる12文字分の数字データ（第２図にお
けるレジスタXbの内容）が表示される。同図の例では、
「CASIO」の電話番号が「0425−55−7211」であること
を示している。また、第９図（ａ）に示したような通常
の時刻表示中に電池電圧の低下が検出された時（すなわ
ち上記のステップT₃でF₀に１が入れられた時）は、例え
ば第９図（ｃ）に示すように「Bat.」が表示され、これ
により使用者は電池電圧が低下したことを知ることがで
きる。電池交換のために裏蓋24を開け、更に抑えリング
30を開けた場合（すなわちスイッチS₁がオン状態にある
時）は、例えば第９図（ｄ）に示すように「OPEN」が表
示され、これにより、たとえキーを操作してもノーファ
ンクションであることが知らされる。電池交換を終えて
抑えリング30及び裏蓋24を閉じた直後は上記ステップT
₁₂（U₁〜U₁₂）によりエラー検出が行われるが、このエ
ラー検出中は例えば第９図（ｅ）に示すように「CHEC
K」が表示される。

上述したように本実施例では、電池交換の際、電池の取
外しに先立ってスイッチS₁が投入されることにより、メ
モリ部16への供給電圧が通常の一定の動作電圧V₁（例え
ばV₁＝1.25V）からその２倍以上の大きな電池電圧V
₂（例えばV₂＝3V）に切換えられ、これに伴い、バック
アップ用のコンデンサC₁の充電電圧も上記電池電圧V₂に
等しいレベルまで上昇する。よって、その後に電池が取
外された場合、コンデンサC₁の放電電圧でメモリ部16を
補償できる時間は、コンデンサC₁として大容量のものを
使用しなくとも、従来と比べ著しく長くなる。従って、
電池交換を時間的に余裕を持って行うことができる。

なお、スイッチS₁は機器ケースに操作スイッチとして設
けてもよく、また、電池電圧の低下を検出して、その検
出信号でON/OFFのスイッチング動作をする半導体スイッ
チであってもよい。また、上記実施例はデータバンク機
能付き電子腕時計に適用されたものであるが、本発明は
このような電子時計に限らず、電池交換時にバックアッ
プの必要な各種のメモリ部を有する様々な電子機器、例
えば小型電子式計算機、電子手帳、電子スケジューラ、
電子カメラ、ワープロ等に適用され得るものである。

〔発明の効果〕

以上説明したように本発明によれば、電池交換時には、
通常時の動作電圧である降圧電圧の代わりに、降圧され
る前の高い電池電圧でコンデンサを充電し、その放電電
圧でメモリ部を補償するようにしたことにより、上記コ
ンデンサとして大容量のものを使用することなく、著し
く長い補償時間を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を適用したデータバンク機能
付き電子腕時計の全体回路図、第２図は第１図中のメモリ部16の概略構成図、第３図は第１図中の主回路部15の詳細な回路図、第４図は第３図中のRAM43の概略構成図、第５図は第１図中の電圧制御部17及びその近傍について
の詳細な回路図、第６図（ａ）〜（ｈ）は電圧制御部17の主要動作を説明
するためのタイミングチャート、第７図は主回路部15による全体的な処理動作を示すフロ
ーチャート、第８図は第７図中のステップT₁₂の処理（エラー検出処
理）を詳細に示すフローチャート、第９図（ａ）〜（ｅ）は第３図中の液晶表示装置による
表示例を示す図、第10図は本発明の一実施例を適用した上記電子腕時計の
拡大断面図、第11図（ａ）及び（ｂ）は第10図中のスイッチS₁のオフ
状態及びオン状態における要部拡大断面図、第12図は従来のバッテリバックアップ回路の一例を示す
回路図である。 11……電池、 12……降圧回路、 13……定電圧回路、 14……電圧検出回路、 15……主回路部、 16……メモリ部、 17……電圧制御部、 C₁……バックアップ用のコンデンサ、 S₁……スイッチ、 S₂……ACスイッチ。

Claims

【特許請求の範囲】

【請求項１】交換可能な電池から供給される電池電圧を
降圧する降圧回路と、該降圧回路の降圧電圧によって駆動されるメモリ部と、該メモリ部に並列接続されたコンデンサと、前記電池交換時に電池の取外しに先立って投入されるス
イッチ手段と、該スイッチ手段の投入により前記電池電圧を前記メモリ
部および前記コンデンサに供給する電圧制御手段とを備
えたことを特徴とするバッテリバックアップ回路。