JPH052253U - 外部メモリを用いる電子機器 - Google Patents

Abstract

(57)【要約】 【目的】 外部メモリの種類に応じて最適なアクセスタ
イミングを選択でき、メモリの特徴に合った制御を可能
にする。 【構成】 キー入力部２４のスイッチ２４ａを操作して
外部メモリ２７がＲＡＭかＲＯＭかを指定する。ＣＰＵ
２３はキー入力部２４からのキー入力信号に基づいて外
部メモリ２７の種類を判断し、種類に応じて最適なアク
セスタイミングを選択してメモリの特徴に合った制御を
行なう。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は外部メモリを用いる電子機器に関する。

【０００２】

【従来の技術】

従来、ＲＡＭまたはＲＯＭで構成された外部メモリを装着して使用する電子機 器が知られている。このような電子機器では、装着された外部メモリをＣＰＵで アクセスしている。図７は従来の電子機器における外部メモリとしてＳＲＡＭ（ スタティックＲＡＭ）を用いた場合のアクセスタイミングを示す図である。デー タを書き込む場合、即ち、図７の（ＷＲＩＴＥ）の場合、書き込み可能状態では アドレス変更できないので、図７のＡに示す如く一旦読み出し可能状態にしてか らアドレス変更を行ない、その後書き込み可能状態にして書き込みを行なってい る。即ち、アドレス変更のタイミングは１サイクルの最初のパルス期間で行なわ れるように設定されている。データを読み出す場合は、即ち、図７の（ＲＥＡＤ ）の場合は、書き込みと同様に１サイクルの最初のパルス期間でアドレス変更を 行なった後、ＣＰＵからのデータ読込クロックによって読み出しが行なわれる。 この場合、ＲＡＭが大容量の場合にはチップイネーブルとなってから（図７のＢ ）データ読込クロック迄の時間を長くとらなければならない。もしチップイネー ブルが出力されてからデータ読込クロックが出力されるまでの時間を短くしよう とすると、供給電圧を高く設定しなければならず、そうしないとデータ読み出し で誤動作を生じる。

【０００３】

【考案が解決しようとする課題】

ところで、上記ＲＡＭに換えてＲＯＭを用いる場合には従来では上記ＲＡＭの 場合と同じタイミングでアクセスを行なうようにしているので、スピードアップ ができないという不都合があった。

【０００４】 この考案は上記問題を解消する為になされたもので、外部メモリの種類に応じ て最適なアクセスタイミングを選択でき、外部メモリの特徴に合った制御を可能 とした外部メモリを用いる電子機器を提供することを目的とする。

【０００５】

【課題を解決するための手段】

この考案は上記課題を解決するために、外部メモリがＲＡＭかＲＯＭかを指定 する指定手段と、この指定手段の指定に応じて異なるタイミングで上記外部メモ リをアクセスするアクセス手段とを具備したことを特徴とする。

【０００６】

【実施例】

以下、この考案の一実施例を図面に基づいて説明する。なお、この実施例は電 子腕時計に適用した例を示している。

【０００７】 図１は、この考案を適用した電子腕時計の内部構成を示す断面図である。同図 において、１は腕時計ケースである。この腕時計ケース１は例えばステンレスま たは合成樹脂で形成され、その上面には時計ガラス２が装着されている。腕時計 ケース１の内側には合成樹脂からなるハウジング３が組込まれている。時計ガラ ス２の下方にはドットマトリクスタイプの液晶ディスプレイ４がハウジング３に により支持されている。液晶ディスプレイ４の下方には電子回路を内蔵したＬＳ Ｉ５が回路基板６上に搭載されている。回路基板６には電源用の電池７が端子８ により接続されると共に、外部メモリ９が接続端子１０を介して電気的接続され ている。腕時計ケース１の下方には着脱可能な裏蓋１１が取付けられ、この裏蓋 １１により密閉されている。

【０００８】 図２は、上記電子腕時計の回路構成を示すブロック図である。図中、２１は発 振回路であり、各種動作および計時の基準となるクロックパルスを発振する。発 振回路２１で発振されたクロックパルスはタイミングクロック発生回路２２に供 給される。タイミングクロック発生回路２２は、発振回路２１から出力されるク ロックパルスに基づいて、外部メモリの種類に応じた各種タイミング信号，基準 クロック，計時信号等のタイミングクロックを発生してＣＰＵ２３に供給する。 ＣＰＵ２３は、タイミングクロック発生回路２２から供給されるタイミングク ロックに従って、現在時刻を計時する計時処理やキー入力部２４からのキー入力 信号に応じた各部の動作制御処理を行なうもので、動作制御のためのマイクロプ ログラムを記憶したプログラムＲＯＭ２５をアドレス指定して該マイクロプログ ラムを読み込む。

【０００９】 キー入力部２４は、モード選択スイッチ２４ａを含む複数の押釦スイッチを備 えており、スイッチ操作に応じたキー入力信号をＣＰＵ２３に出力する。

【００１０】 また、ＣＰＵ２３にはタイミングクロック発生回路２２，キー入力部２４，お よびプログラムＲＯＭ２５のほかにＲＡＭ２６，外部メモリ２７（図１の外部メ モリ９），表示キャラクタＲＯＭ２８，表示バッファ２９が接続されている。Ｒ ＡＭ２６は各種データを記憶するものでＣＰＵ２３によりアドレス指定されてデ ータの入出力が制御される。外部メモリ２７はＲＡＭまたはＲＯＭにより構成さ れ、ＣＰＵ２３によりアドレス指定されると共に、メモリの種類に応じたタイミ ングクロックが供給されてデータの入出力が行なわれる。

【００１１】 表示キャラクタＲＯＭ２８は予め設定された全文字に対応する表示キャラクタ データを記憶したメモリである。ＣＰＵ２３は表示バッファ２９に表示データを 出力する。表示バッファ２９は表示データを記憶して表示ドライバ３０に出力す る。表示ドライバ３０は表示データに基づいて表示駆動信号を得て、この表示駆 動信号により上記液晶ディスプレイ４からなる表示部３１を駆動制御してデータ を表示出力させる。

【００１２】 次に、図３を参照して上記ＲＡＭ２６のメモリ構成を説明する。同図に示すよ うに、ＲＡＭ２６は表示レジスタ２６ａと、計時レジスタ２６ｂと、モードレジ スタＭとを備えている。表示レジスタ２６ａは表示部３１に表示される表示デー タを記憶するレジスタである。計時レジスタ２６ｂはＣＰＵ２３により例えば１ 秒毎に計数される現在時刻データを記憶するレジスタである。モードレジスタＭ は、モード選択スイッチ２４ａの操作によって順次＋１され「０」ないし「２」 の値をとるモードデータを記憶するレジスタであり「Ｍ＝０」は時刻表示モード 、「Ｍ＝１」は例えば外部メモリ２７にＲＡＭを用い、氏名，電話番号の記憶、 読み出しおよび表示を行なう電話番号モード、「Ｍ＝２」は例えば外部メモリ２ ７として漢字ＲＯＭを用い、入力された仮名文字に対応する漢字データを外部メ モリ２７から読み出して表示させる翻訳モードである。

【００１３】 次に、図４に基づいて上記実施例の動作を説明する。通常、ＣＰＵ２３はキー 入力部２４からキー入力信号が出力されるか、またはタイミングクロック発生回 路２２から計時信号が出力されるまで、ステップＳ１のＨＡＬＴ状態にある。

【００１４】 計時信号が出力されると、ステップＳ１で計時タイミングと判断され、ステッ プＳ２に進む。ステップＳ２の計時処理では、計時レジスタ２６ｂに記憶された 現在時刻データが更新される。ステップＳ２からはステップＳ６に進む。ステッ プＳ６の表示処理では表示レジスタ２６ａに記憶された表示データが表示部３１ に表示される。ステップＳ６の実行後はステップＳ１に戻る。

【００１５】 また、図示しない押釦スイッチが入力されると、キー入力部２４はＣＰＵ２３ にキー入力信号を出力する。これにより、ステップＳ１でキー有りと判断されて ステップＳ３に進む。ステップＳ３では、入力されたスイッチキーがモード選択 スイッチか否かが判断され、ＹＥＳの場合はステップＳ４に進み、ＮＯの場合は ステップＳ５に進む。

【００１６】 モード選択スイッチが入力された場合は、ステップＳ３からステップＳ４に進 む。ステップＳ４においては、モードレジスタＭの内容が＋１されてモードが変 更される。例えば、時刻表示モード「Ｍ＝０」の時にモード選択スイッチが入力 されると電話番号モード「Ｍ＝１」になり、電話番号モード「Ｍ＝１」の時にモ ード選択スイッチが入力されると翻訳モード「Ｍ＝２」となる。しかし、「Ｍ＝ ２」を越えた場合は「Ｍ＝０」にリセットされる。ステップＳ４の実行後はステ ップＳ６に進む。上記ステップＳ３でＮＯと判断された場合は、ステップＳ５に 進む。ステップＳ５ではモードに応じたキー処理が実行されるもので例えば電話 番号モードでは入力された氏名，電話番号の外部メモリ２７への記憶や、読み出 しおよび表示等がなされ、翻訳モードでは前述した如く漢字データの読み出しが なされる。その後はステップＳ６に進む。

【００１７】 図５は、電話番号モードにおいてＳＲＡＭで構成された外部メモリ２７が装着 された場合のアクセスタイミングを示す図である。即ち、「Ｍ＝１」のときは図 ５のアクセスが行なわれる。書込み動作では、ライトイネーブル信号ＷＥを一旦 、“Ｈ”レベルにして読出状態とし、この間にアドレスバスに出力されるアドレ スデータを書き換えてアドレス変更を行なう。次に、ライトイネーブル信号ＷＥ ，チップイネーブル信号ＣＥを夫々“Ｌ”レベルにすると共に、データバスに出 力されたデータがＳＲＡＭに書き込まれる。読出し動作では、アドレス変更を完 了した時点でチップイネーブル信号ＣＥが“Ｌ”レベルになり、ＳＲＡＭからデ ータバスにデータが出力され、データ読込クロックが出力された時点でＣＰＵ２ ３にデータが読み込まれる。これらのアクセスは図７に示したものと同一である 。

【００１８】 図６は、翻訳モードにおいてマスクＲＯＭで構成された読み出し専用の外部メ モリ２７が装着された場合のアクセスタイミングを示す図である。即ち、「Ｍ＝ ２」のモードでは１サイクルの開始時点で、チップイネーブル状態（図６のＡ） になり、マスクＲＯＭからデータバスにデータが出力され、データ読込クロック が出力された時点でＣＰＵ２３にデータが読み込まれる。つまり、外部ＲＯＭ２ ７をＲＯＭで構成した場合は、書き込みを行なう必要がないのでチップイネーブ ル信号ＣＥが１サイクルの開始時点で直ちに出力されるようになっておりスピー ドアップになる。

【００１９】 なお、上記実施例では電子腕時計に適用した例を説明したが、これに限らず、 この考案はパーソナルコンピュータ，電子手帳等の他の電子機器にも広く適用で きる。また、外部メモリ２７としてＲＡＭを使用した場合には電話番号モード、 ＲＯＭを使用した場合には翻訳モードの例を示したが、他のデータの記憶，読み 出しにも適用出来ることはいうまでもない。

【００２０】

【考案の効果】

この考案によれば、外部メモリの種類に応じて最適なアクセスタイミングを選 択でき、メモリの特徴に合った制御ができ、より高速なメモリアクセス処理を実 行できる。

【図面の簡単な説明】

【図１】この考案を適用した電子腕時計の内部構成を示
す断面図である。

【図２】上記電子腕時計の回路構成を示すブロック図で
ある。

【図３】メモリ構成を示す図である。

【図４】全体の動作を示すフローチャートである。

【図５】ＳＲＡＭ用アクセスタイミングを示すタイミン
グチャートである。

【図６】マスクＲＯＭ用アクセスタイミングを示すタイ
ミングチャートである。

【図７】従来例におけるＳＲＡＭ用アクセスタイミング
を示すタイミングチャートである。

【符号の説明】

１…腕時計ケース ３…液晶ディスプレイ ２３…ＣＰＵ ２４…キー入力部 ２５…プログラムＲＯＭ ２６…ＲＡＭ ２７…外部メモリ ３１…表示部

Claims (1)

1. 【実用新案登録請求の範囲】 【請求項１】外部メモリがＲＡＭかＲＯＭかを指定する
   指定手段と、この指定手段の指定に応じて異なるタイミ
   ングで上記外部メモリをアクセスするアクセス手段とを
   具備したことを特徴とする外部メモリを用いる電子機
   器。