JPH0637471Y2

JPH0637471Y2 - メモリバックアップ装置

Info

Publication number: JPH0637471Y2
Application number: JP1987183278U
Authority: JP
Inventors: 博諸星
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-11-30
Filing date: 1987-11-30
Publication date: 1994-09-28
Anticipated expiration: 2002-11-30
Also published as: JPH0187451U

Description

【考案の詳細な説明】〔考案の技術分野〕本考案は電池交換時に機器内のメモリ部の内容を保護す
るメモリバックアップ回路に関する。

〔従来技術〕

従来のメモリバックアップ装置の一例を第12図に示す。
同図において、CPU等を含む主回路１と、この主回路１
の指示に基づきデータの読み出しおよび書き込み等が行
われるRAM2とは、通常時は、例えば1.5Vの電池３から供
給される電圧によって駆動されている。一方、RAM2には
バックアップ用コンデンサ４が並列接続されると共に、
このコンデンサ４と電池３間には逆流防止用のダイオー
ド５が接続されている。コンデンサ４は、通常時は電池
３によって充電されたままであるが、電池３の交換時に
はRAM2に対して放電電圧を供給することにより、RAM2の
内容が消去されるのを一定時間だけ防止できるようにな
っている。

また、他の例として、例えば3Vの電池を用い、その電池
電圧を1.5V程度まで降圧して主回路やRAMに供給するよ
うにしたものもあり、この場合においては、上記の降圧
した電圧でコンデンサを充電しておき、コンデンサを電
池交換時に放電することによって補償するようにしたも
のである。

〔従来技術の問題点〕

上記従来のバックアップ方式であっては電池電圧が大き
く低下していることからコンデンサの充電電圧は上記の
いずれの場合であっても非常に低くなる（例えば1.2V程
度）。そのため、電池交換時にコンデンサの充電電圧で
補償できる時間が極めて短くなってしまい、もしこの補
償時間を長くしようとすれば大容量のコンデンサを用い
るしかなかった。

また、上記従来の方式では電池電圧が低下しているにも
かかわらず、使用がつづけられてしまい、その為、電力
消費が一層進むという欠点もあった。このような場合、
従来では電池電圧が低下していることを表示等によって
報知し、電池交換を促すものであるが、使用者にとって
は、電圧低下が報知されたもののまだ動作しているとい
う認識から、電池交換がおくれてしまい、結局、メモリ
の内容を保護出来ない電圧になる迄電池交換が行なわれ
ないという結果におちいることが多かった。

従って、このような従来の方式ではメモリの内容が誤ま
った内容になってしまう場合もあり、使用者は誤まった
内容のデータを用いてしまう虞れがあった。

〔考案の目的〕

本考案は上記実情に鑑みてなされたもので、電池交換
後、使用者がバックアップされたメモリの内容を用いる
際に誤まったデータを用いることがないようにしたメモ
リバックアップ装置を提供することを目的とする。

〔考案の要点〕

本考案は上記目的を達成するために、電池交換後に、バ
ックアップされたメモリの内容に誤まりがないかどうか
のチェックを行う手段を設けたことを重点とする。

〔実施例〕

以下、本考案の実施例について、図面を参照しながら説
明する。

第１図は、本考案の一実施例を適用したデータバンク機
能付き電子腕時計の全体回路図である。

まず、第１図を用いて、本実施例の構成および動作を概
略的に説明する。

第１図においては、電源部として、交換可能な3Vの電池
（例えばリチウム電池）11、この電池電圧を半分に降圧
する降圧回路（例えばボルテジハーバー）12、この降圧
電圧を受けそれ以下の一定電圧（ここでは−1.25Vとす
る）を出力する定電圧回路13、及び電池電圧の低下を検
出する電圧検出回路14等を備えている。電池11のプラス
側は接地されており、このグランドレベルV₀（＝０）と
し、これに対するマイナス側の電圧レベル（すなわち電
池電圧）をV₂（＝−3V）とする。また、定電圧回路13の
一定の出力電圧レベルをV₁（＝−1.25V）とする。

上記の電圧V₁によって、主回路部15が駆動される。この
主回路部15は、ROMおよび小容量のRAM等を内部に含む時
計回路であり、時刻を計数して表示する時計機能の他、
アラーム機能やストップウォッチ機能を備え、更には、
後述するメモリ部16に格納された各種データ（例えば電
話番号データ等）を読み出して表示させる機能等をも備
えている。主回路部15には小容量のコンデンサC₀が並列
接続されており、振動その他による電源供給の瞬間的な
変動や中断があった場合、上記コンデンサC₀の放電電圧
で主回路部15の動作を補償できるようになっている。な
お、主回路部15の具体的な回路構成及び動作について
は、後に第３図に基づき詳述する。

メモリ部16は、各種データを記憶するための大容量のRA
Mであり、その概略構成を第２図に示す。同図に示され
るように、メモリ部16は、例えば名前や文字等の項目デ
ータを６文字分記憶可能な項目データ記憶領域Xaと、そ
れに対応する電話番号等の数字データを12文字分記憶可
能な数字データ記憶領域Xbとからなる例えば50本のレジ
スタＸ（X₀,X₁,X₂…）を備えると共に、電池交換時に主
回路部15から転送されてくるデータ（例えばレジスタＸ
の使用本数等）を一時的に記憶するためのレジスタＹ
（Y₀,Y₁,Y₂…）を備えている。第１図に戻り、メモリ部
16には、電池交換時のバックアップ用のコンデンサC₁が
並列接続されており、電池交換時には上記コンデンサC₁
の放電電圧でメモリ部16の内容を補償できるようになっ
ている。

電圧制御部17は、上記メモリ部16に供給される電圧Vxを
制御して、コンデンサC₁と共にメモリ部16の内容を保護
するための制御回路である。すなわち、電圧制御部17
は、後述するスイッチS₁の開閉及び主回路部15から出力
される信号a,AC等に従って電圧V₁,V₂を互いに切り換
え、これをVxとしてメモリ部16に供給する。また、メモ
リ部16を動作可能にするチップイネーブル信号CE₂と、
メモリ部16に対してデータの読み出し及び書き込み時に
与えられるリード・ライト信号R₂とを制御し、それぞれ
信号CET,RTとしてメモリ部16に与える。電圧制御部17の
具体的な構成及び動作については、第５図及び第６図に
基づき後述する。

更に第１図には、電池交換時に投入されるスイッチS₁、
各部を初期化（例えばメモリ部16のクリア）したり、あ
るいは電池交換後に主回路部15の動作を開始させたりす
るACスイッチS₂、及び主回路部15に対し各種機能のデー
タを入力したり、あるいは制御指令を与える操作スイッ
チ群S₃が示されている。これらの中で、特にスイッチS₁
及びS₂の具体的構成を第10図及び第11図に基づき以下に
説明する。ここで、第10図は本実施例を適用した電子腕
時計の拡大断面図であり、第11図（ａ）及び（ｂ）は第
10図におけるスイッチS₁についての要部拡大断面図であ
る。

まず、第10図において、腕時計ケース21の上面には時計
ガラス22が装着されており、内部には時計モジュール23
が収納され、下部には裏蓋24が取付けられている。時計
モジュール23は、上部ハウジング25と下部26との間に、
第１図に示した諸回路を有するLSI（図示せず）等が取
付けられた回路基板27を備えると共に、この回路基板27
の上方にインターコネクタ28aを介して液晶表示パネル2
8に表示駆動信号が供給されるように配置された構成で
ある。上記の上部及び下部ハウジング25,26は薄い金属
板からなる地板29により回路基板27を介して相互に固定
されたまま、裏蓋24とは別体の抑えリング30を介して時
計ケース21内に装着されている。なお、第10図には示さ
れていないが、時計モジュール23の下部ハウジング26内
には、第１図に示した電池11が収納されており、そのプ
ラス側が地板29に接続されている。すなわち、地板29の
電圧レベルはV₀（グランドレベル）となっている。

さて、本実施例の第１図で示したスイッチS₁は第10図に
示すように時計モジュール23の右下隅に設けられ、第11
図（ａ）および（ｂ）に示すように電池交換時における
抑えリング30の開閉に応じてオン、オフにするように構
成されている。すなわち、第11図に示すように、まず下
部ハウジング26内には段差状の貫通孔圧26aが形成さ
れ、その中に、導電性を有するコイルばね31が配置され
ている。このコイルばね31は、その自由端31aが固定端3
1bよりも大きな渦巻状に形成されており、自由端31aが
貫通孔26aの大径側に配置され、固定端31bが貫通孔26a
の小径側に配置されると共に、この固定端31bが回路基
板27の電極端子（第１図の電圧制御部17への入力端子）
に接続されている。またコイルばね31の自由端31aに
は、これとほぼ同じ円板状の薄い導電性の金属板からな
る端子板32が取付けられており、この端子板32はコイル
ばね31の付勢力を受けながら貫通孔26aの大径側を上下
に移動可能となっている。端子板32の周縁には、そこか
ら下方へ若干突出するように接触部32aが折曲形成され
ており、端子板32が下方へ移動した際に上記接触部32a
が地板29と接触するようになっている。更に、端子板32
の上記接触部32aとは反対側の周縁には、そこから上方
へ比較的長く延び、かつその先端が下部ハウジング26内
の段差部26bの上方に位置するように外側へフック状に
折り返された位置的規制部32bが形成されており、地板2
9を取外した際には、位置規制部32が段差部26bに係止さ
れることにより端子板32及びコイルばね31が外部に飛び
出すのを防止できるようになっている。また地板29には
コイルばね31と対応して円形状の孔29aが形成されると
共に、抑えリング30の内側面には上記の孔29a中に挿入
可能な位置に押圧部30aが突出して設けられている。

上記構成からなるスイッチS₁は、電池11が下部ハウジン
グ26内に収納されて抑えリング30が装着された通常状態
で、第11図（ａ）に示すように抑えリング30の押圧部30
aが地板29の孔29aを介して内部に突出し、端子板32をコ
イルばね31に抗して押圧するので、端子板32の接触部32
a（第１図の端子S₁ｂに相当）が地板29（第１図の端子S
₁ａに相当）から離隔され、よってオフ状態となる。一
方、電池交換のために抑えリング30を取外した場合は、
第11図（ｂ）に示すようにコイルばね31によって端子板
32が下方に付勢されるので、接触部32aが地板29に接触
し、よってオン状態となる。

また、もう１つのスイッチS₂も、第10図に示されるよう
に下部ハウジング26に設けられている。すなわち、下部
ハウジング26の一部に貫通孔26cが形成されており、そ
の中の回路基板27の下面に、第１図に示した主回路部15
への入力端子である電極端子27aが設けられると共に、
地板29の上記貫通孔26cと対応する位置に小径の孔29bが
形成されたものである。更に、抑えリング30の上記貫通
孔26cと対応する位置にも孔30bが形成されている。この
ように構成されたACスイッチS₂は、電極27a（第１図の
端子S₂ｂに相当）と地板29（第１図の端子S₂ａに相当）
を不図示の治具等で導通させることによってオン状態と
なり、それ以外の場合はオフ状態となる。

次に、主回路部15の具体的な回路構成及び動作につい
て、第３図に基づき説明する。

ROM41は各機能をコントロールするマイクロプログラム
やデータを内蔵している固定メモリであり、各メモリへ
のアドレス信号Ａ、各種データＤ、付プログラムの指定
を行うインストラクション信号Ｉ、および次のアドレス
を指定するネクストアドレス信号Ｎを出力する。ROM制
御部42は、ROMIからのネクストアドレス信号Ｎ、演算回
路45の出力、インストラクションデコーダ44の出力、電
圧検出回路14（第１図）の出力等に基づきROM41を制御
する。RAM43は、第１図に示したメモリ部16よりも小容
量であり、ROM41のアドレス信号Ａに基づき、読出し／
書込みのアクセスが頻繁に行われるデータを記憶するメ
モリである。RAM43は、例えば第４図に示すように、表
示データを記憶する表示レジスタＤ、時刻データを記憶
する時刻レジスタＴ、アラーム時刻データを記憶するア
ラーム時刻レジスタＡ、ストップウォッチデータを記憶
するストップウォッチレジスタＳ、その他の各種レジス
タn,i,P₀,P₁及び各種フラグM,F₀,F₁,F₂等から構成され
ている。ここで、レジスタP₀はメモリ部16に記憶されて
いるデータの本数（すなわち、第２図に示したレジスタ
Ｘの使用本数）を記憶し、レジスタP₁はそのうちの現在
指定されているデータのアドレスを記憶する。

インストラクションデコーダ44はROM41のインストラク
ション信号Ｉをデコードして、各ブロックにコントロー
ル信号を送るブロックである。演算回路（ALU）45はROM
41、RAM43、メモリ部16等から送られてきたデータの算
術論理演算を行い、その演算結果をメモリ部16、RAM4
3、ROM制御部42等へ送る。

発振器46は一定周期のクロック信号を作成し、タイミン
グジェネレータ47および分周回路48に出力する。タイミ
ングジェネレータ47はクロック信号を所定の周波数まで
分周し、各ブロック及び電圧検出回路14を時系列にコン
トロールするタイミング信号を出力する。特に、RAM43
に対してはチップイネーブル信号CE₁及びリード・ライ
ト信号R₁を出力し、電圧制御部17に対してはメモリ部16
のためのチップイネーブル信号CE₂及びリード・ライト
信号R₂並びに後述する電圧切換のための信号ａを出力す
る。分周回路48は発振器46からのクロック信号を分周す
るカウンタで、計時処理等に使用される一定周期の計時
信号を作成している。キー入力部49は、第１図に示した
スイッチS₁〜S₃を含んでおり、これらのキー操作に基づ
いて各種機能が実行される。尚、これら多数のキーのう
ち、特にACスイッチS₂（第10図参照）が操作された時は
信号ACが出力され、この信号ACによって発振器46の発振
が開始されたり、あるいは各部が初期化されたりする。
信号ACは電圧制御部17へも送られる。

液晶表示装置50は、第10図に示した液晶表示パネル28を
含む構成であり、RAM43の表示レジスタＤに入っている
データ（例えば通常の時刻データ、ストップウォッチデ
ータ、あるいはメモリ部16から送られた電話番号データ
等）を表示制御部51の制御に従って表示する。具体的な
表示例については、第９図に基づき後述する。

次に、電圧制御部17の具体的な構成及び動作について、
第５図及び第６図に基づき説明する。第５図には、一点
鎖線で囲まれた電圧制御部17の他に、大容量RAMからな
るメモリ部16、そのバックアップ用のコンデンサC₁、及
び、第１図並びに第11図に示したのと同一のスイッチS₁
が示されている。第６図には、第５図における各部の信
号及び電圧波形が示されている。

まず、通常時（電池交換時以外の時）には、第11図
（ａ）示したようにスイッチS₁がオフ状態にある。この
場合、ラッチ回路61中のノア（NOR）回路61aの一方の入
力がローレベル（＝V₀）となる。また、もう１つのラッ
チ回路62の出力は通常ローレベル（＝V₁＞V₂）であり、
このV₁がレベルシフタ63によって確実に低いレベルV₂に
切換えられるので、上記ノア回路61aのもう一方の入力
もローレベル（＝V₂）となる。よって、ノア回路61aの
出力はハイレベルとなり、これに伴ってノア回路61bの
出力（信号ｃ）がローレベルになる。なお、上記レベル
シフタ63、及び後述するレベルシフタ64,68,69,71は、
いずれも例えばCMOSインバータによって構成され、入力
信号がハイレベル＝OV）の場合はそのままハイレベルの
信号を出力し、一方、入力信号がローレベル（＝V₁もし
くはVx）の場合はそれよりも確実に低いローレベル（＝
V₂）にレベルシフトして出力する回路である。

上記信号ｃがローレベルである場合は、インバータ回路
61cの出力（信号ｄ）がハイレベルになると共に、レベ
ルシフタ64の出力（信号ｅ）がローレベル（＝V₂）にな
る。従って、トランジスタ65はオン状態であり、かつト
ランジスタ66はオフ状態である（この時点ではトランジ
スタ67もオフ状態にある）ため、メモリ部16に供給され
る電圧Vxとしては、第１図に示した定電圧回路13の出力
電圧であるV₁が選択され出力される。またこの場合、ラ
ッチ回路61中のノア回路61dの一方の入力信号ｃと同じ
ローレベルとなり、またもう一方の入力は、主回路部15
からのチップイネーブル信号CE₂（＝V₀もしくはV₁）が
レベルシフタ68を介して得られレベル（＝V₀もしくは
V₂）となる。よってノア回路61dからは上記チップイネ
ーブル信号CE₂の反転した信号が出力され、これがメモ
リ部16に対し実際のチップイネーブル信号CETとして与
えられる。このチップイネーブル信号が与えられた時に
のみ、メモリ部16が動作可能となる。また、主回路部15
からのリード・ライト信号R₂がレベルシフタ69を介して
得られる信号（＝V₀もしくはV₂）が、メモリ部16に対し
実際のリード・ライト信号RTとして与えられる。このリ
ード・ライト信号RTがハイレベルの時には、主回路部15
からのアドレス信号Ａ（A₀乃至A₁₁）に基づきデータ出
力信号Ｏ（O₀乃至O₃）の読み出しが可能となり、一方ロ
ーレベルの時には、アドレス信号Ａに基づきデータ入力
信号Ｉ（I₀乃至I₄）の書き込みが可能となる。

次に、電池交換時について、第６図を参照しながら述べ
る。まず、電池を取外すにあたっては、第10図に示した
裏蓋24が開けられ、更にその内側にある抑えリング30が
取外される。すると、第11図（ｂ）に示したように、ス
イッチS₁がオン状態に切換わる（第６図（ａ））。スイ
ッチS₁がオンすると、主回路部15では、RAM43に記憶さ
れているデータのうち消去されては困るデータ、すなわ
ち第４図に示したレジスタP₀の内容（メモリ部16に記憶
されているデータの本数）及びレジスタP₁の内容（メモ
リ部16に記憶されているデータのうち、現在の指定され
ているデータのアドレス）等を、メモリ部16の第２図に
示したレジスタY₀,Y₁等へ転送する。

なお、スイッチS₁がオンすることによりノア回路61aの
一方の入力がハイレベル（＝V₀）となり、その出力がロ
ーレベルに切換わるが、上記の転送が終了するまでは信
号ｂが相変わらずローレベルであり、ノア回路61eの出
力がハイレベルのままであるため、ノア回路61bの出力
（信号ｃ）もローレベルのままとなる。すなわち、メモ
リ部16へ供給される電圧Vxとしては、V₁が選択されたま
まである。

上記のデータ転送が終了したところで、主回路部15はラ
ッチ回路62への入力信号（すなわちメモリ部16への入力
信号I₂）をハイレベルにして送出すると共に信号ａをト
リガとしてラッチ回レベルになるため、トランジスタ65
がオフし、路62に与える。これによりラッチ回路62は信
号I₂を取り込み出力がハイレベルとなり、よって信号ｂ
が第６図（ｂ）に示すようにハイレベルに切換わる。す
ると、ノア回路61eの出力がローレベルになるため、ノ
ア回路61bの２つの入力がいずれもローレベルとなり、
よってその出力（信号ｃ）は第６図（ｃ）に示すように
ハイレベルに切換わる。

上記信号ｃがハイレベルとなった場合は、主回路部15か
らのチップイネーブル信号CE₂にかかわらず、ノア回路6
1dの出力（実際のチップイネーブル信号CET）が第６図
（ｄ）に示すようにローレベルとなるため、メモリ部16
の動作が不可能となる。また、この場合、インバータ回
路61cの出力である信号ｄが第６図（ｅ）に示すように
ローレベルになると共に、レベルシフタ64の出力である
信号ｅが第６図（ｆ）に示すようにハイレベルになるた
め、トランジスタ65がオフし、かつトランジスタ66がオ
ンする。これにより、メモリ部16へ供給される電圧Vxと
しては、電池電圧であるV₂が選択される。この際Vxは、
第６図（ｈ）に示すように、コンデンサC₁の充電曲線に
沿ってV₁からV₂まで変化する。この際、コンデンサC₁と
電池11との間にダイオード70が接続されることにより、
電流の逆流が防止される。なお、信号ｃは、ローレベル
（＝Vx）を確実に低いローレベル（＝V₂）に切換えるた
めレベルシフタ71を介して主回路部15に送られる。

以上のことから、電池交換時には、電池11を取外すに先
立って（抑えリング30を開くと）スイッチS₁が投入さ
れ、その後に電池電圧V₂がメモリ部16に供給されると共
に、電池電圧V₂によってコンデンサC₁が充電される。な
お電池11を取外す前に、第10図に示したACスイッチS₂を
オンするようにすれば、万一トランジスタ66がオンに切
換わらずにいた場合であっても、これに対して並列接続
されたもう１つのトランジスタ67をオンすることができ
るので、メモリ部16およびコンデンサC₁へ電池電圧V₂を
確実に供給することができる。

その後、第10図に示した下部ハウジング26から電池11を
取外した場合、電圧V₁,V₂は第６図に示す如くいずれも
ゼロになる。この間においては第６図（ｈ）に示すよう
に、コンデンサC₁の放電電圧がメモリ部16に供給され
る。この際、コンデンサC₁に初めに充電されている電圧
は、電圧V₁の少なくとも２倍近くの高い電圧V₂であるた
め、その充電電圧でメモリ部16を補償できる時間は非常
に長くなる。なお、電池11が取外されることにより、電
圧V₁出力がなくなるので主回路部15の各部は動作停止と
なり、第３図に示した発振器46も発振を停止する。

新しい電池を下部ハウジング26に装着した場合は、その
電池電圧V₂がメモリ部16及びコンデンサC₁に供給され、
電気Vxは第６図（ｈ）に示すようにコンデンサC₁の充電
曲線に沿ってV₂まで上昇する。この時点では、主回路部
15の各部はまだ動作が停止されたままである。そこで次
に、第６図（ｇ）に示すようにACスイッチS₂をオンすれ
ば、第３図に示した発振器46が発振を開始し、それに伴
い各処理（例えば、後述する第７図の処理）が開始す
る。

その後、新しい電池を覆って抑えリング30を取付ける
と、スイッチS₁が第11図（ａ）にしたようにオフ状態に
切換わる。スイッチS₁がオフすると、一定の立ち上がり
時間後、主回路部15からラッチ回路62へ入力信号（すな
わちメモリ部16への入力信号I₂）がローレベルに設定さ
れ、それと共に信号ａがトリガとしてラッチ回路62に与
えられる。これにより、ラッチ回路62の出力がローレベ
ル（＝V₁）となるので、レベルシフタ63の出力（信号
ｂ）も第６図（ｂ）に示すように確実ローレベル（＝
V₂）となる。すると、ノア回路61aの２つの入力はいず
れもローレベルとなるので、その出力がハイレベルに切
換り、それに伴いノア回路61bの出力（信号ｃ）も第６
図（ｃ）に示すようにローレベルに切換わる。

信号ｃがローレベルとなったことにより、インバータ回
路61cの出力（信号ｄ）が第６図（ｅ）に示すようにハ
イレベルとなり、またレベルシフタ64の出力（信号ｅ）
が第６図（ｆ）に示すようにローレベルとなる。よっ
て、トランジスタ65がオンし、かつトランジスタ66がオ
フする（トランジスタ67も信号ACがない限りオフ状態に
ある）ことから、メモリ部16へ供給される電圧Vxが第６
図（ｈ）に示すようにV₂からV₁に切換わる。また、ノア
回路61dの出力（信号CET）には、主回路部15からのチッ
プイネーブル信号CE₂の反転したレベルが現れ、もしチ
ップイネーブル信号CE₂がローレベルであれば、信号CET
は第６図（ｄ）に示すようにハイレベルとなり、メモリ
部16が動作可能となる。

その後、前述した電池の取外し前にRAM43からメモリ部1
6のレジスタＹ（第２図参照）に転送されていたデータ
が、RAM43の元のレジスタに戻される。そして、それら
のデータについてのエラーチェック等が行われた後、通
常時の動作が開始される。上記エラーチェックの詳細に
ついては、第８図に基づき後述する。なお、通常時にお
いてはACスイッチS₂がオンされた場合は、メモリ部16及
びRAM43に記憶されているデータが全てクリアされる
他、各部の初期化が行われる。

次に第３図に示した主回路部15による全体的な処理動作
について、第７図に基づき説明する。なお、第７図で使
用されているフラグF₀,F₁,F₂は第４図に示したものと同
一であり、F₀は電池電圧の低下時に「１」とされるフラ
グ、F₁は電池交換時にスイッチS₁がオフされた（すなわ
ち抑えリング30が開けられた）時に「１」とされるフラ
グ、F₂はキーがノーファンクションとされた時に「１」
とされるフラグである。これらのフラグはACスイッチS₂
がオンされることにより、すべて「０」になる。

まずステップT₁において、例えば時計機能、アラーム機
能、ストップウォッチ機能およびデータバンク機能等の
各種機能に関し、通常の計時処理やキー処理を行う。た
だし、フラグF₂が１であれば、上記の処理を行わない。
その後、ステップT₂で電池電圧（V₂）が所定レベルより
も低下しているかどうかを判断し、もし低下していれば
ステップT₃に進み、ここで例えば表示等により電池電圧
の低下を知らせ、それと同時にフラグF₀に１を入れる。
なお、電池電圧の判断は、第１図に示した電圧検出回路
14の出力に基づいて行われる。

続いてステップT₄において、ステップS₁がオン状態にあ
るかどうか（すなわち、第10図に示した抑えリング30が
開けられているかどうか）を見て、スイッチS₁がオンで
あれば、ステップT₅でF₁＝０かどうかを見る。スイッチ
S₁がオンで、かつF₁＝０の場合は、電池交換のために抑
えリング30が開けられた直後の状態であることから、ス
テップT₆でフラグF₂が１かどうか（すなわち、キーがノ
ーファンクションにされているかどうか）見て、F₂＝１
でなければステップT₇でF₂に１を入れることによりキー
をノーファンクションにする。F₂＝１となっている場合
は、上述したようにステップT₁の処理が行われない。続
いてステップT₆へ進み、前述したRAM43からメモリ部16
へのデータ転送を行い、その終了後、ステップT₉でバッ
クアップ処理として信号ｅを電圧制御部17へ送る（第５
図及び第６図（ｂ）参照）。この信号ｅにより、メモリ
部16への供給電圧VxがV₁からV₂に切換えられ（第６図
（ｇ）参照）、コンデンサC₁によるバックアップが可能
になる。

一方、上記ステップT₄において、スイッチS₁がオフ状態
にある場合は、ステップT₁₀でフラグF₁＝０かどうかを
見る。スイッチS₁がオフで、かつF₁＝０の場合には、電
池交換が終了して抑えリング30が閉じられた直後の状態
であることから、ステップT₁₁で、前述したメモリ部16
からRAM43へのデータ転送（ステップT₈で転送されたデ
ータを元に戻す処理）を行う。続いて、ステップT₁₂に
進み、上記の転送されたデータ及びメモリ部16内のデー
タについてエラー検出を行う。この処理については、第
８図に基づき後述する。エラーが発見された場合には、
ステップT₁₅で全てのデータをクリアし、かつ各部の初
期化（イニシャライズ）を行うことにより、以後の正常
な処理を可能にする。

また、上記ステップT₁₀でF₁＝０でなければ、既に電池
交換が終了し（あるいは、電池交換がまだ行われておら
ず）通常の処理が続行されている状態であることから、
ステップT₁₃でフラグF₁に１を入れた後、ステップT₁₄で
ACスイッチS₂の操作の有無を見る。ACスイッチS₂が操作
された時は、ステップT₁₅で全てのデータをクリアし、
かつ各種の初期化を行う。

次に、上記ステップT₁₂のエラー検出処理を第８図を用
いて説明する。

まずステップU₁において、上記ステップT₁₁で転送され
た本数データが所定の本数（すなわち、第２図に示した
メモリ部16のレジスタＸに記憶可能な最大本数であり、
例えば50本）の範囲内にあるかどうかを見て、この範囲
内になければ「エラー」とする。本数データが所定の本
数の範囲内にある場合は、ステップU₂でレジスタｎに１
を入れる。

そこで次に、ステップU₃でｎの内容が上記の本数データ
以下であるかどうかを見て、本数データ以下であればス
テップU₄に進んでレジスタｉに１を入れる。そしてステ
ップU₅で、メモリ部16に記憶されているｎ本目のデータ
に含まれる項目データのうちｉ番目の文字がアルファベ
ットの「Ａ」〜「Ｚ」及び「−」（ハイフン）のいずれ
がであるかを見て、この範囲になければ「エラー」とす
る。上記ｉ番目の文字が上記の範囲にあれば、ステップ
U₆でレジスタｉに１を加える。そしてステップU₇でｉの
内容が項目データの最大文字数である６以下かどうかを
見て、ｉがまだ６以下であればステップU₅にもどる。す
なわち、エラーがない限り、項目データの全ての文字に
ついて上記ステップU₅のチェックを行う。

上記ステップU₇でｉ＞６となった場合は、ステップU₈に
進んでｉに１を入れる。そして、ステップU₉で、ｎ本目
のデータに含まれる数字データのうちｉ番目の数字が
「０」〜「９」及び「〜」（ハイフン）のいずれかであ
るかを見て、この範囲になければ「エラー」とする。上
記ｉ番目の数字が上記の範囲にあれば、ステップU₁₀で
ｉに１を加える。そして、ステップU₁₁で、ｉの内容が
数字データの最大文字数である12以下かどうかを見て、
ｉがまだ12以下であればステップU₉に戻る。すなわち、
エラーがない限り、数字データの全ての数字について上
記ステップU₉のチェックを行う。

上記ステップU₁₁でｉ＞12となった場合は、ステップU₁₂
でｎに１を加えた後、ステップU₃に戻ってｎが本数デー
タ以下であるかどうかを見る。ｎが本数データ以下であ
れば、そのｎ本目のデータについて新たに上記ステップ
U₄〜U₁₂の処理を行うことにより、エラーチェックをす
る。このようにして、本数データに等して全データにつ
いてエラーチェックが終了したら、すなわちステップU₃
でｎが本数データを越えたら、エラー検出処理を終了す
る。

ただし、第７図及び第８図に示した処理は、電池の挿入
後はACスイッチS₂をオンしないと開始しないようになっ
ている。ACスイッチS₂をオンした場合は、上述したフラ
グF₀,F₁,F₂やレジスタn,i等には０が入れられる。

なお、第７図には示さなかったが、フローの最後に表示
処理を行う、この処理は、第３図において、RAM43の表
示レジスタＤ（第４図参照）を表示制御部51により液晶
装置50に表示させる処理である。その表示例を第９図に
示す。その表示例を第９に示す。同図（ａ）は通常の時
刻表示の一例であり、この例では現在時刻が「1986年12
月29日月曜日午後10時58分50秒」であることを示してい
る。同図（ｂ）はデータバンク表示の一例であり、上側
の表示領域には名前や文字等からなる６文字分の項目デ
ータ（第２図におけるレジスタXaの内容）が表示され、
下側の表示領域には上記項目データに対応する電話番号
等からなる12文字分の数字データ（第２図におけるレジ
スタXbの内容）が表示される。同図の例では、「CASI
O」の電話番号が「0425-55-7211」であることを示して
いる。また、第９図（ａ）に示したような通常の時刻表
示中に電池電圧の低下が検出された時（すなわち上記の
ステップT₃でF₀に１が入れられた時）は、例えば第９図
（ｃ）に示すように、「Bat.」が表示され、これにより
使用者は電池電圧が低下したことを知ることができる。
電池交換のために裏蓋24を開け、更に抑えリング30を開
けた場合（すなわちスイッチS₁がオン状態にある時）
は、例えば第９図（ｄ）に示すように「OPEN」が表示さ
れ、これにより、たとえキーを操作してもノーファンク
ションであることが知らされる。電池交換を終えて抑え
リング30及び裏蓋24を閉じた直後は上記ステップT₁₂（U
₁〜U₁₂）によりエラー検出が行われるが、このエラー検
出中は例えば第９図（ｅ）に示すように「CHECK」が表
示される。

上述したように、本実施例では、電池交換の後バックア
ップされたメモリ部16のデータが正しいか否かをチェッ
クしており、正しい時のみ、そのデータが残るようにな
っているので、誤まってまちがったデータを用いてしま
うことはなくなる。

尚、上述した如く、データが正しいことが判断された際
には、データが氏名及び電話番号のデータの場合、第７
図のエラー検出ステップT₁₂の後に、氏名データに基づ
いてデータA,B,C順に並びかえてメモリ部16に順次記憶
させる編集ステップを設けてもよく、また、例えばデー
タが、日付、時刻及びその時刻のスケジュールからなる
スケジュールデータである場合には、ステップT₁₂の後
に、データを所定の順序、即ち、日付、時刻順に並びか
える編集手段の処理を設ければ極めて便利なものとな
る。

なお、上記実施例ではデータバンク機能付き電子腕時計
に適用されたものであるが、本考案はこのような電子時
計に限らず、電池交換時にバックアップの必要な各種の
メモリ部を有する様々な電子機器、例えば小型電子式計
算機、電子手帳、電子スケジュール、電子カメラ、ワー
プロ等に適用され得るものである。

〔考案の効果〕

以上説明したように本考案によれば電池交換後には、バ
ックアップされたメモリ部の内容をチェックする手段を
設けたことにより、誤まったデータをそのまま使用する
ことがないので、誤動作を防止出来る。

【図面の簡単な説明】

第１図は本考案の一実施例を適用したデータバンク機能
付き電子腕時計の全体回路図、第２図は第１図中のメモリ部16の概略構成図、第３図は第１図中の主回路部15の詳細な回路図、第４図は第３図中のRAM43の概略構成図、第５図は第１図中の電圧制御部17及びその近傍について
の詳細な回路図、第６図は電圧制御部17の主要動作を説明するためのタイ
ミングチャート、第７図は主回路部15による全体的な処理動作を示すフロ
ーチャート、第８図は第７図中のステップT₁₂の処理（エラー検出処
理）を詳細に示すフローチャート、第９図（ａ）〜（ｅ）は第３図中の液晶表示装置による
表示例を示す図、第10図は本考案の一実施例を適用した上記電子腕時計の
拡大断面図、第11図（ａ）及び（ｂ）は第10図中のスイッチS₁のオフ
状態及びオン状態における要部拡大断面図、第12図は従来のバッテリバックアップ回路の一例を示す
回路図である。 11…電池、12…降圧回路、13…定電圧回路、14…電圧検
出回路、15…主回路部、16…メモリ部、17…電圧制御
部、C₁…バックアップ用のコンデンサ、S₁…スイッチ、
S₂…ACスイッチ

Claims

【実用新案登録請求の範囲】

【請求項１】電池電源と、この電池電源の出力電圧を降
圧して降圧電圧を出力する降圧手段と、この降圧手段か
ら出力される降圧電圧に基づいて動作する第一のデータ
記憶メモリと、前記電池電源の電圧低下を検出する電圧
検出手段と、この電圧検出手段によって検出され電圧低
下を報知する報知手段と、前記電池電源の電池交換に先
立ってオンされ電池交換後オフされるスイッチ手段と、
このスイッチ手段がオンされた際に前記第一のデータ記
憶メモリに記憶されているデータが転送される第二のデ
ータ記憶メモリと、前記降圧手段から出力される降圧電
圧によって充電され前記第二のデータ記憶メモリに記憶
されたデータを保護するために第二のデータ記憶メモリ
に接続されたコンデンサと、前記データの転送が終了し
た際に前記コンデンサの充電電圧を前記降圧手段から出
力される降圧電圧から前記電池電源の出力電圧に切換え
前記スイッチ手段がオフされた際に前記降圧電圧に戻す
電圧切換手段と、前記スイッチ手段がオフされた際に前
記第二のデータ記憶メモリに転送されたデータを前記第
一のデータ記憶メモリに戻す転送手段と、この転送手段
によってデータが戻された後前記第一及び第二のデータ
記憶メモリに記憶されているデータをチェックするチェ
ック手段とを具備してなるメモリバックアップ装置。