JPH068828B2 - 信号強度検出回路 - Google Patents
信号強度検出回路Info
- Publication number
- JPH068828B2 JPH068828B2 JP59182555A JP18255584A JPH068828B2 JP H068828 B2 JPH068828 B2 JP H068828B2 JP 59182555 A JP59182555 A JP 59182555A JP 18255584 A JP18255584 A JP 18255584A JP H068828 B2 JPH068828 B2 JP H068828B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- stage
- detector
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/12—Electrically-operated arrangements for indicating correct tuning
- H03J3/14—Visual indication, e.g. magic eye
Landscapes
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Glass Compositions (AREA)
- Optical Radar Systems And Details Thereof (AREA)
- Geophysics And Detection Of Objects (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は信号強度検出器に関するものである。より詳細
にいえば、しかしそれに限るわけではないが、本発明は
無線通信に用いるための受信信号強度指示(RSSI)をうる
のに適切な信号強度検出回路に関するものである。
にいえば、しかしそれに限るわけではないが、本発明は
無線通信に用いるための受信信号強度指示(RSSI)をうる
のに適切な信号強度検出回路に関するものである。
多くの応用において、表示器を動作させるためにまたは
制御機能を動作させるために、信号強度の変化を決定す
る装置をそなえることが要求される。制御機能を実行す
る場合の１つの例は、セルラ無線装置（a cellular rad
io system）の場合である。この場合には、異なるセル
から放射される複数個の送信から、受信された信号強度
を、受信器の中で監視することが必要である。その結
果、どの信号を選定し、変調するかを決定することがで
きる。本発明の目的は、特にセルラ無線装置に用いるの
に好適であって、回路の感度とダイナミックレンジを向
上することの可能な信号強度検出回路を提供することに
ある。
制御機能を動作させるために、信号強度の変化を決定す
る装置をそなえることが要求される。制御機能を実行す
る場合の１つの例は、セルラ無線装置（a cellular rad
io system）の場合である。この場合には、異なるセル
から放射される複数個の送信から、受信された信号強度
を、受信器の中で監視することが必要である。その結
果、どの信号を選定し、変調するかを決定することがで
きる。本発明の目的は、特にセルラ無線装置に用いるの
に好適であって、回路の感度とダイナミックレンジを向
上することの可能な信号強度検出回路を提供することに
ある。
上記目的を達成する本発明の多段信号強度検出回路は、
連続して接続さた複数の検出器段を有する多段信号強度
検出回路であって、前記複数の検出器段の各検出器段
は、同一導電型の第１と第２と第３のトランジスタを有
し、前記各検出器段の前記トランジスタの各々のエミッ
タ電極同士は互いに接続されてさらに電流源を介して一
対の直流供給ラインの一方に接続しており、前記第１と
第２のトランジスタのコレクタ電極はそれぞれ負荷手段
を介して前記一対の直流供給ラインの他方と接続してお
り、前記第１と第２のトランジスタのベース電極はそれ
ぞれ抵抗器を介して前記第３のトランジスタのベースと
接続しており、さらに前記第３のトランジスタのコレク
タ電極は出力線に接続されて前記第１の第２のトランジ
スタのベース電極間の差動信号レベルを示す出力電流を
与えるように構成される。
連続して接続さた複数の検出器段を有する多段信号強度
検出回路であって、前記複数の検出器段の各検出器段
は、同一導電型の第１と第２と第３のトランジスタを有
し、前記各検出器段の前記トランジスタの各々のエミッ
タ電極同士は互いに接続されてさらに電流源を介して一
対の直流供給ラインの一方に接続しており、前記第１と
第２のトランジスタのコレクタ電極はそれぞれ負荷手段
を介して前記一対の直流供給ラインの他方と接続してお
り、前記第１と第２のトランジスタのベース電極はそれ
ぞれ抵抗器を介して前記第３のトランジスタのベースと
接続しており、さらに前記第３のトランジスタのコレク
タ電極は出力線に接続されて前記第１の第２のトランジ
スタのベース電極間の差動信号レベルを示す出力電流を
与えるように構成される。
本発明とそのいろいろな好ましい特徴をより容易に理解
するために、図面を参照しながら、いくつかの実施例を
次に説明する。これらの実施例は例示のためだけのもの
であつて、本発明をそれに限定すためのものではない。
するために、図面を参照しながら、いくつかの実施例を
次に説明する。これらの実施例は例示のためだけのもの
であつて、本発明をそれに限定すためのものではない。
第１図に示された基本検出器は３個のNPNトランジスタ
ＴＲ１，ＴＲ２およびＴＲ３を有する。これらのトラン
ジスタのエミツタ電極は共通に接続されており、そして
この共通接続線路は、負荷Ｌを通して、電源負線路１０
に接続される。トランジスタＴＲ１およびトランジスタ
ＴＲ２のベース電極は、抵抗器Ｒ１および抵抗器Ｒ２を
通して、それぞれ、トランジスタＴＲ３のベース電極に
接続される。
ＴＲ１，ＴＲ２およびＴＲ３を有する。これらのトラン
ジスタのエミツタ電極は共通に接続されており、そして
この共通接続線路は、負荷Ｌを通して、電源負線路１０
に接続される。トランジスタＴＲ１およびトランジスタ
ＴＲ２のベース電極は、抵抗器Ｒ１および抵抗器Ｒ２を
通して、それぞれ、トランジスタＴＲ３のベース電極に
接続される。
トランジスタＴＲ１およびトランジスタＴＲ２のコレク
タ電極は、それぞれ、電源正線路１１に接続される。ト
ランジスタＴＲ３のコレクタ電極は出１２に接続され、
一方、トランジスタTR1のベース電極は、コンデンサＣ
１を通して、入力１３に接続される。トランジスタＴＲ
２のベース電極は、コンデンサＣ２を通して、電源負線
路１０に接続される。この回路は、適当な装置によつ
て、バイアスされる。例えば、１つのバイアス回路１４
が例示されている。このバイアス回路は電圧分割器を有
する。この電圧分割器は電源線路１１および１０の間に
直列接続された抵抗器Ｒ３および抵抗器Ｒ４で構成さ
れ、そしてこれらの抵抗器の接続点が、抵抗器Ｒ５およ
び抵抗器Ｒ６通して、それぞれ、トランジスＴＲ１およ
びトランジスタＴＲ２のベース電極に接続される。
タ電極は、それぞれ、電源正線路１１に接続される。ト
ランジスタＴＲ３のコレクタ電極は出１２に接続され、
一方、トランジスタTR1のベース電極は、コンデンサＣ
１を通して、入力１３に接続される。トランジスタＴＲ
２のベース電極は、コンデンサＣ２を通して、電源負線
路１０に接続される。この回路は、適当な装置によつ
て、バイアスされる。例えば、１つのバイアス回路１４
が例示されている。このバイアス回路は電圧分割器を有
する。この電圧分割器は電源線路１１および１０の間に
直列接続された抵抗器Ｒ３および抵抗器Ｒ４で構成さ
れ、そしてこれらの抵抗器の接続点が、抵抗器Ｒ５およ
び抵抗器Ｒ６通して、それぞれ、トランジスＴＲ１およ
びトランジスタＴＲ２のベース電極に接続される。
第１図の基本回路の動作を考察する。入力１３に信号が
ない場合、負荷Ｌを流れる電流はトランジスタＴＲ１，
ＴＲ２およびＴＲ３に分配され、そして１２からのの出
力電流はゼロ信号レベルを表す。交流信号が入力１３に
加えられる時、トランジスタＴＲ３を流れる電流は信号
の大きさに比例して減少し、したがつて、出力端子１２
からえられる電流は信号レベルに比例して小さくなる。
このように、出力電流はトランジスタＴＲ１のベースの
信号レベルを表し、したがつて、トランジスタＴＲ１と
トランジスタＴＲ２のベース電極の間の差動信号レベル
を表す。
ない場合、負荷Ｌを流れる電流はトランジスタＴＲ１，
ＴＲ２およびＴＲ３に分配され、そして１２からのの出
力電流はゼロ信号レベルを表す。交流信号が入力１３に
加えられる時、トランジスタＴＲ３を流れる電流は信号
の大きさに比例して減少し、したがつて、出力端子１２
からえられる電流は信号レベルに比例して小さくなる。
このように、出力電流はトランジスタＴＲ１のベースの
信号レベルを表し、したがつて、トランジスタＴＲ１と
トランジスタＴＲ２のベース電極の間の差動信号レベル
を表す。
第１図の回路は、入力端子１３の単一終端（シングルエ
ンド）入力で動作するのに適合していることがわかるで
あろう。トランジスタＴＲ２のベース電極は、コンデン
サＣ２のために、信号周波数において、減結合されてお
り、したがつて、出力電流はトランジスタＴＲ１とトラ
ンジスタＴＲ２のベースの間で測られる差動信号を表
す。この回路は、コンデンサＣ２を取去り、そしてトラ
ンジスタＴＲ２のベースＣ１と同様なコンデンサを通し
て別の入力端子に接続することにより、差動入力で駆動
されるようにすることができる。この場合この回路は２
つの入力端子の間にえられる差動入力駆動信号に応答す
ることになる。
ンド）入力で動作するのに適合していることがわかるで
あろう。トランジスタＴＲ２のベース電極は、コンデン
サＣ２のために、信号周波数において、減結合されてお
り、したがつて、出力電流はトランジスタＴＲ１とトラ
ンジスタＴＲ２のベースの間で測られる差動信号を表
す。この回路は、コンデンサＣ２を取去り、そしてトラ
ンジスタＴＲ２のベースＣ１と同様なコンデンサを通し
て別の入力端子に接続することにより、差動入力で駆動
されるようにすることができる。この場合この回路は２
つの入力端子の間にえられる差動入力駆動信号に応答す
ることになる。
負荷Ｌは、例えば、抵抗器または定電流源であることが
できる。
できる。
第２図の回路は第１図の回路と同様な回路であるが、た
だし、トランジスタＴＲ１，ＴＲ２およびＴＲ３のエミ
ツタ回路内に、トランジスタ定電流源が用いられてい
る。NPNトランジスタＴＲ４コレクタ電極はトランジス
タＴＲ１，ＴＲ２およびＴＲ３のエミツタ共通接続線路
に接続され、トランジスタＴＲ４のエミツタ電極は、抵
抗器Ｒ７を通して、電源負線路１０に接続され、そし
て、トランジスタＴＲ４のベース電極は、抵抗器Ｒ８を
通して、バイアス回路１４に接続されてバイアスを受け
る。トランジスタＴＲ４のコレクタによつて供給される
定電流は、トランジスタTR1，ＴＲ２およびＴＲ３に分
配される。
だし、トランジスタＴＲ１，ＴＲ２およびＴＲ３のエミ
ツタ回路内に、トランジスタ定電流源が用いられてい
る。NPNトランジスタＴＲ４コレクタ電極はトランジス
タＴＲ１，ＴＲ２およびＴＲ３のエミツタ共通接続線路
に接続され、トランジスタＴＲ４のエミツタ電極は、抵
抗器Ｒ７を通して、電源負線路１０に接続され、そし
て、トランジスタＴＲ４のベース電極は、抵抗器Ｒ８を
通して、バイアス回路１４に接続されてバイアスを受け
る。トランジスタＴＲ４のコレクタによつて供給される
定電流は、トランジスタTR1，ＴＲ２およびＴＲ３に分
配される。
第１図および第２図に示された回路の感度とダイナミツ
ク・レンジは、ある程度に限定される。多くの応用に対
しては、複数個のこのような回路を直列に接続して用い
ることが好ましい。この場合、それぞれの回路は、増幅
された信号レベルを、次の回路に供給する。
ク・レンジは、ある程度に限定される。多くの応用に対
しては、複数個のこのような回路を直列に接続して用い
ることが好ましい。この場合、それぞれの回路は、増幅
された信号レベルを、次の回路に供給する。
第３図は、増幅された信号を供給する１つの方法を示し
たものである。第３図の回路では、抵抗器Ｒ９で構成さ
れる負荷が、トランジスタＴＲ２のコレクタ回路の中
で、コレクタと電源正線路１１との間に接続される。抵
抗器Ｒ９の両端間に増幅された信号電圧が生じ、そして
この信号電圧が出力１５に現われる。出１５は同様な検
出器の入力１３に接続される。一連のこのような検出器
が互いに接続されて信号強度検出器を構成し、そしてそ
れぞれの段の出力１２が加算されて、信号レベルを表す
電流がえられる。第１検出器に対する入力レベルが増大
する時、この直列接続された装置内の最終段検出器が限
界に達し、そして入力レベルがなおさらに増大する時、
各段の検出器は次々に限界に達し、しかし、すべての段
の検出器が限界に達するまで、加算された電流は入力信
号レベルを相変わらず表していることがわかるであろ
う。トランジスタＴＲ１のコレクタ回路が、Ｒ９のよう
な抵抗器をまた有することができ、それにより、トラン
ジスタＴＲ１のコレクタを、コンデンサを通して、次の
段のトランジスタＴＲ２のベースに接続することによつ
て、次の回路に対し、差動駆動の可能であることがわか
るであろう。
たものである。第３図の回路では、抵抗器Ｒ９で構成さ
れる負荷が、トランジスタＴＲ２のコレクタ回路の中
で、コレクタと電源正線路１１との間に接続される。抵
抗器Ｒ９の両端間に増幅された信号電圧が生じ、そして
この信号電圧が出力１５に現われる。出１５は同様な検
出器の入力１３に接続される。一連のこのような検出器
が互いに接続されて信号強度検出器を構成し、そしてそ
れぞれの段の出力１２が加算されて、信号レベルを表す
電流がえられる。第１検出器に対する入力レベルが増大
する時、この直列接続された装置内の最終段検出器が限
界に達し、そして入力レベルがなおさらに増大する時、
各段の検出器は次々に限界に達し、しかし、すべての段
の検出器が限界に達するまで、加算された電流は入力信
号レベルを相変わらず表していることがわかるであろ
う。トランジスタＴＲ１のコレクタ回路が、Ｒ９のよう
な抵抗器をまた有することができ、それにより、トラン
ジスタＴＲ１のコレクタを、コンデンサを通して、次の
段のトランジスタＴＲ２のベースに接続することによつ
て、次の回路に対し、差動駆動の可能であることがわか
るであろう。
本発明の特に利点である改良点は、抵抗器Ｒ９を、能動
トランジスタ負荷で置き換えることである。このような
構増体が第４図に示されている。
トランジスタ負荷で置き換えることである。このような
構増体が第４図に示されている。
第４図では、抵抗器Ｒ９が取去られ、そしてその位置に
NPNトランジスタＴＲ５が配置される。このトランジス
タＴＲ５のコレクタ電極はトランジスタＴＲ２のコレク
タ電極に接続され、そしてトランジスタＴＲ５のエミツ
タ電極は電源正線路１１に接続される。トランジスタＴ
Ｒ５のベース電極は、抵抗器Ｒ１０を通して、バイアス
回路に接続されてバイアスを受ける。第４図に示された
ような複数個の検出器が、１つの検出器の出力１５を次
の検出器の入力１３に接続することにより、カスケード
接続される時、抵抗器Ｒ１および抵抗器Ｒ２は前段に対
する負荷として反映される。このことは負荷抵抗器を用
いないですむこと、および例えばエミツタ・フオロワの
ようなバツフア・ステージを検出器間に配置しないです
むという利点を有する。また、次の検出器に対する付加
出力および差動駆動をうるために、トランジスタTR1の
コレクタ回路内に、トランジスタＴＲ５と同様なトラン
ジスタを取入れることもできる。
NPNトランジスタＴＲ５が配置される。このトランジス
タＴＲ５のコレクタ電極はトランジスタＴＲ２のコレク
タ電極に接続され、そしてトランジスタＴＲ５のエミツ
タ電極は電源正線路１１に接続される。トランジスタＴ
Ｒ５のベース電極は、抵抗器Ｒ１０を通して、バイアス
回路に接続されてバイアスを受ける。第４図に示された
ような複数個の検出器が、１つの検出器の出力１５を次
の検出器の入力１３に接続することにより、カスケード
接続される時、抵抗器Ｒ１および抵抗器Ｒ２は前段に対
する負荷として反映される。このことは負荷抵抗器を用
いないですむこと、および例えばエミツタ・フオロワの
ようなバツフア・ステージを検出器間に配置しないです
むという利点を有する。また、次の検出器に対する付加
出力および差動駆動をうるために、トランジスタTR1の
コレクタ回路内に、トランジスタＴＲ５と同様なトラン
ジスタを取入れることもできる。
ある場合には、トランジスタＴＲ１およびトランジスタ
ＴＲ２のコレクタ回路内に、付加カスコード・トランジ
スタを有することが、利得の面で利点がある。第１図か
ら第４図までのいずれかの図面に示された回路が、この
ような付加カスコード・トランジスタを有することは可
能である。第５図が１つの例示的実施例である。第５図
は第３図を変更した場合であるが、次の検出器に対し差
動駆動を行なうことができる。
ＴＲ２のコレクタ回路内に、付加カスコード・トランジ
スタを有することが、利得の面で利点がある。第１図か
ら第４図までのいずれかの図面に示された回路が、この
ような付加カスコード・トランジスタを有することは可
能である。第５図が１つの例示的実施例である。第５図
は第３図を変更した場合であるが、次の検出器に対し差
動駆動を行なうことができる。
第５図は、トランジスタＴＲ１およびＴＲ２のコレクタ
回路にそれぞれ接続された、付加NPNカスコード・トラ
ンジスタＴＲ６およびＴＲ７を示している。トランジス
タＴＲ２のコレクタはトランジスタＴＲ７のエミツタに
接続され、そしてトランジスタＴＲ７のコレクタは、抵
抗器Ｒ９を通して、電圧源正線路１１に接続される。ト
ランジスタＴＲ６は、トランジスタＴＲ１のコレクタ
に、同じように接続される。トランジスタＴＲ６および
トランジスタＴＲ７のベースは相互に接続され、および
抵抗器を通して、バイアス回路１４に接続されてバイア
スを受ける。これらのカスコード・トランジスタは周知
の方法で動作し、その結果、大きな段利得がえられる。
回路にそれぞれ接続された、付加NPNカスコード・トラ
ンジスタＴＲ６およびＴＲ７を示している。トランジス
タＴＲ２のコレクタはトランジスタＴＲ７のエミツタに
接続され、そしてトランジスタＴＲ７のコレクタは、抵
抗器Ｒ９を通して、電圧源正線路１１に接続される。ト
ランジスタＴＲ６は、トランジスタＴＲ１のコレクタ
に、同じように接続される。トランジスタＴＲ６および
トランジスタＴＲ７のベースは相互に接続され、および
抵抗器を通して、バイアス回路１４に接続されてバイア
スを受ける。これらのカスコード・トランジスタは周知
の方法で動作し、その結果、大きな段利得がえられる。
多段検出器回路をうるために、第３図から第５図までの
図面で説明した複数個の検出器回路を、順次に接続して
用いることができる。このような回路の例が第６図から
第１０図までの図面に示されている。第６図は第５図の
検出器に基づく回路を示したものであるが、１つの検出
器と次の検出器の差動駆動のさい、それらの間の結合は
エミツタ・フオロワ・トランジスタによつて行なわれ
る。この例示された実施例では、２つの検出器だけが直
列接続されて示されているが、同様の方法で、２個以上
の検出器を順次に相互接続できることがわかるであろ
う。それぞれの検出器のトランジスタＴＲ３からの出力
は加算回路２１の入力に接続され、そしてこの加算回路
は端子２２にRSSI出力を供給する。２つの検出器段が２
０で示されている。エミツク・フオロワ・トランジスタ
TR10およびＴＲ１１により、第１段と最終段との間に、
直流フイードバツク路がつくられる。エミツタ・フオロ
ワ・トランジスタＴＲ１０およびＴＲ１１は、それぞ
れ、最終段検出器のトランジスタTR1およびＴＲ２のコ
レクタに接続され、そしてTR10およびＴＲ１１のエミツ
タは、それぞれ、第１段検出器のトランジスタＴＲ２お
よびＴＲ１のベース電極に、抵抗器回路網を通して、接
続される。
図面で説明した複数個の検出器回路を、順次に接続して
用いることができる。このような回路の例が第６図から
第１０図までの図面に示されている。第６図は第５図の
検出器に基づく回路を示したものであるが、１つの検出
器と次の検出器の差動駆動のさい、それらの間の結合は
エミツタ・フオロワ・トランジスタによつて行なわれ
る。この例示された実施例では、２つの検出器だけが直
列接続されて示されているが、同様の方法で、２個以上
の検出器を順次に相互接続できることがわかるであろ
う。それぞれの検出器のトランジスタＴＲ３からの出力
は加算回路２１の入力に接続され、そしてこの加算回路
は端子２２にRSSI出力を供給する。２つの検出器段が２
０で示されている。エミツク・フオロワ・トランジスタ
TR10およびＴＲ１１により、第１段と最終段との間に、
直流フイードバツク路がつくられる。エミツタ・フオロ
ワ・トランジスタＴＲ１０およびＴＲ１１は、それぞ
れ、最終段検出器のトランジスタTR1およびＴＲ２のコ
レクタに接続され、そしてTR10およびＴＲ１１のエミツ
タは、それぞれ、第１段検出器のトランジスタＴＲ２お
よびＴＲ１のベース電極に、抵抗器回路網を通して、接
続される。
第７図は、第５図の回路に基づく３つの検出器を有する
が、また第４図の能動負荷装置を有する、信号強度検出
器を示す。バイアス装置は詳細には示されていないが、
第６図の場合と場合と同様に配置することができる。け
れども、第７図の回路は、能動負荷トランジスタとカス
コード・トランジスタに対し、特に利点のあるバイアス
を供給する装置構成を有する。このことは、能動負荷ト
ランジスタＴＲ５，ＴＲ５ａのベース電極とカスコード
・トランジスタＴＲ６およびＴＲ７のベース電極がすべ
て共通接続され、そしてこの共通接続線路が次の段のト
ランジスタＴＲ３のベース電極と接続されていることで
わかる。
が、また第４図の能動負荷装置を有する、信号強度検出
器を示す。バイアス装置は詳細には示されていないが、
第６図の場合と場合と同様に配置することができる。け
れども、第７図の回路は、能動負荷トランジスタとカス
コード・トランジスタに対し、特に利点のあるバイアス
を供給する装置構成を有する。このことは、能動負荷ト
ランジスタＴＲ５，ＴＲ５ａのベース電極とカスコード
・トランジスタＴＲ６およびＴＲ７のベース電極がすべ
て共通接続され、そしてこの共通接続線路が次の段のト
ランジスタＴＲ３のベース電極と接続されていることで
わかる。
第７図の回路は、１つの段から次の段へ差動駆動がえら
れるように構成されているが、トランジスタＴＲ５ａの
ベースとコレクタを接続しそしてその時このトランジス
タをダイオードとして動作させることにより、単一駆動
に容易に変換することができる。
れるように構成されているが、トランジスタＴＲ５ａの
ベースとコレクタを接続しそしてその時このトランジス
タをダイオードとして動作させることにより、単一駆動
に容易に変換することができる。
高利得NPNトランジスタを製造するように設計された集
積回路工程において、PNPトランジスタから高利得をう
ることは難しいことが多い。したがつて、第７図の装置
において、トランジスタＴＲ５およびＴＲ５ａによつて
取出されるベース電流は、次の検出器のトランジスタＴ
Ｒ１，ＴＲ２およびＴＲ３に対するバイアス装置のつり
合いを転倒させるのに、時として十分であることができ
る。この問題は、第８図に示された変更実施例によつ
て、回避される。第８図の回路は、トランジスタＴＲ
５，ＴＲ５ａのベース電極と次の段のトランジスタＴＲ
３のベース電極との間のバイアス線路内に、付加PNPト
ランジスタを有する。次の段のトランジスタＴＲ３のベ
ース電極はトランジスタＴＲ１２のベース電極に接続さ
れ、そしてこのトランジスタＴＲ１２のエミツタはトラ
ンジスタＴＲ５およびＴＲ５ａのベース電極に接続され
る。トランジスタＴＲ１２のコレクタ電極は負電位線路
１０に接続される。
積回路工程において、PNPトランジスタから高利得をう
ることは難しいことが多い。したがつて、第７図の装置
において、トランジスタＴＲ５およびＴＲ５ａによつて
取出されるベース電流は、次の検出器のトランジスタＴ
Ｒ１，ＴＲ２およびＴＲ３に対するバイアス装置のつり
合いを転倒させるのに、時として十分であることができ
る。この問題は、第８図に示された変更実施例によつ
て、回避される。第８図の回路は、トランジスタＴＲ
５，ＴＲ５ａのベース電極と次の段のトランジスタＴＲ
３のベース電極との間のバイアス線路内に、付加PNPト
ランジスタを有する。次の段のトランジスタＴＲ３のベ
ース電極はトランジスタＴＲ１２のベース電極に接続さ
れ、そしてこのトランジスタＴＲ１２のエミツタはトラ
ンジスタＴＲ５およびＴＲ５ａのベース電極に接続され
る。トランジスタＴＲ１２のコレクタ電極は負電位線路
１０に接続される。
第９図は、第８図を変更した実施例である。この場合に
は、カスコード・トランジスタＴＲ６およびＴＲ７が省
略されているが、トランジスタＴＲ５およびＴＲ５ａに
対するバイアスは、バツフア・トランジスタＴＲ１２を
通して、なお保持される。
は、カスコード・トランジスタＴＲ６およびＴＲ７が省
略されているが、トランジスタＴＲ５およびＴＲ５ａに
対するバイアスは、バツフア・トランジスタＴＲ１２を
通して、なお保持される。
前記原理を特に生かして製作したのが、第１０図の実施
例である。第１０図の回路は、セルラ・無線装置のため
のＩＦ増幅器の回路である。この装置は、第９図に示さ
れた検出器段と同じ６個の同一検出器段２０を有する。
各段は、縦続して接続される。この場合、最終段の２つ
の負荷から出力１５および１５ａを、それぞれの場合
に、第１段のトランジスタＴＲ１およびＴＲ２のベース
へ、１対の直列接続された抵抗器Ｒ２０およびＲ２１を
通して接続することにより、自己バイアスがえられる。
この場合、２つの抵抗器Ｒ２０およびＲ２１の接続点
は、コンデンサＣ２０によつて、信号周波数に対して減
結合される。トランジスタＴＲ４によつて構成された各
段に対する定電流源は、バイアス回路１４からの共通電
圧でバイアスされ、したがつて、各段は同じ可能電流出
力で動作する。それぞれの検出器からの出力１２のとこ
ろにそなえられた各トランジスタＴＲ３のコレクタから
の出力電流は、共通の線路に接続される。この共通線路
の出力電流は、電流ミラー回路３０へ、入力信号として
供給される。それぞれの検出器回路２０は、それ自身の
入力信号を表す出力電流を供給することが分かるであろ
う。そして、この電流は、増大する信号レベルの関数と
して、減少することも分かるであろう。さらに、信号は
１つの段から次の段へ増幅されるので、第１段は比較的
大きな出力電流を生じ、一方、後の段は比較的小さな出
力電流を生ずるであろう。したがつて、電流ミラー回路
３０に信号入力として供給されるこの総計された電流出
力の値は、信号レベルが増大すると共に、また減少す
る。正常な環境の下では、増大する信号レベルに対し明
確に関係した電流を有することが好ましく、そしてミラ
ー回路３０は、第１段の入力での増大する信号レベル関
数として、実際に増大する出力RSSI電流を出力３１に供
給するように構成される。電流ミラー回路は簡単な回路
である。電流ミラー回路の下部分３０ｂは、第１検出器
段への入力信号がない場合に、検出器からミラー回路の
入力に供給される電流に等しくそして反対である値の定
電流を供給する。この電流源部分３０ｂは各検出器段と
同じバイアス回路１４内の点からバイアスされ、したが
つて、温度変化による電流変化は、それぞれの検出器に
対する電流源ＴＲ４が生ずる電流変化と同じである。し
たがつて、温度による電流変化は、検出器内のものと回
路部分３０ｂ内のものが同じであり、このことにより、
電流ミラー３０内で変化が相殺される。電流ミラーは定
電流から６個の検出器の総計出力電流を実効的に減算
し、そしてRSSI出力電流がえられる。
例である。第１０図の回路は、セルラ・無線装置のため
のＩＦ増幅器の回路である。この装置は、第９図に示さ
れた検出器段と同じ６個の同一検出器段２０を有する。
各段は、縦続して接続される。この場合、最終段の２つ
の負荷から出力１５および１５ａを、それぞれの場合
に、第１段のトランジスタＴＲ１およびＴＲ２のベース
へ、１対の直列接続された抵抗器Ｒ２０およびＲ２１を
通して接続することにより、自己バイアスがえられる。
この場合、２つの抵抗器Ｒ２０およびＲ２１の接続点
は、コンデンサＣ２０によつて、信号周波数に対して減
結合される。トランジスタＴＲ４によつて構成された各
段に対する定電流源は、バイアス回路１４からの共通電
圧でバイアスされ、したがつて、各段は同じ可能電流出
力で動作する。それぞれの検出器からの出力１２のとこ
ろにそなえられた各トランジスタＴＲ３のコレクタから
の出力電流は、共通の線路に接続される。この共通線路
の出力電流は、電流ミラー回路３０へ、入力信号として
供給される。それぞれの検出器回路２０は、それ自身の
入力信号を表す出力電流を供給することが分かるであろ
う。そして、この電流は、増大する信号レベルの関数と
して、減少することも分かるであろう。さらに、信号は
１つの段から次の段へ増幅されるので、第１段は比較的
大きな出力電流を生じ、一方、後の段は比較的小さな出
力電流を生ずるであろう。したがつて、電流ミラー回路
３０に信号入力として供給されるこの総計された電流出
力の値は、信号レベルが増大すると共に、また減少す
る。正常な環境の下では、増大する信号レベルに対し明
確に関係した電流を有することが好ましく、そしてミラ
ー回路３０は、第１段の入力での増大する信号レベル関
数として、実際に増大する出力RSSI電流を出力３１に供
給するように構成される。電流ミラー回路は簡単な回路
である。電流ミラー回路の下部分３０ｂは、第１検出器
段への入力信号がない場合に、検出器からミラー回路の
入力に供給される電流に等しくそして反対である値の定
電流を供給する。この電流源部分３０ｂは各検出器段と
同じバイアス回路１４内の点からバイアスされ、したが
つて、温度変化による電流変化は、それぞれの検出器に
対する電流源ＴＲ４が生ずる電流変化と同じである。し
たがつて、温度による電流変化は、検出器内のものと回
路部分３０ｂ内のものが同じであり、このことにより、
電流ミラー３０内で変化が相殺される。電流ミラーは定
電流から６個の検出器の総計出力電流を実効的に減算
し、そしてRSSI出力電流がえられる。
第１０図のＩＦ増幅器により、出力３２と出力３３との
間に差動出力信号がえられるが、前記原理に従つて、単
一終端出力がえられるようにおよび段間の単一終端駆動
がえられるように、この回路を変更することができるこ
とが分るであろう。第１０図の回路は、第３図から第５
図までの図面に記載された検出器のいずれかの変更され
た検出器を用いることができる。
間に差動出力信号がえられるが、前記原理に従つて、単
一終端出力がえられるようにおよび段間の単一終端駆動
がえられるように、この回路を変更することができるこ
とが分るであろう。第１０図の回路は、第３図から第５
図までの図面に記載された検出器のいずれかの変更され
た検出器を用いることができる。
前記回路は集積回路形式で製造するのに特に適してい
る。本発明に対する可能な応用をいくつかあげれば、セ
ルラ無線コードレス電話、低電力カジオ受信機に対する
応用である。
る。本発明に対する可能な応用をいくつかあげれば、セ
ルラ無線コードレス電話、低電力カジオ受信機に対する
応用である。
第１図は本発明に従つてつくられた信号強度検出器の基
本回路概要図、 第２図は第１図において定電流源エミツタ負荷を有する
回路図、 第３図は第２図と同様の回路の概要図であるが、後の同
様な検出器に接続するのに適切に増幅された信号を供給
するのに適合した回路概要図である。出力１５は、後の
検出器によるこの増幅器の負荷を避けるために、バツフ
ア段、例えば、エミツタ・フオロワを通して、次の検出
器に接続することができる。 第４図は第３図と同様の回路の概要図であるが、能動負
荷を有し、 第５図は第３図に基づく回路の概要図であるが、カスコ
ード・トランジスタを有しおよび差動出力を有し、 第６図は本発明に従つてつくられたそして第５図の検出
器に基づく信号強度検出器回路図、 第７図は第５図の検出器に基づく３つの検出器を有す
る、しかし、第４図の能動負荷装置を有する、本発明に
従つてつくられた信号強度検出器回路図、 第８図は第７図と同様の回路であるが、能動負荷トラン
ジスタの前のバイアス回路内にバツフア・トランジスタ
を有し、 第９図は第８図と同様の回路であるが、カスコード・ト
ランジスタが用いられていなく、 第１０図はセルラ・ラジオ装置に対するＩＦ増幅器とし
て、そしてＲＳＳＩ出力を有する、本発明の利点を特に
有して製作された装置。 ＴＲ１ 第１トランジスタ ＴＲ２ 第２トランジスタ ＴＲ３ 第３トランジスタ ＴＲ４ 第４トランジスタ ＴＲ５，ＴＲ５ａ付加トランジスタ ＴＲ６，ＴＲ７ さらに別のトランジスタ ＴＲ８，ＴＲ９ エミツタ・フオロワ回路 Ｌ，Ｒ７，Ｒ９ 抵抗器 １４ バイアス回路 ２１ 加算回路
本回路概要図、 第２図は第１図において定電流源エミツタ負荷を有する
回路図、 第３図は第２図と同様の回路の概要図であるが、後の同
様な検出器に接続するのに適切に増幅された信号を供給
するのに適合した回路概要図である。出力１５は、後の
検出器によるこの増幅器の負荷を避けるために、バツフ
ア段、例えば、エミツタ・フオロワを通して、次の検出
器に接続することができる。 第４図は第３図と同様の回路の概要図であるが、能動負
荷を有し、 第５図は第３図に基づく回路の概要図であるが、カスコ
ード・トランジスタを有しおよび差動出力を有し、 第６図は本発明に従つてつくられたそして第５図の検出
器に基づく信号強度検出器回路図、 第７図は第５図の検出器に基づく３つの検出器を有す
る、しかし、第４図の能動負荷装置を有する、本発明に
従つてつくられた信号強度検出器回路図、 第８図は第７図と同様の回路であるが、能動負荷トラン
ジスタの前のバイアス回路内にバツフア・トランジスタ
を有し、 第９図は第８図と同様の回路であるが、カスコード・ト
ランジスタが用いられていなく、 第１０図はセルラ・ラジオ装置に対するＩＦ増幅器とし
て、そしてＲＳＳＩ出力を有する、本発明の利点を特に
有して製作された装置。 ＴＲ１ 第１トランジスタ ＴＲ２ 第２トランジスタ ＴＲ３ 第３トランジスタ ＴＲ４ 第４トランジスタ ＴＲ５，ＴＲ５ａ付加トランジスタ ＴＲ６，ＴＲ７ さらに別のトランジスタ ＴＲ８，ＴＲ９ エミツタ・フオロワ回路 Ｌ，Ｒ７，Ｒ９ 抵抗器 １４ バイアス回路 ２１ 加算回路
Claims (11)
- 【請求項１】連続して接続された複数の検出器段を有す
る多段信号強度検出回路であって、前記複数の検出器段
の角検出器段は、同一導電型の第１と第２と第３のトラ
ンジスタ（ＴＲ１，ＴＲ２，ＴＲ３）を有し、前記各検
出器段の前記トランジスタの各各のエミッタ電極同士は
互いに接続されてさらに電流源（ＴＲ４）を介して一対
の直流供給ラインの一方（１０）に接続しており、前記
第１と第２のトランジスタ（ＴＲ１，ＴＲ２）のコレク
タ電極はそれぞれ負荷手段（Ｒ９）を介して前記一対の
直流供給ラインの他方と接続しており、前記第１と第２
のトランジスタ（ＴＲ１，ＴＲ２）のベース電極はそれ
ぞれ抵抗器（Ｒ１，Ｒ２）を介して前記第３のトランジ
スタ（ＴＲ３）のベースと接続しており、さらに前記第
３のトランジスタ（ＴＲ３）のコレクタ電極は出力線に
接続されて前記第１と第２のトランジスタ（ＴＲ１，Ｔ
Ｒ２）のベース電極間の作動信号レベルを示す出力電流
を与える多段信号強度検出回路。 - 【請求項２】少なくとも一つの前記検出器段において、
前記電流源は前記第１と第２と第３のトランジスタ（Ｔ
Ｒ１，ＴＲ２，ＴＲ３）と同一導電型の第４トランジス
タ（ＴＲ４）を含み、前記第４のトランジスタ（ＴＲ
４）のコレクタ電極が前記第１と第２と第３のトランジ
スタ（ＴＲ１，ＴＲ２，ＴＲ３）のエミッタ電極に接続
されており、前記第４のトランジスタ（ＴＲ４）のエミ
ッタ電極が抵抗器（７）を介して前記一対の直流供給ラ
インの一方（１０）に接続しており、さらに前記第４の
トランジスタ（ＴＲ４）のベース電極がバイアス回路
（Ｒ３〜Ｒ６，Ｒ８）に接続される特許請求の範囲第１
項記載の多段信号強度検出回路。 - 【請求項３】前記第１のトランジスタ（ＴＲ１）のベー
ス電極がそれぞれの検出器段の信号入力と接続され、前
記第２のトランジスタ（ＴＲ２）のベース電極がコンデ
ンサ（Ｃ２）によって信号周波数に対して減結合されて
いる特許請求の範囲第１項あるいは第２項記載の多段信
号強度検出回路。 - 【請求項４】前記複数の検出器段は、前記第１と第２の
トランジスタ（ＴＲ１，ＴＲ２）の前記負荷手段（Ｒ
９）に現れるコレクタ出力信号を次段の検出器段の前記
第１と第２のトランジスタのそれぞれのベース電極に結
合するように連続して接続配置され、前記各検出器段の
前記第３のトランジスタ（ＴＲ３）の出力電流が加算回
路（２１）に供給されるように配置される特許請求の範
囲第１項あるいは第２項記載の多段信号強度検出回路。 - 【請求項５】一つの前記検出器段のコレクタ出力信号が
それぞれのエミッタフォロア回路（ＴＲ８，ＴＲ９）を
介して次段の検出器段に結合されている特許請求の範囲
第４項記載の多段信号強度検出回路。 - 【請求項６】各前記負荷手段は、前記第１と第２と第３
のトランジスタ（ＴＲ１，ＴＲ２，ＴＲ３）とは逆導電
型の付加トランジスタ（ＴＲ５，ＴＲ５ａ）を含み、該
付加トランジスタのエミッタ電極が前記一対の直流供給
ラインの他方（１１）と接続しており、該付加トラジス
タとコレクタ電極が前記第１あるいは第２のトランジス
タのコレクタ電極に接続されており、さらに最終段以外
の各前記検出器において、前記付加トランジスタのベー
ス電極が次段の前記第３のトランジスタ（ＴＲ３）のベ
ース電極と共通にバイアスされている特許請求の範囲第
１項から第５項のいずれかに記載の多段信号強度検出回
路。 - 【請求項７】各前記付加トランジスタ（ＴＲ５，ＴＲ５
ａ）のコレクタ電極が前記第１と第２と第３のトランジ
スタ（ＴＲ１，ＴＲ２，ＴＲ３）と同一導電型の追加ト
ランジスタ（ＴＲ６，ＴＲ７）のコレクタ−エミッタ通
路を介してそれぞれの第１あるいは第２のトランジスタ
（ＴＲ１，ＴＲ２）のコレクタ電極と結合され、前記追
加トランジスタ（ＴＲ６，ＴＲ７）の各々のベース電極
が各付加トランジスタ（ＴＲ５，ＴＲ５ａ）のベース電
極に接続されている特許請求の範囲第６項記載の多段信
号強度検出回路。 - 【請求項８】前記次段の前記第３のトランジスタ（ＴＲ
３）のベース電極がエミッタフォロア（ＴＲ１２）を介
して各付加トランジスタ（ＴＲ５，ＴＲ５ａ）のベース
電極に結合されている特許請求の範囲第６項記載の多段
信号強度検出回路。 - 【請求項９】前記最終段の前記付加トランジスタ（ＴＲ
５，ＴＲ５ａ）のベース電極が第１番目の検出器段の前
記第１のトランジスタ（ＴＲ１）のベース電極に接続さ
れて前記多段信号検出回路のバイアスを与える特許請求
の範囲第６項、第７項および第８項のいずれかに記載の
多段信号強度検出回路。 - 【請求項１０】前記出力電流が基準電流源（２０ｂ）か
ら差し引かれて差電流を発生し、該差電流は第１段目の
前記検出器段の前記第１と第２のトランジスタ（ＴＲ
１，（ＴＲ２）のベース電極間の前記作動信号レベルに
応じて増加する特許請求の範囲第１項から第９項のいず
れかに記載の多段信号強度検出回路。 - 【請求項１１】前記基準電流源（３０ｂ）は、入力信号
がない場合にはすべての検出器段からの電流の総和に等
しい電流値を与えるように設定されており、それによっ
て前記差電流がその条件下でゼロとなる特許請求の範囲
第１０項記載の多段信号強度検出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8323487 | 1983-09-01 | ||
| GB08323487A GB2145890B (en) | 1983-09-01 | 1983-09-01 | Signal strength detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6073371A JPS6073371A (ja) | 1985-04-25 |
| JPH068828B2 true JPH068828B2 (ja) | 1994-02-02 |
Family
ID=10548193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59182555A Expired - Fee Related JPH068828B2 (ja) | 1983-09-01 | 1984-08-31 | 信号強度検出回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4620114A (ja) |
| JP (1) | JPH068828B2 (ja) |
| CA (1) | CA1243354A (ja) |
| DE (1) | DE3431732C2 (ja) |
| FR (1) | FR2551555B1 (ja) |
| GB (1) | GB2145890B (ja) |
| SE (1) | SE456535B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612845U (ja) * | 1992-07-21 | 1994-02-18 | 住友電気工業株式会社 | ディスクブレーキ |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4578820A (en) * | 1984-03-05 | 1986-03-25 | General Electric Company | Received signal strength indicator |
| JPS623536A (ja) * | 1985-06-29 | 1987-01-09 | Oki Electric Ind Co Ltd | 移動体データ通信の良否判定装置 |
| US20010050943A1 (en) * | 1989-08-03 | 2001-12-13 | Mahany Ronald L. | Radio frequency communication network having adaptive communication parameters |
| US7606575B2 (en) * | 1988-08-04 | 2009-10-20 | Broadcom Corporation | Remote radio data communication system with data rate switching |
| WO1991005415A1 (en) * | 1989-10-06 | 1991-04-18 | Motorola, Inc. | Received signal strength indicator |
| DE4122029C1 (ja) * | 1991-07-03 | 1992-11-26 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| US5614851A (en) * | 1995-02-09 | 1997-03-25 | National Semiconductor Corporation | High-accuracy, low-power peak-to-peak voltage detector |
| KR100212055B1 (ko) * | 1996-06-24 | 1999-08-02 | 윤종용 | 이동체 통신시스템의 수신신호세기 검출회로 |
| WO1999044283A2 (en) * | 1998-02-26 | 1999-09-02 | Koninklijke Philips Electronics N.V. | A device for generating an ac amplitude-dependent indicator |
| JP2001007654A (ja) * | 1999-06-21 | 2001-01-12 | Mitsubishi Electric Corp | 信号強度検出装置 |
| US6348829B1 (en) * | 2000-02-28 | 2002-02-19 | Analog Devices, Inc. | RMS-DC converter having detector cell with dynamically adjustable scaling factor |
| US7133655B2 (en) * | 2004-03-23 | 2006-11-07 | Broadcom Corporation | Amplifiers and amplifying methods for use in telecommunications devices |
| DE102004014731B4 (de) * | 2004-03-25 | 2007-05-03 | Infineon Technologies Ag | Mess-Schaltung für den Ausgang eines Leistungsverstärkers sowie ein die Mess-Schaltung umfassender Leistungsverstärker |
| US7269395B2 (en) * | 2004-08-04 | 2007-09-11 | Agency For Science, Technology And Research | Envelope detection circuit for low power communication systems |
| US10048302B2 (en) * | 2016-02-15 | 2018-08-14 | Ford Global Technologies, Llc | Vehicle communications signal diagnostics using radio receiver |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3673499A (en) * | 1970-08-26 | 1972-06-27 | Rca Corp | Combined tuning and signal strength indicator circuit with signal strength indication derived from each if amplifying stage |
| CA1067155A (en) * | 1975-04-02 | 1979-11-27 | Sony Corporation | Input level display circuit for receivers |
| US4103240A (en) * | 1975-06-17 | 1978-07-25 | Shin-Shirasuna Electric Corp. | Fm tuning indicator |
| JPS5230309A (en) * | 1975-09-03 | 1977-03-08 | Nippon Gakki Seizo Kk | Tuner |
| JPS54111201A (en) * | 1978-02-20 | 1979-08-31 | Nec Corp | Signal processing circuit |
| JPS54128382A (en) * | 1978-03-29 | 1979-10-04 | Hitachi Ltd | Tuning signal intensity detecting circuit |
| JPS55117971A (en) * | 1979-03-05 | 1980-09-10 | Sony Corp | Level indication circuit |
| JPS57135370A (en) * | 1981-02-16 | 1982-08-20 | Matsushita Electric Ind Co Ltd | Level detecting circuit |
-
1983
- 1983-09-01 GB GB08323487A patent/GB2145890B/en not_active Expired
-
1984
- 1984-08-20 CA CA000461353A patent/CA1243354A/en not_active Expired
- 1984-08-29 SE SE8404303A patent/SE456535B/sv not_active IP Right Cessation
- 1984-08-29 DE DE3431732A patent/DE3431732C2/de not_active Expired - Lifetime
- 1984-08-31 FR FR8413512A patent/FR2551555B1/fr not_active Expired
- 1984-08-31 US US06/646,113 patent/US4620114A/en not_active Expired - Lifetime
- 1984-08-31 JP JP59182555A patent/JPH068828B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612845U (ja) * | 1992-07-21 | 1994-02-18 | 住友電気工業株式会社 | ディスクブレーキ |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2551555B1 (fr) | 1988-09-09 |
| GB2145890A (en) | 1985-04-03 |
| GB2145890B (en) | 1987-05-20 |
| GB8323487D0 (en) | 1983-10-05 |
| DE3431732C2 (de) | 1994-04-07 |
| SE8404303D0 (sv) | 1984-08-29 |
| DE3431732A1 (de) | 1985-03-21 |
| SE8404303L (sv) | 1985-03-02 |
| JPS6073371A (ja) | 1985-04-25 |
| SE456535B (sv) | 1988-10-10 |
| FR2551555A1 (fr) | 1985-03-08 |
| CA1243354A (en) | 1988-10-18 |
| US4620114A (en) | 1986-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH068828B2 (ja) | 信号強度検出回路 | |
| JP4297520B2 (ja) | 対数増幅器及び前記対数増幅器の検出器セル、及び前記対数増幅器によって生成された信号の信号強度を判定する方法 | |
| JPS6245724B2 (ja) | ||
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US5399988A (en) | FT doubler amplifier | |
| US3997849A (en) | Push-pull amplifier | |
| EP0004099B1 (en) | Electrically variable impedance circuit | |
| EP0114731B1 (en) | Differential amplifier with high common-mode rejection | |
| US4558287A (en) | Signal processing circuit | |
| JPS592410A (ja) | 電流増幅器 | |
| KR900008520B1 (ko) | Btl증폭회로 | |
| JPH10150330A (ja) | Ｄｃオフセットキャンセル回路及びそれを用いた差動増幅回路 | |
| US5371476A (en) | Amplifying circuit | |
| CA1090892A (en) | Differential amplifier | |
| JPH02305205A (ja) | 直流阻止増幅器 | |
| US6300836B1 (en) | High gain, wide band amplifier | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| JP3616494B2 (ja) | 電界強度検出回路 | |
| US4330755A (en) | Power-amplifying circuit | |
| JP2604132Y2 (ja) | 信号強度検出回路 | |
| JP2553135B2 (ja) | 可変利得回路のベース電流補償回路 | |
| KR890007395Y1 (ko) | 중간주파 증폭회로 | |
| JPH05218763A (ja) | 差動増幅回路 | |
| JPH05243870A (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |