JPH0689201A - アイドルモードをアクセスするラン／ストップピンを有するマイクロプロセッサ及びそれを動作させる方法 - Google Patents

アイドルモードをアクセスするラン／ストップピンを有するマイクロプロセッサ及びそれを動作させる方法

Info

Publication number
JPH0689201A
JPH0689201A JP5029708A JP2970893A JPH0689201A JP H0689201 A JPH0689201 A JP H0689201A JP 5029708 A JP5029708 A JP 5029708A JP 2970893 A JP2970893 A JP 2970893A JP H0689201 A JPH0689201 A JP H0689201A
Authority
JP
Japan
Prior art keywords
instruction
microprocessor
pin
execution
pipeline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5029708A
Other languages
English (en)
Inventor
Robert S Dreyer
ロバート・エス・ドレイヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH0689201A publication Critical patent/JPH0689201A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/362—Debugging of software
    • G06F11/3648—Debugging of software using additional hardware
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/362—Debugging of software
    • G06F11/3648—Debugging of software using additional hardware
    • G06F11/3656—Debugging of software using additional hardware using a specific debug interface
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)
  • Advance Control (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 継続動作を中断してアイドル状態とする。 【構成】 アイドルモードをアクセスし保持するため
に、チップ上のＲＳ（ラン／ストップ）ピンが外部信号
によって起動される。Ｒ／Ｓピンは割込優先順位決定装
置に電気的に接続され、アイドルモードは、１つの命令
の実行後、次の命令の実行前の命令境界で、パイプライ
ン中で後続する次の命令の開始する前の時点で起動され
て、命令デコーダの実行が停止される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサに関
する。特に、本発明は外部電気ピンによりアクセスされ
るマイクロプロセッサのアイドル状態に関する。その電
気ピンが起動されると、マイクロプロセッサはパワーア
ップされるが命令は実行していないというアイドル状態
をアクセスする。本発明はハードウェア又はソフトウェ
アのデバッギング、遠隔診断及び多重プロセッサ同期に
有用である。
【０００２】
【従来の技術】従来のマイクロプロセッサは、プログラ
マが指定した命令のシーケンスの制御の下に動作する。
命令はメモリに記憶されるマクロ命令の形態をとってい
て、それらのマクロ命令はデコーダに供給され、デコー
ダはマクロ命令の一連の１つ以上のマイクロ命令に復号
する。マイクロ命令は、実行装置が理解できる形態の一
連の２進数である。マイクロ命令は命令デコーダから実
行装置に順に印加される。
【０００３】動作をさらに速くするために、多くのマイ
クロプロセッサは、実行中に複数のマイクロ命令を重複
させる実現技法である「パイプライン方式」を使用す
る。パイプラインは、順次実行されるいくつかの段階を
含む。命令は１つの段階から次の段階へと移行してゆ
き、１つの命令が１つの段階を完了して、次の段階へ移
った後、次の命令はそれに代わってその段階に入る。こ
のようにして、迅速に命令を取り出し、復号し、実行す
ることができる。パイプライン方式の動作の１例とし
て、マクロ命令をマイクロ命令に復号することがあり、
それらのマイクロ命令は実行装置、すなわち、マイクロ
命令の中で指定されている動作を実行するためにマイク
ロ命令を実行する「データ経路」に順に印加されてゆ
く。実行装置はいくつかの汎用レジスタと、算術論理演
算装置（ＡＬＵ）と、制御レジスタと、何らかの制御論
理とを含んでいても良い。パイプラインを流れる命令の
流れは中央制御装置により制御される。
【０００４】プログラムの実行中に、ハードウェアの誤
動作又はソフトウェアの誤りの結果であると思われる問
題が発生した場合、たとえば、単純にマイクロプロセッ
サが停止した場合又はマイクロプロセッサが無意味なデ
ータを出力し始めた場合には、その問題の原因をつきと
めることはきわめて困難であろう。通常、誤りが現れた
ときには、ソフトウェアデバッガで十分である。ハード
ウェアの誤動作が現れたときには、回路内エミュレータ
又は他のハードウェアデバッガなどの下位レベルのメカ
ニズムが必要である。
【０００５】マイクロプロセッサが遠隔場所に設置され
たコンピュータの１構成要素である場合、顧客が苦情の
電話を入れた後に専門診断を行うことは特に困難にな
る。システムが遮断、すなわち、「クラッシュ」してし
まったならば、キーボードによる直接制御は不可能であ
ろう。キーボードが使用可能であったとしても、その問
題を解析しているエキスパートは物理的にどこか他の場
所にいることもあるだろう。この場合には、通常、コス
トのかかるサービスが必要であろう。遠隔地から診断で
きるマイクロプロセッサを提供することは有利であろ
う。
【０００６】特に、問題の原因を確認するのを助けるた
めには、問題の原因を確定するためにマイクロプロセッ
サを解析することができるように、ソフトウェアの介入
又は制御なしに外部から停止できるマイクロプロセッサ
を提供することは有利であろう。
【０００７】アプリケーションプログラマが最初にプロ
グラムを開発しているときにも、問題は起こりうる。ア
プリケーションプログラマの開発作業を補助するため
に、デバッギングツールが開発されている。デバッギン
グツールはコンピュータのハードウェアに組込まれても
良いし、あるいはソフトウェアとハードウェアの組合わ
せを含んでいても良い。デバッギング方式の１つは、プ
ログラムのコードのいずれかの位置に区切り点を設定す
ることを含む。プログラムの実行中に区切り点が現れる
と、区切り点は次の都合の良い箇所でプログラム動作を
停止させ、プログラムの動作をデバッグモードに移行さ
せる。プログラム動作の正規の流れは区切り点によって
破断されるので、これを割込みとして扱っても良い。
【０００８】区切り点に起因するものであれ、他の何ら
かの型の割込みに起因するものであれ、割込みが起こる
と、命令ポインタの内容はスタックに押し込まれ、ま
た、１つ以上のレジスタの内容がセーブされるのが普通
である。この情報と、命令ポインタと、いくつかのレジ
スタ及びフラグの内容とをセーブする理由はいくつかあ
る。１つには、プロセッサ状態が命令ポインタ、フラグ
及び条件コードのように、呼び出したルーチンを首尾よ
く実行するために不可欠である情報を含んでいることも
あるためである。第２に、この情報をセーブしておく
と、割込みがその動作を終了したときに、その割込みが
起こったところからプログラム動作を再開できるという
こともある。さらに、サービスルーチンについてレジス
タの内容をセーブする又は命令を読取るという単純な行
動は、特にキャッシュ一貫性の問題に関連して、診断の
労力を妨げることもある。
【０００９】従来の方法に従ってマイクロプロセッサの
動作を停止させるために、「ホールド」ピンを起動して
も良い。ホールドピンはマイクロプロセッサがキャッシ
ュと主メモリとの間でメモリバスを引き継ぐことを阻止
する。ホールドピンはＤＭＡ（直接メモリアクセス）動
作には特に有用である。ところが、ホールドピンが起動
されると、マイクロプロセッサはメモリバスの利用を要
求するまで動作を継続し、その時点になって始めて動作
を中止する。従って、マイクロプロセッサがどの箇所
で、また、どの時点で停止するかは確かではない。マイ
クロプロセッサがそれに共通する特徴であるオンボード
キャッシュを有する場合、その不確かさは増す。キャッ
シュは一般に使用される命令とデータを記憶する。キャ
ッシュを伴うマイクロプロセッサでは、動作はキャッシ
ュの命令とデータを使用して、主メモリをアクセスする
必要なくかなり長い時間にわたり進行してゆくであろ
う。その場合、ホールドピンを起動してから非常に長い
時間を経るまで、マイクロプロセッサの動作は止まらな
い。
【００１０】
【発明が解決しようとする課題】継続していた動作を中
断してアイドル状態とすることができるプロセッサを提
供することを課題とする。
【００１１】
【課題を解決するための手段】本発明は、アイドル動作
モード、すなわち、命令間の境界に存在する「アイドル
状態」をマイクロプロセッサに提供する。アイドル状態
では、デコーダは境界を越えてそれ以上の命令を復号し
ない。しかしながら、他の多くのマイクロプロセッサ機
能は使用可能なままである。本発明はデバッギングシス
テム及び遠隔診断システムを実現するのに有用であると
共に、並行してランするマイクロプロセッサを同期する
のにも有用である。ここで説明するマイクロプロセッサ
は、電気信号を受信するためにマイクロプロセッサチッ
プ上に配置される「ラン／ストップピン」、すなわち、
「Ｒ／Ｓピン」と呼ばれる電気ピンを含む。マイクロプ
ロセッサは命令デコーダ及び実行装置を含むパイプライ
ンと、割込み優先順位決定装置及びパイプラインシーケ
ンサを含む中央制御装置とを含む。中央制御装置は命令
デコーダを監視して制御すると共に、パイプラインシー
ケンサを利用して、パイプラインを通る命令の流れを監
視し且つ制御する。Ｒ／Ｓピンは中央制御装置に電気的
に接続している。特定すれば、Ｒ／Ｓピンは割込み優先
順位決定装置に接続している。マイクロプロセッサがア
イドル状態にある時点を指示するために、追加のピンが
設けられており、そのピンを「肯定応答ピン」と呼んで
も良い。さらに、通常は命令を復号し且つ発行する動作
の一部として実行される命令ポインタの更新をバイパス
しつつ、命令と制御情報を直接に供給するために、マイ
クロプロセッサの実行装置及び制御装置に追加の回路を
接続しても良い。
【００１２】本発明の方法によれば、アイドルモードを
アクセスするためにＲ／Ｓピンを起動する。Ｒ／Ｓピン
の起動中、マイクロプロセッサはアイドルモードにとど
まっている。Ｒ／Ｓピンの起動が停止すると、命令の実
行は中止していたところに戻る。アイドルモードを起動
すると、割込み優先順位決定装置で高い優先順位の割込
みを定める。その結果、デコーダは現在実行中の命令の
完了に続いて動作を停止させ、パイプライン中で次に続
いている命令の始まりまで「バックアップ」し、それに
より、命令境界でマイクロプロセッサを停止させる。バ
ックアップは、パイプラインの早期の段階が先行する命
令の実行の完了前に実行を開始するというマイクロプロ
セッサのパイプラインの性質上、必要なのである。動作
が停止した後、マイクロプロセッサはアイドルモードに
あり、肯定応答ピンはこのモードにあることを指示す
る。好ましい実施例では、命令デコーダの停止はパイプ
ラインシーケンサにより実行される。パイプラインシー
ケンサはデコーダに至るためのデコーダと実行装置との
間のパイプラインの制御を許さず、それにより、デコー
ダがそれ以上の命令を供給するのを阻止する。
【００１３】「命令境界」を実行装置の観点から見てみ
る。命令境界は、実行装置が第１の命令についてレジス
タ、フラグ及びメモリの全ての変更を完了した後ではあ
るが、パイプライン中で次に続いている命令については
レジスタ、フラグ及びメモリの変更を開始する前の時点
における命令間の点として定義されても良い。アイドル
モードでは、命令境界において、Ｒ／Ｓピンが起動状態
のままである間にデコーダは実行装置へそれ以上の命令
を発行することができないが、クロックは通常通りに動
作し、他のマイクロプロセッサ機能も使用可能である。
制御は外部のものであり、Ｒ／Ｓピンの起動を停止する
以外の方法によりピンをオーバライドすることはできな
い。マイクロプロセッサは、単純な命令を発行する二次
制御装置などの追加の回路を含んでいても良い。アイド
ルモードでは、デコーダをバイパスして実行装置に直接
に命令を提供するために、この二次制御装置を使用する
ことができる。さらに、マイクロプロセッサがアイドル
モードにある間に指令や、他の情報を入力するために、
二次制御装置に接続する直列ポートを設けても良い。本
発明は非常に迅速な割込み及びその割込みに対する外部
アクセスを含めたいくつかの利点を提供する。本発明
は、マイクロプロセッサを停止させなければならないど
のような動作にも適用できる。本発明はバス制御、デバ
ッギング、診断、多重プロセッサ同期及び直接メモリア
クセス動作に有利である。
【００１４】
【実施例】本発明は図を参照することにより最も良く理
解される。図中、同じ部分は一貫して同一の図中符号に
より指示される。本発明はＩｎｔｅｌ ８０×８６ファ
ミリーで実現されるので、その特定のアーキテクチャに
関連して本発明を説明する。ただし、他のマイクロプロ
セッサアーキテクチャで本発明を実現しても良く、従っ
て、本発明はここで説明する実施例には限定されない。
【００１５】図１を参照して説明すると、デジタル形態
をとる電気信号１０はラン／ストップ（Ｒ／Ｓ）ピン１
２に供給される。Ｒ／Ｓピン１２は標準形マイクロプロ
セッサチップの外側に設けられており、そこではピン１
２は従来の電気ピンの形態をとる。中央制御装置１４は
従来のコンピュータに共通する多様な機能を実行するた
めに設けられている。中央制御装置１４はパイプライン
１５を制御する。パイプライン１５は、いくつかの従来
構成の中のいずれかを含んでいれば良く、たとえば、広
く利用できるＩｎｔｅｌ ｉ４８６マイクロプロセッサ
はパイプラインの一例を含む。好ましい実施例のパイプ
ライン１５は、記憶場所と命令デコーダ１８との間でマ
クロ命令をバッファする先取り装置１７と、デコーダ１
８によりアクセスされたマイクロコードを記憶して、複
雑な命令をマイクロ命令のシーケンスに復号するマイク
ロコードメモリ・シーケンサ１９と、デコーダ１８か、
マイクロコードメモリ・シーケンサ１９かを選択するマ
ルチプレクサ２０とを含む。マルチプレクサ２０の出力
端子は実行装置２２に供給される。
【００１６】中央制御装置１４は割込み優先順位決定装
置２４を含む。Ｒ／Ｓピン１２は割込み優先順位決定装
置２４に接続しており、この装置は割込みが要求された
か否かを表示するフラグを含んでいても良い。割込み優
先順位決定装置２４の中で、Ｒ／Ｓピン１２は命令の境
界で、すなわち、現在実行中の命令が完了し且つプロセ
ッサ状態（たとえば、レジスタ）が更新された後に、パ
イプライン１５を停止させる効果をもつ非常に高いレベ
ルの割込みを要求する。好ましい実施例では、中央制御
装置１４は、パイプライン１５を通る命令の流れを制御
するパイプラインシーケンサ２５を含む。命令境界でパ
イプライン１５を停止させるために、パイプラインシー
ケンサ２５は実行段階を完了させ、第１の命令に備えて
プロセッサ状態を更新させる。ところが、パイプライン
中で後続する次の命令は続く命令が完全には完了しない
ようにバックアップされ、デコーダ１８はその命令を再
発行する準備を整えている。事実、中央制御装置１４の
パイプラインシーケンサ２５は、実行装置２２へそれ以
上の命令が供給されないように、パイプライン１５を制
御する。パイプラインと命令境界については、図３を参
照しながら以下に説明する。他の実施例では、命令デコ
ーダ１８の動作を停止させる異なる方法を採用しても良
い。たとえば、命令デコーダ１８の動作を直接に停止さ
せるか、又はデコーダ１８へ次の命令が送り出されるの
を阻止する制御回路を設けても良い。
【００１７】パイプライン１５と中央制御装置１４は信
号を交換することにより通信する。中央制御装置１４
は、実行が完了し（実行段階を命令境界が通過した）且
つパイプライン１５が停止した時点を認識する。この停
止状態が検出されると、マイクロプロセッサはアイドル
状態に入る。そこで、中央制御装置１４はマイクロプロ
セッサの外面に設けられた肯定応答ピン２６へ信号を送
信する。この肯定応答ピン２６は、アイドル状態を検出
するセンサ２８などの何らかの適切な検出器に接続して
いれば良い。実行装置２２は汎用レジスタ、制御レジス
タ及びこの特定のマイクロプロセッサに関して適切であ
る他のレジスタを含む多数のレジスタ３０を含む。実行
装置２２は算術演算を実行する算術論理演算装置（ＡＬ
Ｕ）３１をさらに含む。通常の処理中、実行装置２２に
は単純なマクロ命令の場合はデコーダ１８から、また、
マクロ命令がより複雑である場合にはマイクロコードメ
モリ・シーケンサ１９から、一連のマイクロ命令が供給
される。たとえば、デコーダ１８により復号すべき命令
が複雑である場合、一連のマイクロ命令を供給するため
に、マイクロコードメモリ・シーケンサ１９を呼び出す
ことになり、それらのマイクロ命令は実行のために実行
装置２２へ次々に送り出される。
【００１８】パイプライン１５は従来の何らかの方法に
よってメモリからマクロ命令とデータを獲得する。命令
キャッシュ３２は先取り装置１７に命令を供給するため
に設けられている。命令キャッシュ３２はバスインタフ
ェース装置３３に接続し、バスインタフェース装置３３
はデータキャッシュ３４と、バッファ３６と、主メモリ
３８とにも接続している。命令キャッシュ３２、バスイ
ンタフェース装置３３、データキャッシュ３４及びバッ
ファ３６の制御を実行するのは、中央制御装置１４であ
る。マイクロプロセッサがアイドル状態にある間に外部
供給源からマイクロプロセッサへ情報を供給するため
に、直列ポート４０を含めても良い。直列ポート４０は
命令デコーダ１８が動作していない間に動作することが
でき、従って、直列ポート４０はマイクロプロセッサの
その他の部分とは無関係に通信機能を実行する回路を有
する。直列ポート４０を介して送信できるデータや命令
を受信し、記憶するなどの追加機能を提供するために、
直列ポート４０に二次制御装置４２を接続しても良い。
二次制御装置４２は何らかの制御論理と、命令又はデー
タ、あるいは他の有用な情報を記憶するいくつかのレジ
スタを含んでいても良い。実施例によっては、二次制御
装置４２の回路を直列ポート４０の回路に組込んでも良
い。
【００１９】二次制御装置４２はマルチプレクサ２０を
介して実行装置２２に結合している。二次制御装置４２
は制御論理及びプロトコル情報を供給するために中央制
御装置１４にも接続している。二次制御装置４２は、直
列ポート４０と共に、誤り又は誤動作のデバッギング及
び診断の間に外部制御を可能にするのに有用であろう。
【００２０】次に図２を参照すると、図２は、アイドル
状態をアクセスするためのＲ／Ｓピン１２の動作を示す
フローチャートである。ブロック５０において、Ｒ／Ｓ
ピン１２は何らかの従来の手段により起動される。たと
えば、Ｒ／Ｓピン１２がアクティブローであれば、電気
信号１０はロー状態とされる。その結果、ブロック５２
に示すように、割込みは高い優先順位に設定される。次
に、決定ブロック５４に示すように、マイクロプロセッ
サは次の命令境界が実行段階を通過するのを待機する。
命令境界と実行段階については図３に関連してさらに詳
細に説明する。境界が現れると、デコーダ１８はブロッ
ク５６に示すようにそれ以上のマイクロ命令を発行する
のを阻止される。マイクロ命令の発行を阻止すること
は、命令ポインタの変更又は更新を阻止するという影響
をもつ。デコーダ１８の実行が停止したならば、ブロッ
ク５８に示すように、マイクロプロセッサがアイドル状
態にあり、命令を実行していないことをセンサ２８又は
他の何らかの感知手段に報知するために、肯定応答ピン
２６を起動する。決定ブロック６０に示すように、マイ
クロプロセッサはＲ／Ｓピン１２の起動が停止するまで
アイドル状態にとどまる。この起動停止が起こると、ブ
ロック６２に示すようにパイプライン１５のデコーダ１
８とその他の部分の正規の動作が再開し、ブロック６４
に示すように肯定応答ピン２６の起動を停止する。
【００２１】図３を参照すると、図３は、本発明の好ま
しい実施例で実現されるようなパイプライン動作と命令
境界を示す線図である。図３の表の左側の欄に沿った項
目はパイプラインの段階を指示する。水平に並んだ数Ｔ
１，Ｔ２等々は、命令ステップ間の時間間隔を示す。パ
イプラインにおける第１の段階は「ＰＦ」段階、すなわ
ち、先取り装置１７が実行する先取り段階である。この
段階では、大文字の「Ｉ」により指示されるマクロ命令
をキャッシュ又は他のメモリから獲得し、デコーダ１８
にバッファされる。段階「Ｄ１」は、好ましい実施例に
おいてデコーダ１８と、マイクロ命令メモリ・シーケン
サ１９との中で実行される命令の実行を含む。発行され
たマイクロ命令は小文字の「ｉ」により表わされてい
る。「Ｄ２」段階では、そのマイクロ命令についてアド
レス生成処理−区分化及びページングの動作−を実行す
る。「ＥＸ」段階はマイクロ命令が要求する全ての実行
を示す。ＥＸ段階に続いての最終段階は「ＷＢ」、すな
わち、「ライトバック」段階である。この段階では、実
行段階で計算されたか又はメモリから読取られたデータ
をレジスタファイルに書込み、フラグを更新する。
【００２２】説明の便宜上、時間Ｔ１の始めには、先取
り（ＰＦ）装置はそのバッファにマクロ命令Ｉ1を記憶
させているものとする。マクロ命令Ｉ0はＤ１段階に提
供されている。それに応答して、Ｄ1装置はマイクロ命
令ｉ01，ｉ02 及びｉ03を含めた一連のマイクロ命令を
発行している。マイクロ命令ｉ01はＥＸ段階に至る段階
を通過してしまっており、マイクロ命令ｉ02はパイプラ
インを通ってＤ２段階に達し、Ｄ１段階はマイクロ命令
ｉ03を発行し、次の時間Ｔ２に入る。時間間隔Ｔ２で
は、Ｄ１段階はさらに別のマイクロ命令ｉ04を発行しな
ければならず、マイクロ命令ｉ03はＤ２段階まで進んで
おり、マイクロ命令ｉ02はＥＸ段階にある。マイクロ命
令ｉ01は実行を完了しており、プロセッサ状態は更新済
であり、ここでＷＢ段階に入る。この例では、マクロ命
令Ｉ0 から発行される最後のマイクロ命令はｉ04 であ
る。従って、次の時間間隔Ｔ３では、次のマクロ命令Ｉ
1がＤ１段階に移行し、その第１のマイクロ命令ｉ11を
発行する。このマイクロ命令ｉ11と、先行するマクロ命
令Ｉ0 の最終マイクロ命令ｉ04との間に命令境界が規定
される。命令境界はパイプライン１５の続く時間間隔Ｔ
４及びＴ５を通して規定され続ける。
【００２３】時間間隔Ｔ５に入ると、マクロ命令Ｉ0 か
ら最後に発行されたマイクロ命令ｉ04は実行段階を完了
しており、ＷＢ段階に入っている。マイクロ命令ｉ11が
ＷＢ段階に移行する機会をとらえる前に、次の時間間隔
Ｔ６でアイドルモードを実現しても良い。アイドルモー
ドは、この明細書の別の箇所で説明したようにアクセス
されれば良い。時間間隔Ｔ６のプローブモードの中で
は、先に図１に関連して説明した二次制御装置４２など
の別の手段によりＤ２，ＥＸ及びＷＢの段階をアクセス
することができる。アイドルモードにおいては、プロー
ブモードの起動を停止した後に最初に発行すべきマイク
ロ命令がマクロ命令Ｉ1 に関わる第１のマイクロ命令ｉ
11であるように、Ｄ１段階をバックアップしている。ア
イドルモードが継続している間、Ｄ１段階は先行せず、
また、他の変化も示さないので、二次制御装置４２を通
って流れる命令によって特別に命令されない限り、命令
ポインタや他のプロセッサ状態情報は更新されない。本
発明はその真意又は本質的特徴から逸脱せずに他の特定
の形態で具現化されても良い。ここで説明した実施例
は、あらゆる点で、単なる例として考慮されるべきであ
り、従って、本発明の範囲を指示するのは以上の説明で
はなく、特許請求の範囲である。特許請求の範囲の等価
性の意味と範囲の中に入るあらゆる変更はその範囲内に
包含されるべきものである。
【図面の簡単な説明】
【図１】本発明を取り入れたマイクロプロセッサのブロ
ック線図。
【図２】本発明に従って構成したマイクロプロセッサの
動作の方法を示すフローチャート。
【図３】パイプライン動作と、命令境界とを示すパイプ
ライン中の一連の命令の線図。
【符号の説明】
１０ 電気信号 １２ ラン／ストップ（Ｒ／Ｓ）ピン １４ 中央制御装置 １５ パイプライン １７ 先取り装置 １８ 命令デコーダ １９ マイクロコードメモリ・シーケンサ ２０ マルチプレクサ ２２ 実行装置 ２４ 割込み優先順位決定装置 ２５ パイプラインシーケンサ ２６ 肯定応答ピン ２８ センサ ３０ レジスタ ３１ 算術論理演算装置（ＡＬＵ） ３２ 命令キャッシュ ３３ バスインタフェース装置 ３４ データキャッシュ ３６ バッファ ３８ 主メモリ ４０ 直列ポート ４２ 二次制御装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 外部電気信号により表明されるアイドル
    状態を有するマイクロプロセッサにおいて、 外部電気信号により起動されるべき位置に配置されてい
    る電気ピンと；外部電気信号の起動時に割込みがセット
    されるように電気ピンに接続する割込み優先順位決定装
    置と；割込み優先順位決定装置に接続する命令デコーダ
    と；Ｒ／Ｓピンの起動に応答して、Ｒ／Ｓピンが起動さ
    れている間に後続する命令が実行のために発行されない
    ように、後続する命令境界で実行を停止させる手段とを
    具備するマイクロプロセッサ。
  2. 【請求項２】 外部Ｒ／Ｓピンと、デコーダとを有する
    マイクロプロセッサを動作させる方法において、 （ａ） Ｒ／Ｓピンを起動する過程と；（ｂ） Ｒ／Ｓ
    ピンを起動している間に復号が命令境界で停止するよう
    に、後続する命令境界でデコーダの実行を停止させる過
    程とから成るマイクロプロセッサを動作させる方法。
JP5029708A 1992-04-27 1993-01-27 アイドルモードをアクセスするラン／ストップピンを有するマイクロプロセッサ及びそれを動作させる方法 Pending JPH0689201A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87471692A 1992-04-27 1992-04-27
US874,716 1992-04-27

Publications (1)

Publication Number Publication Date
JPH0689201A true JPH0689201A (ja) 1994-03-29

Family

ID=25364407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5029708A Pending JPH0689201A (ja) 1992-04-27 1993-01-27 アイドルモードをアクセスするラン／ストップピンを有するマイクロプロセッサ及びそれを動作させる方法

Country Status (7)

Country Link
US (1) US5488728A (ja)
JP (1) JPH0689201A (ja)
KR (1) KR930022195A (ja)
CN (1) CN1040158C (ja)
DE (1) DE4311441C2 (ja)
GB (1) GB2266605B (ja)
HK (1) HK1006883A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540730A (ja) * 1991-08-06 1993-02-19 Mitsubishi Electric Corp マイクロコンピユータ
JP2734992B2 (ja) * 1994-07-25 1998-04-02 日本電気株式会社 情報処理装置
US5678003A (en) * 1995-10-20 1997-10-14 International Business Machines Corporation Method and system for providing a restartable stop in a multiprocessor system
US5983340A (en) * 1995-12-07 1999-11-09 Conexant Systems, Inc. Microprocessor system with flexible instruction controlled by prior instruction
US6112298A (en) * 1996-12-20 2000-08-29 Texas Instruments Incorporated Method for managing an instruction execution pipeline during debugging of a data processing system
US5915083A (en) * 1997-02-28 1999-06-22 Vlsi Technology, Inc. Smart debug interface circuit for efficiently for debugging a software application for a programmable digital processor device
US6112316A (en) * 1997-12-03 2000-08-29 Micron Electronics, Inc. System for use of bus parking states to communicate diagnostic information
US6092219A (en) * 1997-12-03 2000-07-18 Micron Technology, Inc. Method for use of bus parking states to communicate diagnostic information
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
EP0943996B1 (en) * 1998-03-20 2003-06-11 Texas Instruments Incorporated Processor having real-time execution control for debug functions without a debug monitor
US7058862B2 (en) * 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US6601183B1 (en) * 1999-09-30 2003-07-29 Silicon Graphics, Inc. Diagnostic system and method for a highly scalable computing system
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US20030100133A1 (en) * 2001-11-26 2003-05-29 Eidson Michael A. System-on-chip breakpoint synchronization
JP4409349B2 (ja) * 2004-04-27 2010-02-03 Ｏｋｉセミコンダクタ株式会社 デバッグ回路およびデバッグ制御方法
US7840845B2 (en) * 2005-02-18 2010-11-23 Intel Corporation Method and system for setting a breakpoint
US8683261B2 (en) * 2011-07-20 2014-03-25 International Business Machines Corporation Out of order millicode control operation
US9223714B2 (en) 2013-03-15 2015-12-29 Intel Corporation Instruction boundary prediction for variable length instruction set
CN106293623B (zh) * 2015-05-18 2020-09-01 北京忆芯科技有限公司 微指令序列执行方法及其装置
US10776115B2 (en) * 2015-09-19 2020-09-15 Microsoft Technology Licensing, Llc Debug support for block-based processor
CN109460254B (zh) * 2018-09-25 2021-03-19 杭州旗捷科技有限公司 一种指令处理方法、cpu交互系统及采用该系统的耗材芯片

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4010448A (en) * 1974-10-30 1977-03-01 Motorola, Inc. Interrupt circuitry for microprocessor chip
US4149244A (en) * 1976-06-07 1979-04-10 Amdahl Corporation Data processing system including a program-executing secondary system controlling a program-executing primary system
US4403287A (en) * 1981-08-24 1983-09-06 Bell Telephone Laboratories, Incorporated Microprocessor architecture having internal access means
US4547849A (en) * 1981-12-09 1985-10-15 Glenn Louie Interface between a microprocessor and a coprocessor
US4724517A (en) * 1982-11-26 1988-02-09 Inmos Limited Microcomputer with prefixing functions
US5036453A (en) * 1985-12-12 1991-07-30 Texas Instruments Incorporated Master/slave sequencing processor
US5125088A (en) * 1986-09-08 1992-06-23 Compaq Computer Corporation Computer system speed control at continuous processor speed
JPS63250702A (ja) * 1987-04-07 1988-10-18 Hitachi Ltd シ−ケンスコントロ−ラ
US5032983A (en) * 1987-04-10 1991-07-16 Tandem Computers Incorporated Entry point mapping and skipping method and apparatus
US5329471A (en) * 1987-06-02 1994-07-12 Texas Instruments Incorporated Emulation devices, systems and methods utilizing state machines
DE3856067T2 (de) * 1987-07-06 1998-06-10 Hitachi Ltd Datenprozessor mit einer Unterbrechungsfunktion
US4896289A (en) * 1987-07-29 1990-01-23 Xitron, Inc. Expansion interface board system for connecting several personal computers to an electronic typesetter connected to a host personal computer
JPH0198313A (ja) * 1987-10-09 1989-04-17 Nec Corp 同期化回路
US5084814A (en) * 1987-10-30 1992-01-28 Motorola, Inc. Data processor with development support features
US5056015A (en) * 1988-03-23 1991-10-08 Du Pont Pixel Systems Limited Architectures for serial or parallel loading of writable control store
US4945536A (en) * 1988-09-09 1990-07-31 Northern Telecom Limited Method and apparatus for testing digital systems
JPH031231A (ja) * 1989-02-09 1991-01-07 Nec Corp マイクロプログラム制御装置
US4949360A (en) * 1989-08-08 1990-08-14 International Business Machines Corporation Synchronizing circuit
US5276824A (en) * 1990-01-08 1994-01-04 Motorola, Inc. Data processor having a multi-stage instruction pipe and selection logic responsive to an instruction decoder for selecting one stage of the instruction pipe
JP2526688B2 (ja) * 1990-02-22 1996-08-21 三菱電機株式会社 プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法
US5128970A (en) * 1990-12-20 1992-07-07 Unisys Corporation Non-return to zero synchronizer
EP0503117B1 (de) * 1991-03-13 1995-06-28 Siemens Aktiengesellschaft Prozessorschaltung
US5254942A (en) * 1991-04-25 1993-10-19 Daniel D'Souza Single chip IC tester architecture
US5353424A (en) * 1991-11-19 1994-10-04 Digital Equipment Corporation Fast tag compare and bank select in set associative cache
US5281664A (en) * 1992-07-20 1994-01-25 Ford Motor Company Polymer compositions and methods of making same
DE502004000145D1 (de) * 2004-03-22 2005-12-29 Delphi Tech Inc Verbindungselement für elektrische Leiter

Also Published As

Publication number Publication date
KR930022195A (ko) 1993-11-23
US5488728A (en) 1996-01-30
CN1040158C (zh) 1998-10-07
DE4311441C2 (de) 1997-07-17
GB2266605B (en) 1995-10-11
GB2266605A (en) 1993-11-03
CN1078319A (zh) 1993-11-10
HK1006883A1 (en) 1999-03-19
DE4311441A1 (de) 1993-10-28
GB9218303D0 (en) 1992-10-14

Similar Documents

Publication Publication Date Title
JPH0689201A (ja) アイドルモードをアクセスするラン／ストップピンを有するマイクロプロセッサ及びそれを動作させる方法
US5084814A (en) Data processor with development support features
JP3210466B2 (ja) Ｃｐｕコア、該ｃｐｕコアを有するａｓｉｃ、及び該ａｓｉｃを備えたエミュレーションシステム
US5758058A (en) Apparatus and method for initializing a master/checker fault detecting microprocessor
JP4475734B2 (ja) データ処理装置及びデータ処理方法
JP4990829B2 (ja) 指定されたメモリアクセスが発生するまでスレッドの実行をサスペンドする方法及び装置
JP2858140B2 (ja) パイプラインプロセッサ装置および方法
US7689867B2 (en) Multiprocessor breakpoint
JPH02232737A (ja) パイプライン方式コンピューターシステムにおいてエラーを検出し訂正する方法及び装置
CN107577593B (zh) 使用执行单一步骤来诊断编码
JP2000330826A (ja) デバッグ命令を実行するデータ処理装置及びそのデータ処理方法
JP2000330820A (ja) データ処理装置及びデータ処理方法
US11537505B2 (en) Forced debug mode entry
US5678003A (en) Method and system for providing a restartable stop in a multiprocessor system
US20030100133A1 (en) System-on-chip breakpoint synchronization
JPH1083305A (ja) 自己整合スタック・ポインタを有するデータ処理システムおよびその方法
US4974147A (en) Programmable quiesce apparatus for retry, recovery and debug
JPS63193239A (ja) 命令順序監視装置と方法
US7305586B2 (en) Accessing and manipulating microprocessor state
JP3088129B2 (ja) マイクロプロセッサ
US20190303265A1 (en) A method, apparatus and system for diagnosing a processor executing a stream of instructions
JPH1049373A (ja) パイプライン・デジタル・プロセッサにおいて多重で高精度の事象を操作する方法と装置
JPH0384632A (ja) データ処理装置
JPS62197831A (ja) デ−タ処理装置
JP2520158B2 (ja) ディジタルシグナルプロセッサのデバッグ方式