JPH0689999A

JPH0689999A - 複合半導体装置の製法

Info

Publication number: JPH0689999A
Application number: JP26429792A
Authority: JP
Inventors: Yoshio Ito; 義夫伊藤; Hidefumi Mori; 英史森; Mitsuru Sugo; 満須郷; Masami Tachikawa; 太刀川正美
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1992-09-07
Filing date: 1992-09-07
Publication date: 1994-03-29

Abstract

(57)【要約】（修正有）【目的】複合半導体装置の製造において光素子用領域
の結晶性を改質させるために熱処理を半導体基板全体に
対して行っているので、電子素子形成用領域に既に形成
されている電子素子の特性が劣化する。これを避けるこ
とができる複合半導体装置の新製造法を提供する。【構成】半導体基板１上の電子素子形成用領域２に電
子素子４を形成し、次に基板上の前記領域以外の光素子
用領域３上に光素子形成用領域８を形成し、該領域８に
光素子９を形成するようにして、一つの半導体基板１上
に電子素子４と光素子９が形成されている複合半導体装
置を製造する。その際電子素子４を形成後、光素子用領
域３上に光素子形成用領域８を形成する以前に、電子素
子を形成した時に光素子用領域の結晶性が劣化していて
も、上記光素子用領域に対し局部的にレーザ照射し熱処
理して結晶性を改質し、良質な光素子形成用領域を形成
させる。それにより電子素子の特性は劣化しない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子素子と光素子とが
それらに共通の半導体基板上に形成されている構成を有
する複合半導体装置の製法に関する。

【０００２】

【従来の技術】従来、主面上からみて電子素子形成用領
域と光素子用領域とを有する半導体基板を用意し、そし
て、まず、その半導体基板上に、電子素子形成用領域に
おいて、それを用いて電子素子を形成し、次に、半導体
基板に対する熱処理によって光素子用領域の結晶性を改
質させ、次に、半導体基板上に、結晶性の改質された光
素子用領域上において、光素子形成用半導体層を有する
光素子形成用領域を形成し、次に、半導体基板上に、光
素子形成用領域において、それを用いて光素子を形成す
ることによって、電子素子と光素子とがそれらに共通の
半導体基板上に形成されている構成を有する複合半導体
装置を製造する、という方法が提案されている。

【０００３】このような従来の複合半導体装置の製法に
よれば、半導体基板上に、電子素子形成用領域におい
て、電子素子を形成する工程において、半導体基板の光
素子用領域の結晶性や表面平坦性が劣化したりしても、
半導体基板に対する熱処理によって光素子用領域の結晶
性を改質させる工程を有するので、半導体基板上に、光
素子用領域上において、光素子形成用領域を形成する工
程において、光素子用領域が良好な結晶性と表面平坦性
とを有し、このため、光素子形成用領域を良好な結晶性
を有するものとして形成することができ、従って、半導
体基板上に、光素子形成用領域において、光素子を形成
する工程において、その光素子を所期の良好な特性を有
するものとして形成することができる。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た従来の複合半導体装置の製法の場合、光素子用領域の
結晶性を改質させる工程における熱処理を、半導体基板
全体に対し行っているため、光素子用領域の結晶性を改
質させる工程において、電子素子を形成している電子素
子形成用領域に対しても熱処理が行われ、このため、光
素子用領域の結晶性を改質させる工程における熱処理に
よって、電子素子形成用領域に形成している電子素子の
特性が劣化し、よって、複合半導体装置を、電子素子及
び光素子の双方が所期の特性を有しているものとして形
成することができない、という欠点を有していた。

【０００５】よって、本発明は上述した欠点のない、新
規な複合半導体装置の製法を提案せんとするものであ
る。

【０００６】

【課題を解決するための手段】本願第１番目の発明によ
る複合半導体装置の製法は、（ｉ）主面上からみて電子
素子形成用領域と光素子用領域とを有する半導体基板を
用意する工程と、（ｉｉ）上記半導体基板上に、上記電
子素子形成用領域において、それを用いて電子素子を形
成する工程と、（ｉｉｉ）上記半導体基板の上記光素子
用領域に対する局部的な熱処理によって、上記光素子用
領域の結晶性を改質させる工程と、（ｉｖ）上記半導体
基板上に、上記結晶性の改質された光素子用領域上にお
いて、光素子形成用半導体層を有する光素子形成用領域
を形成する工程と、（ｖ）上記半導体基板上に、上記光
素子形成用領域において、それを用いて光素子を形成す
る工程とを有する。

【０００７】この場合、上記電子素子を形成する工程
後、上記光素子用領域の結晶性を改質させる工程前にお
いて、上記半導体基板の上記光素子用領域に、上記主面
側から凹所を形成する工程を有せしめ、そして、上記光
素子形成用領域を形成する工程において、上記光素子形
成用領域を、上記光素子用領域の上記凹所内に形成させ
るのを可とする。

【０００８】また、本願第２番目の発明による複合半導
体装置の製法は、（ｉ）主面上からみて電子素子形成用
領域と光素子用領域とを有する半導体基板を用意する工
程と、（ｉｉ）上記半導体基板上に、上記電子素子形成
用領域において、それを用いて電子素子を形成する工程
と、（ｉｉｉ）上記半導体基板上に、上記光素子用領域
上において、バッファ用半導体層を、上記光素子用領域
が上記電子素子を形成する工程において上記電子素子形
成用領域に熱が与えられるとしたときのその温度以下の
温度を有している状態で形成する工程と、（ｉｖ）上記
バッファ用半導体層に対する局部的な熱処理によって、
上記バッファ用半導体層の結晶性を改質させる工程と、
（ｖ）上記半導体基板上に、上記結晶性の改質されたバ
ッファ用半導体層上において、光素子形成用半導体層を
有する光素子形成用領域を形成する工程と、（ｖｉ）上
記半導体基板上に、上記光素子形成用領域において、そ
れを用いて光素子を形成する工程とを有する。

【０００９】この場合、上記電子素子を形成する工程
後、上記バッファ用半導体層を形成する工程前におい
て、上記半導体基板の上記光素子用領域に、上記主面側
から凹所を形成する工程を有せしめ、そして、上記バッ
ファ用半導体層を形成する工程において、上記バッファ
用半導体層を、上記光素子用領域の上記凹所内に形成さ
せるのを可とする。

【００１０】

【作用・効果】本願第１番目の発明による複合半導体装
置の製法によれば、前述した従来の複合半導体装置の製
法の場合と同様に、半導体基板上に、電子素子形成用領
域において、電子素子を形成する工程において、半導体
基板の光素子用領域の結晶性や表面平坦性が劣化したり
しても、光素子用領域の結晶性を改質させる工程を有す
るので、半導体基板上に、光素子用領域上において、光
素子形成用領域を形成する工程において、光素子用領域
が良好な結晶性と表面平坦性とを有し、このため、光素
子形成用領域を、良好な結晶性を有するものとして形成
することができ、従って、半導体基板上に、光素子形成
用領域において、光素子を形成する工程において、その
光素子を所期の特性を有するものとして形成することが
できる。

【００１１】しかしながら、本願第１番目の発明による
複合半導体装置の製法の場合、光素子用領域の結晶性を
改質させる工程における熱処理を、上述した従来の複合
半導体装置の製法の場合の半導体基板全体に対し行って
いるのとは異なり、半導体基板の光素子用領域に対して
局部的に行っているため、光素子用領域の結晶性を改質
させる工程において、電子素子を形成している電子素子
形成用領域に対して熱処理が行われず、このため、光素
子用領域の結晶性を改質させる工程における熱処理によ
って、電子素子形成用領域に形成している電子素子の特
性が劣化することがなく、よって、複合半導体装置を、
電子素子及び光素子の双方が所期の特性を有しているも
のとして、形成することができる。

【００１２】また、本願第１番目の発明による複合半導
体装置の製法の場合、電子素子を形成する工程後、光素
子用領域の結晶性を改質させる工程前において、半導体
基板の光素子用領域に、主面側から凹所を形成する工程
を有せしめ、そして、光素子形成用領域を形成する工程
において、光素子形成用領域を、光素子用領域の凹所内
に形成させるようにすれば、光素子形成用領域と電子素
子形成用領域との間に上面段差がないようにすることが
でき、従って、電子素子形成用領域及び光素子形成用領
域上に、それら間に亘って延長している配線層を形成さ
せるとき、その配線層を断線のおそれなしに容易に形成
することができる。

【００１３】また、本願第２番目の発明による複合半導
体装置の製法によれば、本願第１番目の発明による複合
半導体装置の製法の場合に準じて、半導体基板上に、電
子素子形成用領域において、電子素子を形成する工程に
おいて、半導体基板の光素子用領域の結晶性や表面平坦
性が劣化したりしても、光素子用領域上にバッファ用半
導体層を形成する工程と、そのバッファ用半導体層の結
晶性を改質させる工程を有するので、半導体基板上に、
バッファ用半導体層上において、光素子形成用領域を形
成する工程において、バッファ用半導体層が良好な結晶
性と表面平坦性とを有し、このため、光素子形成用領域
を、良好な結晶性を有するものとして形成することがで
き、従って、半導体基板上に、光素子形成用領域におい
て、光素子を形成する工程において、その光素子を所期
の特性を有するものとして形成することができる。

【００１４】また、本願第２番目の発明による複合半導
体装置の製法の場合、バッファ用半導体層の結晶性を改
質させる工程における熱処理を、バッファ用半導体層に
対して局部的に行っているため、バッファ用半導体層の
結晶性を改質させる工程において、電子素子を形成して
いる電子素子形成用領域に対して熱処理が行われず、こ
のため、バッファ用半導体層の結晶性を改質させる工程
における熱処理によって、電子素子形成用領域に形成し
ている電子素子の特性が劣化することがなく、よって、
複合半導体装置を、電子素子及び光素子の双方が所期の
特性を有しているものとして、形成することができる。

【００１５】また、本願第２番目の発明による複合半導
体装置の製法の場合、電子素子を形成する工程後、バッ
ファ用半導体層を形成する工程前において、半導体基板
の光素子用領域に、主面側から凹所を形成する工程を有
せしめ、そして、バッファ用半導体層を形成する工程に
おいて、そのバッファ用半導体層を、光素子用領域の凹
所内に形成させるようにすれば、光素子形成用領域と電
子素子形成用領域との間に上面段差がないようにするこ
とができ、従って、電子素子形成用領域及び光素子形成
用領域上に、それら間に亘って延長している配線層を形
成させるとき、その配線層を断線のおそれなしに容易に
形成することができる。

【００１６】

【実施例１】次に、図１及び図２を伴って、本発明によ
る複合半導体装置の製法の第１の実施例を述べよう。

【００１７】図１及び図２に示す本発明による複合半導
体装置の製法は、次に述べる順次の工程をとって、電子
素子と光素子とがそれらに共通の半導体基板上に形成さ
れている構成を有する複合半導体装置を製造する。

【００１８】すなわち、平らな主面１ａを有し且つその
主面１ａ上からみて電子素子形成用領域２と光素子用領
域３とを有するとともに例えばＳｉでなる半導体基板１
を、それ自体は公知の方法によって用意する（図１
Ａ）。

【００１９】そして、その半導体基板１上に、電子素子
形成用領域２において、それを用いて、それ自体公知の
種々の電子素子４を、それ自体は公知の種々の方法によ
って、形成する（図１Ｂ）。

【００２０】次に、半導体基板１の主面１ａ上に、その
全域に亘って、例えばＳｉＯ₂でなる保護膜５を、電子
素子４を形成している電子素子形成用領域２を覆って延
長するように形成する（図１Ｃ）。

【００２１】次に、保護膜５に、光素子用領域３を外部
に臨ませる窓６を、それ自体は公知の方法によって形成
する（図１Ｄ）。

【００２２】次に、半導体基板１の光素子用領域３の、
保護膜５の窓６に臨む領域３′を、例えば水素雰囲気中
で、例えばアルゴンレ―ザ７によって局部的に照射させ
ることによって、光素子用領域３の保護膜５の窓６に臨
む領域３′に対する局部的な熱処理を、領域３′の表面
が例えば１２００℃の温度になるように行わせ、それに
よって、光素子用領域３の保護膜５の窓６に臨む領域
３′の結晶性を改質させるとともに表面平坦性を整列さ
れた原子配列（ダイマ―列）を有するものに改質させる
（図２Ｅ）。

【００２３】次に、半導体基板１上に、上述したように
して結晶性及び表面平坦性の改質された光素子用領域
３′上において、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ系、
ＩｎＧａＡｓＰ系などでなる半導体層の１つによる単
層、または複数によるそれらの積層体でなる光素子形成
用半導体層（図示せず）を有する光素子形成用領域８
を、それ自体は公知の例えばＭＯＣＶＤ法、特願昭６１
−２８９７４号に示されている方法などによって形成す
る（図２Ｆ）。

【００２４】この場合、光素子形成用領域８を、例え
ば、ＧａＡｓでなる半導体層と、ＩｎＰでなる半導体層
と、ＩｎＧａＡｓＰ系でなる半導体層との積層体でなる
光素子形成用半導体層を半導体レ―ザ用半導体層として
有する半導体レ―ザ形成領域として、形成した。

【００２５】次に、半導体基板１上に、光素子形成用領
域８において、それを用いて、それ自体公知の種々の導
波路なども含む光素子９を形成する（図２Ｇ）。

【００２６】この場合、上述した光素子形成用領域８を
形成する工程において、その光素子形成用領域８を、上
述したように、半導体レ―ザ形成領域として形成するこ
とによって、光素子９を、例えば、半導体レ―ザとして
形成した。

【００２７】次に、保護膜５を、半導体基板１上から、
それ自体は公知の方法によって除去する（図２Ｈ）。

【００２８】次に、図示詳細説明は省略するが、半導体
基板１上に、電子素子形成用領域２上及び光素子形成用
領域８上において、それぞれ電子素子４及び光素子９に
対する必要な電極層乃至配線層（図示せず）を形成する
とともに、必要に応じて、電子素子４と光素子９との間
に延長している配線層（図示せず）を形成し、電子素子
４と光素子９とがそれらに共通の半導体基板１上に形成
されている構成を有する複合半導体装置を製造する。

【００２９】以上が、本発明による複合半導体装置の製
法の第１の実施例である。

【００３０】このような本発明による複合半導体装置の
製法によれば、前述した従来の複合半導体装置の製法の
場合と同様に、半導体基板１上に、電子素子形成用領域
２において、電子素子４を形成する工程（図１Ｂ）にお
いて、半導体基板１の光素子用領域３の結晶性や表面平
坦性が劣化したりしても、光素子用領域３の結晶性を改
質させる工程（図２Ｅ）を有するので、半導体基板１上
に、光素子用領域３上において、光素子形成用領域８を
形成する工程（図２Ｆ）において、光素子用領域３が良
好な結晶性と表面平坦性とを有し、このため、光素子形
成用領域８を、良好な結晶性を有するものとして形成す
ることができ、従って、半導体基板１上に、光素子形成
用領域８において、光素子９を形成する工程において、
その光素子９を所期の特性を有するものとして形成する
ことができる。

【００３１】しかしながら、図１及び図２に示す本発明
による複合半導体装置の製法の場合、光素子用領域３の
結晶性を改質させる工程（図２Ｅ）における熱処理を、
上述した従来の複合半導体装置の製法の場合の半導体基
板全体に対し行っているのとは異なり、半導体基板１の
光素子用領域３に対して局部的に行っているため、光素
子用領域３の結晶性を改質させる工程（図２Ｅ）におい
て、電子素子４を形成している電子素子形成用領域２に
対して熱処理が行われず、このため、光素子用領域３の
結晶性を改質させる工程（図２Ｅ）における熱処理によ
って、電子素子形成用領域２に形成している電子素子４
の特性が劣化することがなく、よって、複合半導体装置
を、電子素子４及び光素子９の双方が所期の特性を有し
ているものとして、形成することができる。

【００３２】

【実施例２】次に、図３及び図４を伴って、本発明によ
る複合半導体装置の製法の第１の実施例を述べよう。

【００３３】図３及び図４において、図１及び図２との
対応部分には同一符号を付して示す。

【００３４】図３及び図４に示す本発明による複合半導
体装置の製法は、次に述べる順次の工程をとって、図１
及び図２に示す本発明による複合半導体装置の製法の場
合と同様に、電子素子と光素子とがそれらに共通の半導
体基板上に形成されている構成を有する複合半導体装置
を製造する。

【００３５】すなわち、図１及び図２に示す本発明によ
る複合半導体装置の製法の場合と同様に、平らな主面１
ａを有し且つその主面１ａ上からみて電子素子形成用領
域２と光素子用領域３とを有するとともに例えばＳｉで
なる半導体基板１を、それ自体は公知の方法によって用
意する（図３Ａ）。

【００３６】そして、その半導体基板１上に、図１及び
図２に示す本発明による複合半導体装置の製法の場合と
同様に、電子素子形成用領域２において、それを用い
て、それ自体は公知の種々の電子素子４を、それ自体は
公知の種々の方法によって、形成する（図３Ｂ）。

【００３７】次に、半導体基板１の主面１ａ上に、図１
及び図２に示す本発明による複合半導体装置の製法の場
合と同様に、主面１ａの全域に亘って、例えばＳｉＯ₂
でなる保護膜５を、電子素子４を形成している電子素子
形成用領域２を覆って延長するように形成する（図３
Ｃ）。

【００３８】次に、保護膜５に、図１及び図２に示す本
発明による複合半導体装置の製法の場合と同様に、光素
子用領域３を外部に臨ませる窓６を、それ自体は公知の
方法によって形成する（図３Ｄ）。

【００３９】次に、半導体基板１の光素子用領域３に、
保護膜５の窓６に臨む領域３′において、凹所１０を、
半導体基板１の主面１ａ側から、それ自体は公知の、例
えば反応性イオンエッチング処理によって、例えば１０
μｍの深さに形成する（図３Ｅ）。

【００４０】次に、半導体基板１の光素子用領域３上
に、凹所１０及び保護膜５の窓６に臨む領域３上におい
て、例えばＳｉ結晶、非晶質Ｓｉなどでなる半導体層
を、バッファ用半導体層１１として、それ自体は公知
の、例えばプラズマＣＶＤ法によって、凹所１０の深さ
よりも薄い厚さに、形成する（図４Ｆ）。

【００４１】この場合、バッファ用半導体層１１を、光
素子用領域３が、電子素子４を形成する工程（図３Ｂ）
において熱が与えられるとしたときの、その温度以下の
温度を有している状態で形成する。

【００４２】次に、半導体基板１の光素子用領域３の、
凹所１０及び保護膜５′の窓６に臨む領域３′上に形成
されているバッファ用半導体層１１を、例えば真空雰囲
気中で、例えばアルゴンレ―ザ７によって局部的に照射
させることによって、バッファ用半導体層１１に対する
局部的な熱処理を、バッファ用半導体層１１が例えば１
２５０℃の温度になるように行わせ、それによって、バ
ッファ用半導体層１１の結晶性を改質させるとともに、
表面平坦性を整列された原子配列（ダイマ―列）を有す
るものに改質させる（図４Ｇ）。

【００４３】次に、半導体基板１上に、上述したように
して結晶性及び表面平坦性の改質されたバッファ用半導
体層１１上において、図１及び図２に示す本発明による
複合半導体装置の製法の場合と同様に、ＧａＡｓ、Ｉｎ
Ｐ、ＩｎＧａＡｓ系、ＩｎＧａＡｓＰ系などでなる半導
体層の１つによる単層、または複数によるそれらの積層
体でなる光素子形成用半導体層（図示せず）を有する光
素子形成用領域８を、それ自体は公知の例えばＭＯＣＶ
Ｄ法、特願昭６１−２８９７４号に示されている方法な
どによって、上面が半導体基板１の主面１ａとほぼ一致
する厚さに、形成する（図４Ｈ）。

【００４４】この場合、光素子形成用領域８を、図１及
び図２に示す本発明による複合半導体装置の製法の場合
と同様に、例えば、ＧａＡｓでなる半導体層と、ＩｎＰ
でなる半導体層と、ＩｎＧａＡｓＰ系でなる半導体層と
の積層体でなる光素子形成用半導体層を半導体レ―ザ用
半導体層として有する半導体レ―ザ形成領域として、形
成した。

【００４５】次に、半導体基板１上に、図１及び図２に
示す本発明による複合半導体装置の製法の場合と同様
に、光素子形成用領域８において、それを用いて、それ
自体公知の種々の導波路なども含む光素子９を形成する
（図４Ｉ）。

【００４６】この場合、図１及び図２に示す本発明によ
る複合半導体装置の製法の場合と同様に、上述した光素
子形成用領域８を形成する工程において、その光素子形
成用領域８を、上述したように、半導体レ―ザ形成領域
として形成することによって、光素子９を、例えば、半
導体レ―ザとして形成した。

【００４７】次に、保護膜５を、図１及び図２に示す本
発明による複合半導体装置の製法の場合と同様に、半導
体基板１上から、それ自体は公知の方法によって除去す
る（図４Ｊ）。

【００４８】次に、図示詳細説明は省略するが、図１及
び図２に示す本発明による複合半導体装置の製法の場合
と同様に、半導体基板１上に、電子素子形成用領域２上
及び光素子形成用領域８上において、それぞれ電子素子
４及び光素子９に対する必要な電極層乃至配線層（図示
せず）を形成するとともに、必要に応じて、電子素子４
と光素子９との間に延長している配線層（図示せず）を
形成し、電子素子４と光素子９とがそれらに共通の半導
体基板１上に形成されている構成を有する複合半導体装
置を製造する。

【００４９】以上が、本発明による複合半導体装置の製
法の第２の実施例である。

【００５０】このような本発明による複合半導体装置の
製法によれば、図１及び図２に示す本発明による複合半
導体装置の製法の場合に準じて、半導体基板１上に、電
子素子形成用領域２において、電子素子４を形成する工
程（図３Ｂ）において、半導体基板１の光素子用領域３
の結晶性や表面平坦性が劣化したりしても、光素子用領
域３上にバッファ用半導体層１１を形成する工程（図４
Ｆ）と、そのバッファ用半導体層１１の結晶性を改質さ
せる工程（図４Ｅ）とを有するので、半導体基板１上
に、バッファ用半導体層１１上において、光素子形成用
領域８を形成する工程（図４Ｈ）において、バッファ用
半導体層１１が良好な結晶性と表面平坦性とを有するの
で、光素子形成用領域８を、良好な結晶性を有するもの
として形成することができ、従って、半導体基板１上
に、光素子形成用領域８において、光素子９を形成する
工程において、その光素子９を所期の特性を有するもの
として形成することができる。

【００５１】また、図３及び図４に示す本発明による複
合半導体装置の製法の場合、バッファ用半導体層１１の
結晶性を改質させる工程（図４Ｇ）における熱処理を、
バッファ用半導体層１１に対して局部的に行っているた
め、バッファ用半導体層１１の結晶性を改質させる工程
（図４Ｇ）において、電子素子４を形成している電子素
子形成用領域２に対して熱処理が行われず、このため、
バッファ用半導体層１１の結晶性を改質させる工程（図
４Ｇ）における熱処理によって、電子素子形成用領域２
に形成している電子素子４の特性が劣化することがな
く、よって、複合半導体装置を、電子素子４及び光素子
９の双方が所期の特性を有しているものとして、形成す
ることができる。

【００５２】また、図３及び図４に示す本発明による複
合半導体装置の製法の場合、電子素子４を形成する工程
（図３Ｂ）後、バッファ用半導体層１１を形成する工程
（図４Ｆ）前において、半導体基板１の光素子用領域３
に、主面１ａ側から凹所１０を形成する工程（図３Ｅ）
を有せしめ、そして、バッファ用半導体層１１を形成す
る工程（図４Ｆ）において、バッファ用半導体層１１
を、光素子用領域の凹所１０内に形成させるようにして
いるので、光素子形成用領域８と電子素子形成用領域２
との間に上面段差がないようにすることができ、従っ
て、電子素子形成用領域２及び光素子形成用領域８上
に、それら間に亘って延長している配線層を形成させる
とき、その配線層を、断線のおそれなしに容易に形成す
ることができる。

【００５３】なお、上述においては、本発明の２つの実
施例を示したに留まり、例えば、図３及び図４に示す本
発明による複合半導体装置の第２の実施例において、光
素子用領域３に凹所１０を形成する工程（図３Ｅ）を省
略し、爾後、光素子用領域３の保護膜５の窓６に臨む領
域を、図１及び図２に示す本発明による複合半導体装置
の第１の実施例における領域３′として、その領域３′
の結晶性を改質させる工程、光素子形成用領域８を形成
する工程、光素子９を形成する工程、保護膜５を除去す
る工程をとって、複合半導体装置を製造するようにする
こともできる。

【００５４】また、バッファ用半導体層１１を形成する
工程（図４Ｆ）を省略し、爾後、光素子用領域３の凹所
１０に臨む領域を図１及び図２に示す本発明による複合
半導体装置の第１の実施例における領域３′として、光
素子形成用領域８を形成する工程、光素子９を形成する
工程、保護膜５を除去する工程をとって、複合半導体装
置を製造するようにすることもできる。

【００５５】さらに、図１及び図２に示す本発明による
複合半導体装置の第１の実施例での半導体基板１の光素
子用領域３の結晶性を改質させる工程、及び図３及び図
４に示す本発明による複合半導体装置の第２の実施例で
のバッファ用半導体層１１の結晶性を改質させる工程に
おける、局部的な熱処理を、アルゴンレ―ザの照射によ
って行うのに代え、他のレ―ザの照射によって行うこと
もでき、さらにはランプまたはヒ―タを用いて行うこと
もでき、その他、本発明の精神を脱することなしに、種
々の変型、変更をなし得るであろう。

【図面の簡単な説明】

【図１】本発明による複合半導体装置の製法の第１の実
施例を示す、順次の工程における略線的断面図である。

【図２】本発明による複合半導体装置の製法の第１の実
施例を示す、図１に示す順次の工程に続く順次の工程に
おける略線的断面図である。

【図３】本発明による複合半導体装置の製法の第２の実
施例を示す、順次の工程における略線的断面図である。

【図４】本発明による複合半導体装置の製法の第２の実
施例を示す、図３に示す順次の工程に続く順次の工程に
おける略線的断面図である。

【符号の説明】

１半導体基板１ａ半導体基板１の主面２電子素子形成用領域３光素子用領域３′ 光素子用領域３における領域４電子素子５保護膜６保護膜の窓７レ―ザ８光素子形成用領域９光素子１０凹所１１バッファ用半導体層

───────────────────────────────────────────────────── フロントページの続き (72)発明者太刀川正美東京都千代田区内幸町１丁目１番６号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】主面上からみて電子素子形成用領域と光
素子用領域とを有する半導体基板を用意する工程と、上記半導体基板上に、上記電子素子形成用領域におい
て、それを用いて電子素子を形成する工程と、上記半導体基板の上記光素子用領域に対する局部的な熱
処理によって、上記光素子用領域の結晶性を改質させる
工程と、上記半導体基板上に、上記結晶性の改質された光素子用
領域上において、光素子形成用半導体層を有する光素子
形成用領域を形成する工程と、上記半導体基板上に、上記光素子形成用領域において、
それを用いて光素子を形成する工程とを有することを特
徴とする複合半導体装置の製法。
【請求項２】請求項１記載の複合半導体装置の製法に
おいて、上記電子素子を形成する工程後、上記光素子用領域の結
晶性を改質させる工程前において、上記半導体基板の上
記光素子用領域に、上記主面側から凹所を形成する工程
を有し、上記光素子形成用領域を形成する工程において、上記光
素子形成用領域を、上記光素子用領域の上記凹所内に形
成することを特徴とする複合半導体装置の製法。
【請求項３】主面上からみて電子素子形成用領域と光
素子用領域とを有する半導体基板を用意する工程と、上記半導体基板上に、上記電子素子形成用領域におい
て、それを用いて電子素子を形成する工程と、上記半導体基板上に、上記光素子用領域上において、バ
ッファ用半導体層を、上記光素子用領域が上記電子素子
を形成する工程において上記電子素子形成用領域に熱が
与えられるとしたときのその温度以下の温度を有してい
る状態で形成する工程と、上記バッファ用半導体層に対する局部的な熱処理によっ
て、上記バッファ用半導体層の結晶性を改質させる工程
と、上記半導体基板上に、上記結晶性の改質されたバッファ
用半導体層上において、光素子形成用半導体層を有する
光素子形成用領域を形成する工程と、上記半導体基板上に、上記光素子形成用領域において、
それを用いて光素子を形成する工程とを有することを特
徴とする複合半導体装置の製法。
【請求項４】請求項２記載の複合半導体装置の製法に
おいて、上記電子素子を形成する工程後、上記バッファ用半導体
層を形成する工程前において、上記半導体基板の上記光
素子用領域に、上記主面側から凹所を形成する工程を有
し、上記バッファ用半導体層を形成する工程において、上記
バッファ用半導体層を、上記光素子用領域の上記凹所内
に形成することを特徴とする複合半導体装置の製法。