JPH0690184B2 - リレーを用いた入力状態記憶回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、リレーを用いた入力状態記憶回路に関し、
詳しくは、超音波測定装置等の計測装置，その他の測定
機器において入力された状態を記憶し、電源断等の事故
が発生したときに、リレーからの信号により電源断前の
入力情報の設定状態に復帰できるようなラッチング型電
磁リレー（以下ラッチングリレー）を用いた入力状態記
憶回路に関する。

［従来の技術］ 従来、各種の測定装置では、測定をするに当たり、測定
感度等の設定が必要であって、測定装置の中には、装置
の電源が事故等により遮断され、装置が電源断から回復
した際に元の感度設定状態に装置を自動復帰させること
ができるものがある。このような装置では、自動復帰さ
せるために、初期入力された入力状態を記憶していて、
電源供給が断たれてもそれを保持する入力状態記憶回路
が設けられている。この場合の入力状態記憶回路として
は次のようなものがある。

オルタネータリー型スイッチ等を利用した機械式の入
力状態設定回路（これは電源とは無関係に入力状態を維
持している） 大容量キャパシタンス等を利用する静電容量保持方式
の入力状態記憶回路（これは一定時間の電源断の間設定
状態が保持される） バッテリーバックアップによる記憶回路 磁気記録方式の記憶媒体或いは記憶回路 このような入力状態記憶回路を用いる測定装置として超
音波測定装置を挙げることができる。

その採用は、適正な測定感度を設定する操作に多数の組
合わせがあり、その操作も難しいことや、元のレベルに
戻し難い等の理由による。なお、この場合の測定感度
は、超音波探傷器或いは超音波探傷回路部分のパルサー
／レシーバに内蔵されたエコー受信信号を適正なレベル
に増幅して検波するための高周波増幅回路ゲインを設定
するものである。

［解決しようとする課題］ しかし、このような超音波測定装置において、前記の
機械式のスイッチ等によりゲイン設定するものでは、設
定時の数値を保持しておくために必要な制御のレベル数
（例えばゲインの1,2,…dBの切換等）に比例してスイッ
チ数が多くなるために回路構成が非常に複雑になる欠点
がある。また、のコンデンサ等により記憶する方式で
は、時間経過とともに記憶保持電圧が低下するために、
時間的な限定があって、長期間の記憶には向いていな
い。このことは、のバッテリーバックアップの場合も
同様である。一方、の方式にあっては、前記の欠点を
解消できる利点がある。しかし、時期記憶装置等の特別
な装置が必要であって、しかも、復帰に特別な手続きが
必要になる。

そこで、超音波測定装置では、前記のような欠点を回避
するために、ラッチングリレーにより状態記憶が行われ
ることも多い。しかし、ラッチングリレーを用いた入力
状態記憶回路では、通常、リレー回路が別構成となって
いて、リレー制御回路が独立に必要になり、かつリレー
の状態を検出する回路等も別に設けなければならず、そ
の回路構成が多少複雑にならざるを得ない。

この発明は、このような従来技術の問題点を解決するも
のであって、ラッチングリレーを用い、簡単な回路構成
で状態記憶ができるリレーを用いた入力状態記憶回路を
提供することを目的とする。

［課題を解決するための手段］ このような目的を達成するためのこの発明のリレーを用
いた入力状態記憶回路の構成は、外部信号を受ける都度
その状態が変化し、電源投入又は電源復帰に応じて所定
の状態のデータがプリセットされる記憶回路と、この記
憶回路の状態に応じて接続状態を切換えるラッチング型
リレーとを有していて、記憶回路の状態に対応する状態
信号をラッチング型リレーの接点接続状態から得て、プ
リセットのためのデータとするものである。

［作用］ このように、外部スイッチ操作によって入力される信号
に応じてその状態が変化する記憶回路として、例えば、
フリップフロップを用い、フリップフロップの状態に対
応して動作するラッチングリレーを設け、ラッチングリ
レーの出力信号の状態の更新をフリップフロップの記憶
状態の切換で行ない、この切換状態に対応する状態信号
をラッチングリレーにより保持し、かつフリップフロッ
プに供給するようにし、かつこの保持状態をフリップフ
ロップのプリセットデータとして供給するようにしてい
るので、フリップフロップの記憶状態の変化に対応する
状態を同時にラッチングリレーに保持することができ
る。

その結果、装置の動作中に電源が遮断（“OFF"時）され
たとしてもラッチングリレーに保持された状態がフリッ
プフロップの状態となり、電源が復帰したときには、電
源“OFF"前の状態がフリップフロップに設定される。し
かも、この場合の入力状態記憶回路は、フリップフロッ
プ等の記憶回路とラッチングリレーとを基本とした単純
な回路で構成でき、かつ独立の回路となるので、装置側
からの制御が不要であって、かつ、ラッチングリレーを
用いて状態記憶が行われるので、その状態は時間的な経
過の影響を受けないで済み、安定したものとなる。

［実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明の一実施例のリレーを用いた入力状
態記憶回路のブロック図、第２図は、その動作を説明す
るタイミングチャートである。

第１図において、10は、入力状態記憶回路であって、入
力スイッチ１の操作信号（入力信号）を受けるチャタリ
ング防止回路２と、このチャタリング防止回路２を介し
て前記の入力信号をトリガー信号として受けるフリップ
フロップ３、このフリップフロップ３のQ,出力信号を
受けるリレー駆動回路４、リレー駆動回路４の出力を受
けて動作するラッチングリレー５、フリップフロップ３
のプリセット信号を発生するプリセット信号発生回路
６、そして、電源投入時又は電源復帰時にラッチングリ
レー５からの状態信号を受けてフリップフロップ３にデ
ータをセットするインバータ７とより構成されていて、
ラッチングリレー５の出力（その“ON/OFF"状態）が装
置の制御回路等に送出される。

ここで、チャタリング防止回路２は、第２（ａ）に示す
入力スイッチ１の押下時にHIGHレベル（以下“H"）の一
定長のパルス（第２図の（ｂ）参照）を単発発生し、そ
の立上りタイミングでフリップフロップの状態を変化さ
せる。また、その出力信号は、同時にリレー駆動回路４
へ加えられ、このパルス幅に対応した時間だけリレー駆
動回路４からラッチングリレー５に電力が供給される。

フリップフロップ３は、入力スイッチ１の操作に応じ
て、２つの状態のうちの一方の状態を保持する、いわゆ
るJKフリップフロップの記憶回路であって、ラッチング
リレー５から状態信号を受けて、電源投入時（又は電源
復帰時）にフリップフロップ信号発生回路６から一定期
間LOWレベル（以下“L"）の後に、“H"となるパルス信
号を受けてデータがセット（データがロード）される。
なお、プリセット信号発生回路６は、電源投入時又は電
源復帰時に電源電圧立上りから一定期間“L"状態を保っ
た後に遅れて立上がる（“H"となる）プリセットパルス
をフリップフロップ３のプリセット端子に送出する。

リレー駆動回路４は、フリップフロップ３のQ,出力状
態に応じた駆動出力をラッチングリレー５へ供給してラ
ッチングリレー５を駆動し、ラッチングリレー５は、例
えば、ｃを共通接点そして、ａ端子,b端子の間で接続を
切換える、信号出力用の切換スイッチ5aと状態信号発生
用の切換スイッチ5bの２回路が内蔵されている。そし
て、切換スイッチ5bが前記のフリップフロップ３にイン
バータ７を介してデータ（セットデータの信号）を送出
する。なお、それぞれのスイッチのａ端子は“H"の電源
電圧＋Vccに接続されていて、ｂ端子は接地されていて
“L"になっている。

次に、その動作を第２図に従って説明すると、外部の操
作スイッチとしての入力スイッチ１が操作されていない
ときには、同図の（ａ）に示すように、チャタリング防
止回路２の出力は、“L"の状態にある。今仮に、フリッ
プフロップ３がラッチングリレー５からの状態信号とし
てセット側Ｓに“L"の信号を受け、リセット側Ｒに“H"
の信号を受けていて、そのデータが“0"となっていると
する。この場合、フリップフロップ３のＱ出力は、
“L",出力は、“H"（第２図の（ｃ），（ｄ）参照）
となっている。また、この“0"がセットされたフリップ
フロップ３は、次にチャタリング防止回路２からトリガ
ー信号を受けると、それにより状態が変化してデータ
“1"がセットされることになる。

前記データ“0"の状態のときにはラッチングリレー５の
スイッチは、例えば、状態検出用のスイッチ5bがａ端子
側に接続されていて、“H"レベルの信号（第２図の
（ｅ））発生していて、それがフリップフロップ３のリ
セット端子Ｒに入力され、セット端子Ｓにはインバータ
７を介して“L"の信号（第２図の（ｆ）参照）、すなわ
ち、データ“0"が入力されている。そして、この状態
は、フリップフロップ３のQ,出力の状態に一致してい
る。

このような状態において入力スイッチ１が操作される
と、その“L"となる入力信号がチャタリング防止回路２
で反転され、その出力“H"がフリップフロップ３にトリ
ガー信号として与えられ、フリップフロップ３は、“0"
から“1"変わり、データ“1"がセットされる。その結
果、Ｑ出力信号が“H"となり、出力信号が“L"となっ
て、これらがリレー駆動回路４に入力される。そして、
リレー駆動回路４がチャタリング防止回路２の出力が発
生しているパルス幅の時間だけ動作して、リレー駆動回
路４は、接続が切換わる方向に変化した電流出力をラッ
チングリレー５に送出する。リレー駆動回路４の出力状
態に応じてラッチンリレー５が切換動作をして、スイッ
チ5a,5bの接続状態が切換えられる。

その結果、状態信号発生用のスイッチ5bの接続状態かａ
端子からｂ端子に切換られて、“L"の信号がフリップフ
ロップ３のリセット側Ｒに供給され、セット側Ｓにはデ
ータ“1"の“H"の信号が送出される。このようにしてフ
リップフロップ３のQ,出力信号と同一の状態信号がラ
ッチングリレー５から出力されることになる。

このラッチングリレー５よりの状態信号は、フリップフ
ロップ３に対向するプリセット信号として利用され、こ
の状態において電源を遮断されても、再び電源を投入し
た時点で、プリセット信号発生回路６のプリセット信号
によりフリップフロップ３にはラッチングリレー５から
の状態信号がプリセットされることになる。すなわち、
前記の場合には、フリップフロップ３が“1"となってい
て、電源が断となり、電源が復帰したときには、ラッチ
ングリレー５からフリップフロップ３のセット側Ｓにデ
ータ“1"の“H"の信号が送出されるので、フリップフロ
ップ３が“1"にセットされて前の状態に復帰する。

なお、第１図の端子7,8は外部へのフリップフロップ状
態又はラッチングリレー５の状態を示す出力端子であっ
て、ラッチングリレー５のスイッチ5a,5bのｃ端子に接
続されている端子である。これは、複数の端子として設
けられてもよく、また、スイッチがさらに複数個設けら
れていてば、それぞれに対応して複数設けられてもよ
い。

以上説明してきたが、実施例では、フリップフロップを
用いて２つの状態を選択するようにしているが、フリッ
プフロップの替わりにｎ進カインタを用いて多数の状態
を設定できるようにしてもよく、それに対応して多数の
ラッチングリレーを制御するようにしてもよい。また、
この場合、ｎ進カウンタの値をデコードした出力で対応
するラッチングリレーを駆動するようにしてもよく、そ
のリレー回路の出力をエンコードしてカウンタのプリセ
ットデータとすることもできる。

実施例では、入力状態の出力をラッチングリレーの接点
から採っているが、これは、フリップフロップから採っ
てもよいことはもちろんである。

また、実施例では、チャタリング防止回路を用いている
が、フリップフロップをそれに対応するリレーを用いて
構成すれば、フリップフロップは不要であって、入力情
報の記憶回路は、必ずしもフリップフロップによらなく
てもよい。

フリップフロップをリレーに換えた場合には、スイッチ
入力によるチャタリングは、リレーの駆動において吸収
されるので、チャタリング防止回路は不要になる。さら
に、入力スイッチ側はスイッチではなく、電子回路であ
ってもよいので、このような場合にもチャタリング防止
は不要である。さらに、電源投入時点或いは電源復帰時
点でのデータ設定タイミングがあまり問題とされなけれ
ば、プリセットタイミング発生回路も不要であり、より
シンプルな回路構成を実現できる。

なお、この発明は、測定装置に限らず、各種の制御機器
を始めとして、あらゆる電子機器の、キー入力（或いは
スイッチ入力）による入力状態、又は電子回路による入
力状態を記憶する状態記憶回路に適用でき、実施例に挙
げた場合に限定されるものではない。

［発明の効果］ 以上の説明から理解できるように、この発明の状態記憶
回路は、フリップフロップ等の記憶回路とラッチングリ
レーとを基本とした単純な回路で構成でき、かつ独立の
回路となるので、装置側からの制御が不要であって、か
つ、ラッチングリレーを用いて状態記憶が行われるの
で、その状態は時間的な経過の影響を受けないで済み、
安定したものとなる。

【図面の簡単な説明】

第１図は、この発明の一実施例のリレーを用いた入力状
態記憶回路のブロック図、第２図は、その動作を説明す
るタイミングチャートである。 １……入力スイッチ、２……チャタリング防止回路、 ３……フリップフロップ、４……リレー駆動回路、 ５……ラッチングリレー、６……プリセット信号発生回
路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】外部信号を受ける都度その状態が変化し、
   電源投入又は電源復帰に応じて所定の状態のデータがプ
   リセットされる記憶回路と、この記憶回路の状態に応じ
   て接続状態を切換えるラッチング型リレーとを有し、前
   記記憶回路の状態に対応する状態信号を前記ラッチング
   型リレーの接点接続状態から得て、前記プリセットのた
   めのデータとすることを特徴とするリレーを用いた入力
   状態記憶回路。