JPH069019B2 - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH069019B2 JPH069019B2 JP61065141A JP6514186A JPH069019B2 JP H069019 B2 JPH069019 B2 JP H069019B2 JP 61065141 A JP61065141 A JP 61065141A JP 6514186 A JP6514186 A JP 6514186A JP H069019 B2 JPH069019 B2 JP H069019B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- transistor
- constant current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、リニア集積回路等に用いられる電圧レベルシ
フト回路に係り、特にスイッチ入力によってレベルシフ
ト動作が制御されると共に可変抵抗素子によって出力レ
ベルの絶対値が制御されるレベルシフト回路に関する。
フト回路に係り、特にスイッチ入力によってレベルシフ
ト動作が制御されると共に可変抵抗素子によって出力レ
ベルの絶対値が制御されるレベルシフト回路に関する。
（従来の技術） この種の従来のレベルシフト回路は、第４図に示すよう
に定電流源回路１から定電流Ｉ１を可変抵抗ＶＲおよび
抵抗Ｒに流すようにし、スイッチ入力端子２のスイッチ
入力によりオン，オフ制御されるスイッチ回路３を設け
て、そのオン状態のときに定電流源回路１により制御さ
れた定電流Ｉ２を上記可変抵抗ＶＲおよび抵抗Ｒに流す
ようにし、上記可変抵抗ＶＲおよび抵抗Ｒに生じる電圧
降下を出力端子４の出力電圧Ｖ０としている。
に定電流源回路１から定電流Ｉ１を可変抵抗ＶＲおよび
抵抗Ｒに流すようにし、スイッチ入力端子２のスイッチ
入力によりオン，オフ制御されるスイッチ回路３を設け
て、そのオン状態のときに定電流源回路１により制御さ
れた定電流Ｉ２を上記可変抵抗ＶＲおよび抵抗Ｒに流す
ようにし、上記可変抵抗ＶＲおよび抵抗Ｒに生じる電圧
降下を出力端子４の出力電圧Ｖ０としている。
したがって、スイッチ回路３がオフ状態のときの出力電
圧は Ｖ０（オフ）＝Ｉ１×（ＶＲ＋Ｒ０） …(1) であり、スイッチ回路３がオン状態のときの出力電圧は Ｖ０（オン）＝（Ｉ１＋Ｉ２）×（ＶＲ＋Ｒ０） …
(2) であり、出力レベルシフト量ΔV0は ΔＶ０＝Ｖ０（オン）−Ｖ０（オフ）＝Ｉ２×（ＶＲ＋Ｒ０） …(3) となり、電流Ｉ２の調節によりΔV0を任意に設定でき
る。
圧は Ｖ０（オフ）＝Ｉ１×（ＶＲ＋Ｒ０） …(1) であり、スイッチ回路３がオン状態のときの出力電圧は Ｖ０（オン）＝（Ｉ１＋Ｉ２）×（ＶＲ＋Ｒ０） …
(2) であり、出力レベルシフト量ΔV0は ΔＶ０＝Ｖ０（オン）−Ｖ０（オフ）＝Ｉ２×（ＶＲ＋Ｒ０） …(3) となり、電流Ｉ２の調節によりΔV0を任意に設定でき
る。
ところで、上記可変抵抗ＶＲは出力電圧Ｖ０の絶対値を
可変する必要がるために設けられているのであるが、前
式(3)から分かるように可変抵抗ＶＲの値に応じて出力
レベルシフト量ΔV0が直接に影響を受けて変化してしま
うという問題点があった。
可変する必要がるために設けられているのであるが、前
式(3)から分かるように可変抵抗ＶＲの値に応じて出力
レベルシフト量ΔV0が直接に影響を受けて変化してしま
うという問題点があった。
（発明が解決しようとする問題点） 本発明は上記したように出力用の可変抵抗素子による出
力レベル可変制御に伴なって出力レベルシフト量が変化
してしまうという問題点を解決すべくなされたもので、
出力レベルを可変抵抗素子により可変制御した場合でも
一定の出力レベルシフト量が得られるレベルシフト回路
を提供することを目的とする。
力レベル可変制御に伴なって出力レベルシフト量が変化
してしまうという問題点を解決すべくなされたもので、
出力レベルを可変抵抗素子により可変制御した場合でも
一定の出力レベルシフト量が得られるレベルシフト回路
を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明のレベルシフト回路は、抵抗および可変抵抗素子
を直列に接続し、この抵抗および可変抵抗素子に定電流
を流し、さらにスイッチ入力によってオン，オフ制御さ
れるスイッチ回路から、そのオン状態のときに上記抵抗
の一端側にレベルシフト用の定電流を供給し、上記オン
状態とのきに上記抵抗の他端側から上記レベルシフト用
の定電流を引き出すように構成してなることを特徴とす
るものである。
を直列に接続し、この抵抗および可変抵抗素子に定電流
を流し、さらにスイッチ入力によってオン，オフ制御さ
れるスイッチ回路から、そのオン状態のときに上記抵抗
の一端側にレベルシフト用の定電流を供給し、上記オン
状態とのきに上記抵抗の他端側から上記レベルシフト用
の定電流を引き出すように構成してなることを特徴とす
るものである。
（作用） 可変抵抗素子を可変制御することによって抵抗および可
変抵抗素子に生じる電圧降下を変化させて出力電圧を任
意に設定することが可能である。そして、スイッチ回路
をオン状態にすることによって、上記抵抗にレベルシフ
ト用の定電流を流してその電圧降下を変化させ、この変
化分に相当する出力レベルシフト量を得ることができ
る。この場合、レベルシフト用の定電流を調整すること
によって所望の出力レベルシフト量が得られる。しか
も、この出力レベルシフト量は前記可変抵抗素子の可変
制御により影響を受けることはない。
変抵抗素子に生じる電圧降下を変化させて出力電圧を任
意に設定することが可能である。そして、スイッチ回路
をオン状態にすることによって、上記抵抗にレベルシフ
ト用の定電流を流してその電圧降下を変化させ、この変
化分に相当する出力レベルシフト量を得ることができ
る。この場合、レベルシフト用の定電流を調整すること
によって所望の出力レベルシフト量が得られる。しか
も、この出力レベルシフト量は前記可変抵抗素子の可変
制御により影響を受けることはない。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。第１図において、１は定電流源回路、５は抵抗Ｒお
よび可変抵抗素子ＶＲが直列に接続された出力抵抗回路
であって、上記定電流源回路１の定電流出力端と接地端
との間に接続されており、定電流源回路１から定電流Ｉ
１が供給される。３はスイッチ入力端子２のスイッチ入
力に応じてオン，オフ制御されるスイッチ回路であり、
オン状態のときに前記定電流源回路１により定電流制御
された定電流Ｉ２を前記出力抵抗回路４に供給すると共
に、出力抵抗回路５における抵抗Ｒ、可変抵抗素子ＶＲ
相互の直列接続点から上記定電流Ｉ２を引き出すための
定電流回路６を動作させるように制御するように構成さ
れている。なお、上記回路は、出力抵抗回路５以外ある
いは可変抵抗素子ＶＲ以外の部分が集積回路化されてい
る。
る。第１図において、１は定電流源回路、５は抵抗Ｒお
よび可変抵抗素子ＶＲが直列に接続された出力抵抗回路
であって、上記定電流源回路１の定電流出力端と接地端
との間に接続されており、定電流源回路１から定電流Ｉ
１が供給される。３はスイッチ入力端子２のスイッチ入
力に応じてオン，オフ制御されるスイッチ回路であり、
オン状態のときに前記定電流源回路１により定電流制御
された定電流Ｉ２を前記出力抵抗回路４に供給すると共
に、出力抵抗回路５における抵抗Ｒ、可変抵抗素子ＶＲ
相互の直列接続点から上記定電流Ｉ２を引き出すための
定電流回路６を動作させるように制御するように構成さ
れている。なお、上記回路は、出力抵抗回路５以外ある
いは可変抵抗素子ＶＲ以外の部分が集積回路化されてい
る。
次に、上記レベルシフト回路の動作を説明する。出力抵
抗回路５に生じる電圧降下（出力端子４の出力電圧
Ｖ０）は、前記スイッチ回路３がオフ状態のときに Ｖ０（オフ）＝Ｉ１×（Ｒ＋ＶＲ） …(4) となり、スイッチ回路３がオン状態のときに Ｖ０（オン）＝（Ｉ１＋Ｉ２）×Ｒ＋Ｉ１×ＶＲ …
(5) となり、出力レベルシフト量ΔV0は ΔV0＝Ｖ０（オン）−Ｖ０（オフ）＝Ｉ２×Ｒ …(6) となる。
抗回路５に生じる電圧降下（出力端子４の出力電圧
Ｖ０）は、前記スイッチ回路３がオフ状態のときに Ｖ０（オフ）＝Ｉ１×（Ｒ＋ＶＲ） …(4) となり、スイッチ回路３がオン状態のときに Ｖ０（オン）＝（Ｉ１＋Ｉ２）×Ｒ＋Ｉ１×ＶＲ …
(5) となり、出力レベルシフト量ΔV0は ΔV0＝Ｖ０（オン）−Ｖ０（オフ）＝Ｉ２×Ｒ …(6) となる。
したがって、定電流Ｉ２の調整によりΔV0を任意に設定
でき、可変抵抗素子ＶＲにより出力電圧Ｖ０の絶対値を
可変制御した場合でもその影響を受けることなく一定の
出力レベルシフト量ΔV0が得られるようになる。
でき、可変抵抗素子ＶＲにより出力電圧Ｖ０の絶対値を
可変制御した場合でもその影響を受けることなく一定の
出力レベルシフト量ΔV0が得られるようになる。
次に、第１図の回路の一具体例について第２図を参照し
て説明する。
て説明する。
定電流源回路１は、Ｖｃｃ電源端と接地端との間に直列
接続された抵抗Ｒ１、ダイオ−ドＤ１，Ｄ２と、このダ
イオ−ドＤ１，Ｄ２の電圧降下がベースに与えられえる
NPN形のトランジスタＱ１と、このトランジスタＱ１の
エミッタと接地端との間に接続された抵抗Ｒ２と、上記
トランジスタＱ１のコレクタとＶｃｃ電源端との間に入
力側のPNP形トランジスタＱ２が接続され、出力側のPNP
形トランジスタＱ３のコレクタが電流出力端子となるカ
レントミラー回路CM1と、上記トランジスタＱ２，Ｑ３
の各エミッタとＶｃｃ電源端との間に接続された抵抗Ｒ
３，Ｒ４とからなる。出力抵抗回路５は、上記電流出力
端子と接地端との間に直列に接続された抵抗Ｒおよび可
変抵抗素子ＶＲからなり、この出力抵抗回路５の電圧降
下が出力端子４の出力電圧Ｖ０となる。一方、スイッチ
回路３においては、Ｖｃｃ電源端と接地端との間に抵抗
Ｒ５、PNP形トランジスタＱ４、ダイオ−ドＤ３、抵抗
Ｒ６が直列に接続されており、上記トランジスタＱ４の
ベースは前記カレントミラー回路CM1の入力側トランジ
スタＱ２にカレントミラー接続されている。上記ダイオ
−ドＤ３および抵抗Ｒ６の電圧降下がNPN形トランジス
タＱ５およびＱ６の各ベースに接続されており、このト
ランジスタＱ５のエミッタは抵抗Ｒ７を介して接地され
ている。上記トランジスタＱ５のコレクタとＶｃｃ電源
端との間には、カレントミラー回路CM2の入力側のPNP形
トランジスタＱ６および抵抗Ｒ８が直列に接続されてお
り、上記カレントミラー回路CM2の出力側のPNP形トラン
ジスタＱ７および抵抗Ｒ９が前記出力抵抗回路５とＶ
ｃｃ電源端との間に接続されている。さらに、スイッチ
入力端子２は抵抗Ｒ１０を介してNPN形トランジスタＱ
８のベースに接続されており、このトランジスタＱ８の
エミッタは接地され、コレクタは抵抗Ｒ１１を介してＶ
ｃｃ電源端に接続されている。また、上記トランジスタ
Ｑ８のコレクタはNPN形トランジスタＱ９のベースに接
続され、このトランジスタＱ９のエミッタは接地され、
コレクタは前記トランジスタＱ５のベースに接続されて
いる。そして、定電流回路６において、NPN形トランジ
スタQ10のベースは前記トランジスタＱ５のベースに接
続され、エミッタは抵抗R12を介して接地され、コレク
タは前記出力抵抗回路５における抵抗Ｒ、可変抵抗素子
ＶＲ相互の直列接続点に接続されている。
接続された抵抗Ｒ１、ダイオ−ドＤ１，Ｄ２と、このダ
イオ−ドＤ１，Ｄ２の電圧降下がベースに与えられえる
NPN形のトランジスタＱ１と、このトランジスタＱ１の
エミッタと接地端との間に接続された抵抗Ｒ２と、上記
トランジスタＱ１のコレクタとＶｃｃ電源端との間に入
力側のPNP形トランジスタＱ２が接続され、出力側のPNP
形トランジスタＱ３のコレクタが電流出力端子となるカ
レントミラー回路CM1と、上記トランジスタＱ２，Ｑ３
の各エミッタとＶｃｃ電源端との間に接続された抵抗Ｒ
３，Ｒ４とからなる。出力抵抗回路５は、上記電流出力
端子と接地端との間に直列に接続された抵抗Ｒおよび可
変抵抗素子ＶＲからなり、この出力抵抗回路５の電圧降
下が出力端子４の出力電圧Ｖ０となる。一方、スイッチ
回路３においては、Ｖｃｃ電源端と接地端との間に抵抗
Ｒ５、PNP形トランジスタＱ４、ダイオ−ドＤ３、抵抗
Ｒ６が直列に接続されており、上記トランジスタＱ４の
ベースは前記カレントミラー回路CM1の入力側トランジ
スタＱ２にカレントミラー接続されている。上記ダイオ
−ドＤ３および抵抗Ｒ６の電圧降下がNPN形トランジス
タＱ５およびＱ６の各ベースに接続されており、このト
ランジスタＱ５のエミッタは抵抗Ｒ７を介して接地され
ている。上記トランジスタＱ５のコレクタとＶｃｃ電源
端との間には、カレントミラー回路CM2の入力側のPNP形
トランジスタＱ６および抵抗Ｒ８が直列に接続されてお
り、上記カレントミラー回路CM2の出力側のPNP形トラン
ジスタＱ７および抵抗Ｒ９が前記出力抵抗回路５とＶ
ｃｃ電源端との間に接続されている。さらに、スイッチ
入力端子２は抵抗Ｒ１０を介してNPN形トランジスタＱ
８のベースに接続されており、このトランジスタＱ８の
エミッタは接地され、コレクタは抵抗Ｒ１１を介してＶ
ｃｃ電源端に接続されている。また、上記トランジスタ
Ｑ８のコレクタはNPN形トランジスタＱ９のベースに接
続され、このトランジスタＱ９のエミッタは接地され、
コレクタは前記トランジスタＱ５のベースに接続されて
いる。そして、定電流回路６において、NPN形トランジ
スタQ10のベースは前記トランジスタＱ５のベースに接
続され、エミッタは抵抗R12を介して接地され、コレク
タは前記出力抵抗回路５における抵抗Ｒ、可変抵抗素子
ＶＲ相互の直列接続点に接続されている。
いま、スイッチ回路３において、スイッチ入力が“０”
レベルのとき、トランジスタＱ８がオフ状態になってト
ランジスタＱ９はオン状態になり、トランジスタＱ５は
オフ状態、カレントミラー回路CM2はオフ状態になり、
定電流回路６のトランジスタQ10もオフ状態になる。こ
のとき、定電流源回路１の定電流Ｉ１出力（トランジス
タＱ３のコレクタ電流）が出力抵抗回路５に流れ、出力
電圧Ｖ０（オフ）は Ｖ０（オフ）＝Ｉ１×（Ｒ＋ＲＶ） …(7) となる。これに対して、スイッチ入力が“１”レベル
（トランジスタＱ８のベース・エミッタ間電圧VBE以
上）になると、トランジスタＱ８がオン状態になってト
ランジスタＱ９がオフ状態になり、トランジスタＱ５が
オン状態、カレントミラー回路CM2がオン状態になり、
定電流回路６のトランジスタQ10もオン状態になる。こ
のとき、出力抵抗回路５には前記定電流Ｉ１のほかに定
電流Ｉ２（トランジスタＱ７のコレクタ電流）が流れ込
むが、この定電流Ｉ２は抵抗Ｒのみを経て前記定電流回
路６のトランジスタＱ１０により引き出される。この場
合、スイッチ回路３の流出電流Ｉ２と定電流回路６の流
入電流Ｉ２とが相等しくなるように構成されている。し
たがって、このときの出力電圧Ｖ０（オン）は Ｖ０（オン）＝（Ｉ１＋Ｉ２）×Ｒ＋Ｉ１×ＲＶ …
(8) となるので、出力レベルシフト量ΔV0は ΔＶ０＝Ｖ０（オン）−Ｖ０（オフ）＝Ｉ２×Ｒ …
(9) となる。
レベルのとき、トランジスタＱ８がオフ状態になってト
ランジスタＱ９はオン状態になり、トランジスタＱ５は
オフ状態、カレントミラー回路CM2はオフ状態になり、
定電流回路６のトランジスタQ10もオフ状態になる。こ
のとき、定電流源回路１の定電流Ｉ１出力（トランジス
タＱ３のコレクタ電流）が出力抵抗回路５に流れ、出力
電圧Ｖ０（オフ）は Ｖ０（オフ）＝Ｉ１×（Ｒ＋ＲＶ） …(7) となる。これに対して、スイッチ入力が“１”レベル
（トランジスタＱ８のベース・エミッタ間電圧VBE以
上）になると、トランジスタＱ８がオン状態になってト
ランジスタＱ９がオフ状態になり、トランジスタＱ５が
オン状態、カレントミラー回路CM2がオン状態になり、
定電流回路６のトランジスタQ10もオン状態になる。こ
のとき、出力抵抗回路５には前記定電流Ｉ１のほかに定
電流Ｉ２（トランジスタＱ７のコレクタ電流）が流れ込
むが、この定電流Ｉ２は抵抗Ｒのみを経て前記定電流回
路６のトランジスタＱ１０により引き出される。この場
合、スイッチ回路３の流出電流Ｉ２と定電流回路６の流
入電流Ｉ２とが相等しくなるように構成されている。し
たがって、このときの出力電圧Ｖ０（オン）は Ｖ０（オン）＝（Ｉ１＋Ｉ２）×Ｒ＋Ｉ１×ＲＶ …
(8) となるので、出力レベルシフト量ΔV0は ΔＶ０＝Ｖ０（オン）−Ｖ０（オフ）＝Ｉ２×Ｒ …
(9) となる。
第３図は本発明の他の実施例を示しており、可変抵抗素
子ＶＲにより出力電圧Ｖ０を可変制御した場合に所望の
一定の出力レベルシフト量が得られるだけでなく、出力
端子４１の出力抵抗Routも一定であるという特徴を有す
るように構成されている。即ち、第３図の回路は前記第
２図の回路に比べて、定電流源回路１の電流出力端子を
出力抵抗回路５における抵抗Ｒおよび可変抵抗素子ＶＲ
の接続点に接続変更し、さらに前記定電流源回路１に抵
抗Ｒ４１、PNP形トランジスタQ41，Q42、NPN形トランジ
スタＱ４３および出力抵抗Routを付加接続したものであ
る。ここで、上記抵抗Ｒ４１、トランジスタQ41，Q42は
Ｖｃｃ電源端と接地端との間に直列に接続されており、
上記トランジスタQ41，Q42相互の接続点にトランジスタ
Q43のベースが接続され、このトランジスタQ43と出力抵
抗RoutとがＶｃｃ電源端と接地端との間に直列に接続さ
れている。そして、前記トランジスタQ41のベースは定
電流源回路１のトランジスタＱ２のベースに接続（つま
り、トランジスタQ41はトランジスタＱ２に対してカレ
ントミラー接続）されており、前記トランジスタQ42の
ベースは出力抵抗回路５の一端（抵抗Ｒの一端）に接続
されており、前記出力抵抗Routの電圧降下が出力端子４
１の出力電圧Voutとなる。
子ＶＲにより出力電圧Ｖ０を可変制御した場合に所望の
一定の出力レベルシフト量が得られるだけでなく、出力
端子４１の出力抵抗Routも一定であるという特徴を有す
るように構成されている。即ち、第３図の回路は前記第
２図の回路に比べて、定電流源回路１の電流出力端子を
出力抵抗回路５における抵抗Ｒおよび可変抵抗素子ＶＲ
の接続点に接続変更し、さらに前記定電流源回路１に抵
抗Ｒ４１、PNP形トランジスタQ41，Q42、NPN形トランジ
スタＱ４３および出力抵抗Routを付加接続したものであ
る。ここで、上記抵抗Ｒ４１、トランジスタQ41，Q42は
Ｖｃｃ電源端と接地端との間に直列に接続されており、
上記トランジスタQ41，Q42相互の接続点にトランジスタ
Q43のベースが接続され、このトランジスタQ43と出力抵
抗RoutとがＶｃｃ電源端と接地端との間に直列に接続さ
れている。そして、前記トランジスタQ41のベースは定
電流源回路１のトランジスタＱ２のベースに接続（つま
り、トランジスタQ41はトランジスタＱ２に対してカレ
ントミラー接続）されており、前記トランジスタQ42の
ベースは出力抵抗回路５の一端（抵抗Ｒの一端）に接続
されており、前記出力抵抗Routの電圧降下が出力端子４
１の出力電圧Voutとなる。
上記回路において、スイッチ回路３がオフ状態のときに
は、トランジスタQ42のベース電流IB42（トランジスタQ
42のコレクタ電流をＩＣ４２、その電流増幅率をβ42で
表わすと、IB42＝IC42／β42）が抵抗Ｒおよび可変抵抗
素子ＶＲに流れる。また、トランジスタＱ３の出力電流
Ｉ１が上記可変抵抗素子ＶＲに流れる。
は、トランジスタQ42のベース電流IB42（トランジスタQ
42のコレクタ電流をＩＣ４２、その電流増幅率をβ42で
表わすと、IB42＝IC42／β42）が抵抗Ｒおよび可変抵抗
素子ＶＲに流れる。また、トランジスタＱ３の出力電流
Ｉ１が上記可変抵抗素子ＶＲに流れる。
したがって、トランジスタQ42のエミッタ・ベース間電
圧をVBE42、トランジスタQ43のベース・エミッタ間をＶ
ＢＥ４３で表わすと、このときの出力電圧Vout（オフ）
は Vout（オフ）＝ＩＢ４２×Ｒ＋Ｉ１×ＲＶ＋ＶＢＥ４２−ＶＢＥ４３…(10) となる。これに対して、スイッチ回路３がオン状態のと
きには、出力抵抗回路５には上記スイッチ回路３のオフ
状態における電流IB42，Ｉ１のほかにスイッチ回路３か
らの定電流Ｉ２が抵抗Ｒに流れ込んだのち定電流回路６
のトランジスタＱ１０により引き出される。したがっ
て、このときの出力電圧Vout（オン）は Ｖｏｕｔ（オン）＝Ｖｏｕｔ（オフ）＋Ｉ２×Ｒ …
（(11) となるので、出力レベルシフト量ΔV0は ΔＶ０＝Ｉ２×Ｒ …(12) となる。この場合、可変抵抗素子ＶＲによりトランジス
タQ42のベース電位を制御することによって出力電圧V
outを可変制御できるが、これに伴なう出力レベルシフ
ト量ΔVoutの変化は生じない。しかも、出力抵抗Routの
値が回路仕様にしたがって変っても上記シフト量ΔVout
に影響せず、Routは前記可変抵抗素子ＶＲにより影響さ
れることなく一定である。
圧をVBE42、トランジスタQ43のベース・エミッタ間をＶ
ＢＥ４３で表わすと、このときの出力電圧Vout（オフ）
は Vout（オフ）＝ＩＢ４２×Ｒ＋Ｉ１×ＲＶ＋ＶＢＥ４２−ＶＢＥ４３…(10) となる。これに対して、スイッチ回路３がオン状態のと
きには、出力抵抗回路５には上記スイッチ回路３のオフ
状態における電流IB42，Ｉ１のほかにスイッチ回路３か
らの定電流Ｉ２が抵抗Ｒに流れ込んだのち定電流回路６
のトランジスタＱ１０により引き出される。したがっ
て、このときの出力電圧Vout（オン）は Ｖｏｕｔ（オン）＝Ｖｏｕｔ（オフ）＋Ｉ２×Ｒ …
（(11) となるので、出力レベルシフト量ΔV0は ΔＶ０＝Ｉ２×Ｒ …(12) となる。この場合、可変抵抗素子ＶＲによりトランジス
タQ42のベース電位を制御することによって出力電圧V
outを可変制御できるが、これに伴なう出力レベルシフ
ト量ΔVoutの変化は生じない。しかも、出力抵抗Routの
値が回路仕様にしたがって変っても上記シフト量ΔVout
に影響せず、Routは前記可変抵抗素子ＶＲにより影響さ
れることなく一定である。
［発明の効果］ 上述したように本発明のレベルシフト回路によれば、出
力電圧レベルを可変抵抗素子により可変制御した場合で
も一定の出力レベルシフト量が得られる、しかも一定の
出力抵抗を得るようにすることも容易であり、集積回路
化も容易であるので、その応用範囲は広い。
力電圧レベルを可変抵抗素子により可変制御した場合で
も一定の出力レベルシフト量が得られる、しかも一定の
出力抵抗を得るようにすることも容易であり、集積回路
化も容易であるので、その応用範囲は広い。
第１図は本発明のレベルシフト回路の一実施例を示す構
成説明図、第２図は第１図の回路の一具体例を示す回路
図、第３図は本発明の他の実施例を示す回路図、第４図
は従来のレベルシフト回路を示す構成説明図である。 １…定電流源回路、３…スイッチ回路、５…出力抵抗回
路、６…定電流回路、Ｒ…抵抗、ＶＲ…可変抵抗、Rout
…出力抵抗、Q42，Q43…トランジスタ。
成説明図、第２図は第１図の回路の一具体例を示す回路
図、第３図は本発明の他の実施例を示す回路図、第４図
は従来のレベルシフト回路を示す構成説明図である。 １…定電流源回路、３…スイッチ回路、５…出力抵抗回
路、６…定電流回路、Ｒ…抵抗、ＶＲ…可変抵抗、Rout
…出力抵抗、Q42，Q43…トランジスタ。
Claims (3)
- 【請求項１】直列に接続された抵抗および可変抵抗素子
を有する出力抵抗回路と、この出力抵抗回路に定電流を
供給する回路と、スイッチ入力に応じてオン，オフ制御
され、オン状態のときに定電流Ｉ２を前記出力抵抗回路
の抵抗の一端側に供給するスイッチ回路と、このスイッ
チ回路により制御され、このスイッチ回路がオン状態の
ときに前記出力抵抗回路における抵抗および可変抵抗素
子の相互接続点から前記定電流Ｉ２を引き出す定電流回
路とを具備してなることを特徴とするレベルシフト回
路。 - 【請求項２】前記定電流を供給する回路により出力抵抗
回路の抵抗および可変抵抗素子に定電流Ｉ１を供給し、
この出力抵抗回路の電圧降下を出力電圧Ｖ０として取り
出すことを特徴とする前記特許請求の範囲第１項記載の
レベルシフト回路。 - 【請求項３】前記定電流を供給する回路により前記出力
抵抗回路における可変抵抗素子に定電流Ｉ１を供給し、
前記出力抵抗回路における抵抗の一端側にトランジスタ
Q42のベースを接続すると共にこのトランジスタQ42に一
定のコレクタ電流を供給し、このトランジスタQ42のエ
ミッタにトランジスタQ43のベースを接続すると共にこ
のトランジスタQ43のエミッタに出力抵抗Routを接続し
てなることを特徴とする前記特許請求の範囲第１項記載
のレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61065141A JPH069019B2 (ja) | 1986-03-24 | 1986-03-24 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61065141A JPH069019B2 (ja) | 1986-03-24 | 1986-03-24 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62221714A JPS62221714A (ja) | 1987-09-29 |
| JPH069019B2 true JPH069019B2 (ja) | 1994-02-02 |
Family
ID=13278308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61065141A Expired - Lifetime JPH069019B2 (ja) | 1986-03-24 | 1986-03-24 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069019B2 (ja) |
-
1986
- 1986-03-24 JP JP61065141A patent/JPH069019B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62221714A (ja) | 1987-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399399A (en) | Precision current source | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| US5164658A (en) | Current transfer circuit | |
| JPH069019B2 (ja) | レベルシフト回路 | |
| US4560919A (en) | Constant-voltage circuit insensitive to source change | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH07202639A (ja) | 駆動回路 | |
| JPH0230902Y2 (ja) | ||
| JPH103321A (ja) | 電流出力回路 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JPH067377Y2 (ja) | 電流源装置 | |
| JP2537235B2 (ja) | 定電流回路 | |
| JPS5833568B2 (ja) | 電流ミラ−回路 | |
| JPH0434567Y2 (ja) | ||
| JP3437274B2 (ja) | 基準電圧回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0531765B2 (ja) | ||
| JPS6214712Y2 (ja) | ||
| JPH0543131B2 (ja) | ||
| JP2687160B2 (ja) | スイッチ回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPS6325769Y2 (ja) | ||
| KR950008531Y1 (ko) | 아날로그 신호의 선택 스위칭회로 | |
| JPH06260925A (ja) | レベルシフト回路 |