JPH0690590A - モータ駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 低電位側プリドライバー回路２２０へバイア
ス電流を供給するバイアス回路２４０の出力飽和電圧を
低下させることができ、これにより高電位側及び低電位
側出力トランジスタＱ１２，Ｑ１３を貫通する貫通電流
を低減するとともに、貫通電流の発生する出力電圧の範
囲を小さくすることができる出力回路１０１を有するモ
ータ駆動回路を得る。 【構成】 低電位側プリドライバー回路２２０及びバイ
アス回路２４０を、それぞれ電圧降下手段１００ａを構
成するダイオードＤ１を介して電源Ｖccに接続し、上記
バイアス回路２４０に供給される電源Ｖccからの電位を
低下させた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はモータ駆動回路に関
し、特にその出力回路の構成に関するものである。

【０００２】

【従来の技術】図６は従来のモータ用ＩＣの出力回路を
説明するための回路図であり、図において２００は入力
Ａにホールアンプより入力された信号レベルに応じてモ
ータに所定の駆動電流を供給するモータ用ＩＣの出力回
路で、電源ＶCCと PowerＧＮＤとの間に直列に接続さ
れ、その接続点を出力Ｃとする高電位側及び低電位側の
出力トランジスタＱ１２，Ｑ１３と、各出力トランジス
タにベース電流を供給する高電位側及び低電位側プリド
ライバー回路２１０，２２０と、出力Ｃの電圧をモニタ
して上記低電位側プリドライバー回路２２０を制御する
電圧帰還回路２３０と、上記電圧帰還回路２３０及び低
電位側プリドライバー回路２２０に動作用バイアス電流
を供給するバイアス回路２４０とから構成されている。

【０００３】ここで上記高電位側プリドライバー回路２
１０は、差動増幅器を構成するトランジスタＱ８〜Ｑ１
０とその周辺の抵抗Ｒ１，Ｒ９〜Ｒ１０とから構成され
ており、上記差動増幅器と、その出力を受ける出力トラ
ンジスタＱ１２と、該トランジスタＱ１２のベース，エ
ミッタ間に接続された抵抗Ｒ１１とから高電位側出力駆
動回路２０１が構成されている。

【０００４】また上記低電位側プリドライバー回路２２
０は、抵抗Ｒ２を介して入力を受ける前段トランジスタ
Ｑ１と、その出力を抵抗Ｒ７を介して受ける後段トラン
ジスタＱ１１とから構成されており、上記電圧帰還回路
２３０は、出力Ｃの電圧を上記低電位側プリドライバー
回路２２０に帰還する帰還経路を形成するトランジスタ
Ｑ６，Ｑ５，Ｑ７及び抵抗Ｒ６と、その周辺のコンデン
サＣ１及び抵抗Ｒ８とから構成されている。

【０００５】さらに上記バイアス回路２４０は、上記電
圧帰還回路２３０にバイアス電流を供給するマルチコレ
クタのトランジスタＱ４と、該トランジスタＱ４前段
の、バイアス入力を受けるトランジスタＱ２と、バイア
ス入力を抵抗Ｒ４を介して受け、上記低電位側プリドラ
イバー回路２２０にバイアス電流を供給するトランジス
タＱ３とから構成されている。そして上記低電位側出力
トランジスタＱ１３、そのベース，エミッタ間に接続さ
れた抵抗Ｒ１２、上記トランジスタＱ１３を駆動する低
電位側プリドライバー回路２２０、電圧帰還回路２３０
及びバイアス回路２４０から低電位側出力駆動回路２０
２が構成されている。

【０００６】ここで、上記出力回路２００は、入力Ａ
点，内部ノードＢ，出力Ｃ点の電圧がほぼ次式で表され
る関係を満たすよう設定されている。つまり、高電位側
出力駆動回路２０１の回路構成に基づいて ＶC ＝ＶA −Ｖ(R1)−ＶBE(Q8)＋ＶBE(Q9)−ＶBE(Q12) が得られ、低電位側出力駆動回路２０２の回路構成に基
づいて ＶC ＝ＶA −Ｖ(R2)−ＶBE(Q1)＋Ｖ(R7)＋ＶBE(Q11) ＋ＶBE(Q7)＋Ｖ(R6) −ＶBE(Q5)−ＶBE(R6) が得られる。

【０００７】ここでＶBEはすべて等しく抵抗での電圧降
下は無視できるとすると、上記各式とも ＶC ＝ＶA −ＶBE …(1) となる。

【０００８】また同様に電圧帰還回路２２０の内部ノー
ドＢ点の電圧は、 ＶB ＝ＶA −Ｖ(R2)−ＶBE(Q1)＋Ｖ(R7)＋ＶBE(Q11) ＋ＶBE(Q7)＋Ｖ(R6) となり、上記と同様ＶBEはすべて等しく抵抗での電圧降
下は無視できるとすると、 ＝ＶA ＋ＶBE …(2) となる。

【０００９】次に動作について説明する。このように設
計された出力回路２００では、ホールアンプから制御信
号が供給される入力Ａ点の電圧が上がってくると、高電
位側プリドライバー回路２１０のトランジスタＱ８，Ｑ
９のエミッタ電圧が上がってくるため抵抗Ｒ１０へ流れ
る電流が増加し、上記トランジスタＱ８〜Ｑ１０で構成
される差動増幅器の出力電流であるトランジスタＱ１２
のベース電流が増加し、これにより高電位側出力トラン
ジスタＱ１２の流す出力電流が増加する。

【００１０】この時、低電位側出力駆動回路２０２で
も、各トランジスタのベース，エミッタ間のＶBE電圧を
出すため微小電流を流しているので、低電位側出力トラ
ンジスタＱ１３は上記高電位側トランジスタＱ１２の出
力する電流を引込み、この引き込んだ電流が貫通電流と
なる。この貫通電流は、電圧帰還回路２２０の内部ノー
ドＢ点の電圧が上がってトランジスタＱ４が飽和し、こ
れがトランジスタＱ７へ電流を供給しなくなるまで流れ
る。

【００１１】例えば上記内部ノードＢ点の電圧が電源電
圧の１２Ｖになった時トランジスタＱ４が飽和すると仮
定すると、トランジスタのＶBEをＶBE＝０．７Ｖとした
場合、入力Ａの電圧ＶA がＶA ＝１１. ３Ｖまで、つま
り出力Ｃの電圧ＶC がＶC ＝１０．６Ｖにまで上がらな
いと出力トランジスタＱ１２，Ｑ１３を貫通する貫通電
流が無くならない。

【００１２】

【発明が解決しようとする課題】このように従来のモー
タ用ＩＣの出力回路では、入力Ａ点の電圧の上昇により
高電位側出力トランジスタＱ１２の流す電流が大きくな
ってくると、低電位側出力トランジスタＱ１３がその電
流を引込んで貫通電流が流ることとなり、この貫通電流
は電圧帰還回路の内部ノードＢ点の電圧が所定電圧以上
になってバイアス回路２４０のトランジスタＱ４が飽和
するまで流れ続けるという問題点があった。

【００１３】この発明は上記のような問題点を解消する
ためになされたもので、低電位側プリドライバー回路へ
バイアス電流を供給するバイアス回路の出力飽和電圧を
低下させることができ、これにより高電位側及び低電位
側出力トランジスタを貫通する貫通電流を低減するとと
もに、貫通電流の発生する出力電圧の範囲を小さくする
ことができる出力回路を有するモータ駆動回路を得るこ
とを目的とする。

【００１４】

【課題を解決するための手段】この発明に係るモータ駆
動回路は、制御入力に応じて駆動電流をモータに出力す
る出力回路を、高電位電源と低電位電源との間に直列に
接続され、その接続点を出力端子とする高電位側及び低
電位側の出力トランジスタと、該各出力トランジスタに
ベース電流を供給する高電位側及び低電位側プリドライ
バー回路と、上記低電位側プリドライバー回路に動作用
バイアス電流を供給するバイアス回路と、上記高電位電
源からバイアス回路へ供給される電源電位を降下させる
電圧降下手段とを備えた回路構成としたものである。

【００１５】この発明は上記モータ駆動回路において、
上記低電位側プリドライバー回路及びバイアス回路を、
それぞれ上記電圧降下手段を構成するダイオードを介し
て高電位電源に接続したものである。

【００１６】この発明は上記モータ駆動回路において、
上記バイアス回路を、上記電圧降下手段を構成するダイ
オードあるいは抵抗を介して高電位電源に接続し、上記
低電位側プリドライバー回路を高電位電源に直接接続し
たものである。

【００１７】この発明は上記モータ駆動回路において、
ベースを共通接続した第１及び第２のトランジスタの各
エミッタを高電位電源に接続し、第２のトランジスタの
コレクタをベースに接続してなる第１のミラー回路と、
ベースを共通接続した第３及び第４のトランジスタのエ
ミッタをそれぞれ第１及び第２のトランジスタのコレク
タに接続し、第３のトランジスタのコレクタをベースに
接続してなる第２のミラー回路とを備え、上記電圧降下
手段を上記第１のミラー回路から構成し、上記バイアス
回路を第２のミラー回路を含む回路構成としたものであ
る。

【００１８】この発明は上記モータ駆動回路において、
上記出力回路を、上記高電位側出力トランジスタ及び高
電位側プリドライバー回路からなる高電位側出力駆動回
路と、低電位側出力トランジスタ、低電位側プリドライ
バー回路及びバイアス回路からなる低電位出力駆動回路
とをそれぞれ第１相ないし第３相用として３組有すると
ともに、上記各相用の低電位出力駆動回路のバイアス回
路へ高電位電源から供給される電源電位を降下させる電
圧降下手段を備えた回路構成としたものである。

【００１９】

【作用】この発明においては、高電位電源からバイアス
回路に供給される電源電位を降下させる電圧降下手段を
備えたから、低電位側プリドライバー回路へのバイアス
出力の飽和電圧が低下し、低電位側出力トランジスタへ
のベース電流が出力電圧が小さいうちにカットされるこ
ととなり、これにより貫通電流の値を小さくするととも
に貫通電流の流れる出力電圧範囲も狭くすることができ
る。

【００２０】またこの発明においては、上記電圧降下手
段をダイオードあるいは抵抗により構成しているため、
回路構成の簡単な変更により上記貫通電流の低減を図る
ことができる。

【００２１】またこの発明においては、上記バイアス回
路を上記電圧降下手段を構成するダイオードを介して高
電位電源に接続し、上記低電位側プリドライバー回路を
高電位電源に直接接続したので、ダイオードの基板上で
占める面積を小さく抑えることができる。

【００２２】またこの発明においては、直列接続の第１
及び第２のミラー回路を設け、上記第１のミラー回路を
電圧降下手段として、また第２のミラー回路をバイアス
回路における電圧帰還回路へバイアス電流を供給する回
路として用いたので、上記と同様、低電位側プリドライ
バー回路へのバイアス出力の飽和電圧が低下し、これに
より貫通電流の値を小さくかつ貫通電流の流れる出力電
圧範囲を狭くすることができる。

【００２３】またこの発明においては、上記出力回路
を、上記高電位側出力トランジスタ及び高電位側プリド
ライバー回路からなる高電位出力駆動回路と、低電位側
出力トランジスタ、低電位側プリドライバー回路、及び
バイアス回路からなる低電位出力駆動回路とをそれぞれ
第１相ないし第３相用として３組有するとともに、上記
各相用の低電位出力駆動回路のバイアス回路へ高電位電
源から供給される電源電圧を降下させる電圧降下手段を
備えた回路構成としたので、各相の低電位側出力駆動回
路の電圧降下手段を３相分まとめて１個のダイオードに
より実現することが可能となり、貫通電流の抑制効果に
加えて３相駆動の出力回路における素子の増加を最小限
に抑えることができる。

【００２４】

【実施例】以下この発明の実施例を図について説明す
る。 実施例１．図１はこの発明の第１の実施例によるモータ
用ＩＣの出力回路を説明するための回路図である。図に
おいて１０１は本実施例のモータ用ＩＣの出力回路で、
従来の出力回路２００の回路構成において、低電位側プ
リドライバー回路２２０及びバイアス回路２４０を、そ
れぞれ電圧降下手段１００ａを構成するダイオードＤ１
を介して電源Ｖccに接続し、バイアス回路２４０及び電
圧帰還回路２３０に供給される電源電位を低下させたも
のであり、その他の構成は従来の出力回路２００と全く
同一である。

【００２５】すなわち、この出力回路１０１は、高電位
側出力駆動回路２０１における入力Ａ点から出力Ｃ点ま
での経路を構成するトランジスタのベース，エミッタ間
電圧ＶBEと、低電位側出力駆動回路２０２における入力
Ａ点から出力Ｃ点までの経路を構成するトランジスタの
ベース，エミッタ間電圧ＶBEとが釣り合った状態で駆動
電流が出力されるようになっており、上記出力回路１０
１において出力Ｃ点の電圧はほぼ次式で表される。

【００２６】つまり、上記高電位側出力駆動回路２０１
の回路構成に基づいて ＶC ＝ＶA −Ｖ(R1)−ＶBE(Q8)＋ＶBE(Q9)−ＶBE(Q12) が得られ、上記低電位側出力駆動回路２０２の回路構成
に基づいて ＶC ＝ＶA −Ｖ(R2)−ＶBE(Q1)＋Ｖ(R7)＋ＶBE(Q11) ＋ＶBE(Q11) ＋ＶBE(Q7)＋Ｖ(R6)−ＶBE(Q5)−ＶBE(Q6) が得られる。

【００２７】ここでＶBEはすべて等しく抵抗の電圧降下
を無視できるとすると、上記各式とも ＶC ＝ＶA −ＶBE …(3) となる。

【００２８】また同様に電圧帰還回路２２０の内部ノー
ドＢ点の電圧は ＶB ＝ＶA −Ｖ(R2)−ＶBE(Q1)＋Ｖ(R7)＋ＶBE(Q11) ＋ＶBE(Q7)＋Ｖ(R6) となり、上記と同様ＶBEはすべて等しく抵抗は電圧降下
は無視できるとすると、 ＝ＶA −ＶBE …(4) となる。

【００２９】次に動作について説明する。上記出力回路
１０１の入力Ａ点の電圧があがってくると、高電位側プ
リドライバー回路２１０のトランジスタＱ８，Ｑ９のエ
ミッタ電圧が上がってくるため、抵抗Ｒ１０への流れる
電流が増加し、トランジスタＱ８〜Ｑ１０で構成される
差動増幅器の出力電流であるトランジスタＱ１２のベー
ス電流が増加し、これによりトランジスタＱ１２の流す
出力電流が増加する。

【００３０】この時低電位側出力駆動回路２０２でも、
各トランジスタのベース，エミッタ間の電圧ＶBEを出す
ため、微小電流を流しているので、低電位側出力トラン
ジスタＱ１３は高電位側出力トランジスタＱ１２の出力
する電流を引込み、この引き込んだ電流が貫通電流とな
る。この貫通電流は電圧帰還回路２２０の内部ノードＢ
点の電圧が上がってトランジスタＱ４が飽和し、トラン
ジスタＱ７へ電流を供給しなくなるまで流れる。ここま
での動作は従来と全く同一である。

【００３１】そして本実施例の出力回路１０１では、バ
イアス回路２４０と電源Ｖccとの間にダイオードＤ１が
挿入されているため、バイアス回路２４０のトランジス
タＱ４は、電圧帰還回路２２０の内部ノードＢ点の電圧
がダイオードＤ１の順方向電圧分だけ電源電圧（１２
Ｖ）より低い電圧，ここでは１１．３Ｖになった時、飽
和する。この時上記(3) ，(4) 式から入力Ａ点の電圧Ｖ
A はＶA ＝１０．６Ｖであるから、出力Ｃ点の電圧ＶC
がＶC ＝９．９Ｖまで上がれば出力トランジスタＱ１
２，Ｑ１３を貫通して流れる貫通電流が止まることとな
る。

【００３２】図７は貫通電流が発生する様子を、本実施
例の出力回路１０１と従来の出力回路２００とで比較し
て示す図であり、本出力回路１０１では図に示すように
貫通電流のピークが小さく、しかも貫通電流が発生する
出力電圧の範囲が狭くなっていることがわかる。

【００３３】このように本実施例では、低電位側プリド
ライバー回路２２０及びバイアス回路２４０を、それぞ
れ電圧降下手段１００ａを構成するダイオードをＤ１介
して電源Ｖccに接続し、バイアス回路２４０へ供給され
る電源電位を低下させたので、低電位側プリドライバー
回路２２０への動作用バイアス出力の飽和電圧が低下す
ることとなる。これにより低電位側出力トランジスタＱ
１３へのベース電流がカットされる時の出力Ｃ点の電位
が低下することとなり、貫通電流のピーク値及び貫通電
流が発生する出力電圧の範囲をともに小さくすることが
できる。

【００３４】実施例２．図２は本発明の第２の実施例に
よるモータ用ＩＣの出力回路を説明するための回路図で
あり、図において１０２は本実施例のモータ用ＩＣの出
力回路で、バイアス回路２４０と電源Ｖccとの間に順方
向ダイオードＤ２を電圧降下手段１０１ｂとして挿入
し、バイアス回路２４０に供給される電源Ｖccからの電
位を低下させたものである。

【００３５】この実施例の出力回路１０２においても、
電圧帰還回路２２０の内部ノードＢ点の電位はやはり電
源Ｖccより１ＶBE分に相当する電圧（０．７Ｖ）分下が
っているので上記第１の実施例と同様の効果がある。

【００３６】またこの実施例では、電源Ｖccからバイア
ス回路２４０への電流だけがダイオードＤ２を通過する
ので、第１実施例のダイオードＤ１のようにバイアス回
路２４０及び電圧帰還回路２３０への電流が通過するも
のに比べて、電圧降下手段を構成するダイオードが基板
上で占める面積を半減することができる。

【００３７】図３は本発明の第２の実施例の変形例によ
るモータ用ＩＣの出力回路を説明するための回路図であ
り、図において１０２ａは本変形例のモータ用ＩＣの出
力回路で、上記第２の実施例の出力回路１０２におい
て、ダイオードＤ２に代えて、バイアス回路２４０と電
源Ｖccとの間に抵抗Ｒ１３を挿入したものである。

【００３８】この場合も電圧帰還回路２２０の内部ノー
ドＢ点の電位は電源ＶccからＶ(R13) 分下がることとな
り、上記実施例と同様な効果がある。

【００３９】実施例３．図４は本発明の第３の実施例に
よるモータ用ＩＣの出力回路を説明するための回路図で
あり、図において１０３は本実施例のモータ用ＩＣの出
力回路で、第１実施例の出力回路１０１において、上記
ダイオードＤ１及びトランジスタＱ４に代えて、トラン
ジスタＱ４Ａ〜Ｑ４Ｄからなるウィルソン形ミラー回路
１００ｄを用いたものである。

【００４０】すなわち、ベースを共通接続した第１及び
第２のトランジスタＱ４Ａ及びＱ４Ｂの各エミッタを電
源Ｖccに接続し、第２のトランジスタＱ４Ｂのコレクタ
をベースに接続してなる第１のミラー回路１００ｄ1
と、ベースを共通接続した第３及び第４のトランジスタ
Ｑ４Ｃ及びＱ４Ｄのエミッタをそれぞれ第１及び第２の
トランジスタＱ４Ａ及びＱ４Ｂのコレクタに接続し、第
３のトランジスタＱ４Ｃのコレクタをベースに接続して
なる第２のミラー回路１００ｄ2 とを備え、上記電圧降
下手段を上記第１のミラー回路１００ｄ1 から構成し、
上記バイアス回路１４０を第２のミラー回路１００ｄ2
を含む回路構成としたものである。

【００４１】この実施例では、直列接続の第１及び第２
のミラー回路１００ｄ1 ，１００ｄ2 を設け、上記第１
のミラー回路１００ｄ1 を電圧降下手段として、また第
２のミラー回路１００ｄ2 をバイアス回路１４０におけ
る電圧帰還回路２３０へバイアス電流を供給する回路と
して用いたので、上記第１実施例と同様低電位側プリド
ライバー回路２２０への動作用バイアス出力の飽和電圧
が低下することとなる。これにより低電位側出力トラン
ジスタＱ１３へのベース電流がカットされる時の出力Ｃ
点の電位が低下することとなり、貫通電流のピーク値及
び貫通電流が発生する出力電圧の範囲をともに小さくす
ることができる。

【００４２】実施例４．図５は本発明の第４の実施例に
よるモータ用ＩＣの出力回路を説明するための回路図で
あり、図において１０４は本実施例のモータ用ＩＣの出
力回路で、この出力回路１０４は、上記高電位側出力ト
ランジスタＱ１２及び高電位側プリドライバー回路２１
０からなるＵ相，Ｖ相，Ｗ相用の高電位出力駆動回路２
０１ａ〜２０１ｃと、低電位側出力トランジスタ１３、
低電位側プリドライバー回路２２０、電圧帰還回路２３
０、及びバイアス回路２４０からなるＵ相，Ｖ相，Ｗ相
用の低電位出力駆動回路２０２ａ〜２０２ｃとを備え、
上記各相用の低電位出力駆動回路２０２ａ〜２０２ｃに
は、電圧降下手段１００ｅとしてのダイオードＤ３を介
して電源Ｖccを供給するようにしたものである。

【００４３】この実施例では、各相の低電位側出力駆動
回路の電圧降下手段を３相分まとめて１個のダイオード
Ｄ３により実現することができ、第１実施例の効果に加
えて３相駆動の出力回路における素子の増加を最小限に
抑えることができる効果がある。

【００４４】なお、この実施例では３相駆動の出力回路
を示したが、２相駆動あるいは４相以上の駆動の出力回
路でもよい。

【００４５】

【発明の効果】以上のようにこの発明に係るモータ駆動
回路によれば、その出力回路において、バイアス回路に
供給される電源電位を降下させる電圧降下手段を備えた
ので、低電位側プリドライバー回路へのバイアス出力の
飽和電圧が低下して低電位側出力トランジスタへのベー
ス電流がカットされる時の出力電圧が低下することとな
り、これにより貫通電流のピーク値及び貫通電流の流れ
る出力電圧範囲を小さくすることができる効果がある。

【００４６】またこの発明によれば上記モータ駆動回路
において、上記電圧降下手段をダイオードあるいは抵抗
により構成しているので、回路構成の簡単な変更により
上記貫通電流の低減を図ることができる効果がある。

【００４７】またこの発明によれば上記モータ駆動回路
において、上記バイアス回路を上記電圧降下手段を構成
するダイオードを介して高電位電源に接続し、上記低電
位側プリドライバー回路を高電位電源に直接接続したの
で、ダイオードの基板上で占める面積を小さく抑えるこ
とができる。

【００４８】またこの発明によれば上記モータ駆動回路
において、直列接続の第１及び第２のミラー回路を設
け、上記第１のミラー回路を電圧降下手段として、また
第２のミラー回路をバイアス回路における電圧帰還回路
へバイアス電流を供給する回路として用いたので、上記
と同様、低電位側プリドライバー回路へのバイアス出力
の飽和電圧が低下し、これにより貫通電流の値を小さく
かつ貫通電流の流れる出力電圧範囲を狭くすることがで
きる効果がある。

【００４９】またこの発明によれば上記モータ駆動回路
において、上記出力回路を、上記高電位側出力トランジ
スタ及び高電位側プリドライバー回路からなる高電位出
力回路と、低電位側の出力トランジスタ、低電位側プリ
ドライバー回路、電圧帰還回路、及びバイアス回路から
なる低電位出力回路とをそれぞれ第１相ないし第３相用
として３組有するとともに、上記各相用の低電位出力回
路のバイアス回路へ高電位電源から供給される電源電圧
を降下させる電圧降下手段を備えた回路構成としたの
で、各相の低電位側出力駆動回路の電圧降下手段を３相
分まとめて１個のダイオードにより実現することがで
き、上記貫通電流の抑制効果に加えて３相駆動の出力回
路における素子の増加を最小限に抑えることができる効
果がある。

【図面の簡単な説明】

【図１】この発明の第１の実施例によるモータ用ＩＣの
出力回路を説明するための回路図である。

【図２】この発明の第２の実施例によるモータ用ＩＣの
出力回路を説明するための回路図である。

【図３】上記第２の実施例の変形例によるモータ用ＩＣ
の出力回路を説明するための回路図である。

【図４】この発明の第３の実施例によるモータ用ＩＣの
出力回路を説明するための回路図である。

【図５】この発明の第４の実施例によるモータ用ＩＣの
出力回路を説明するための回路図である。

【図６】従来のモータ用ＩＣの出力回路を説明するため
の回路図である。

【図７】この発明及び従来の出力回路における貫通電流
の発生する様子をグラフで示す図である。

【符号の説明】

１００ａ〜１００ｅ 電圧降下手段 １００ｄ1 ，１００ｄ2 第１，第２のミラー回路 １０１，１０２，１０２ａ，１０３，１０４ モータ用
ＩＣの出力回路 １４０，２４０ バイアス回路 ２０１ 高電位側出力駆動回路 ２０２ 低電位側出力駆動回路 ２１０ 高電位側プリドライバー回路 ２２０ 低電位側プリドライバー回路 ２３０ 電圧帰還回路 Ｑ１〜Ｑ１３ トランジスタ Ｄ１〜Ｄ３ ダイオード Ｒ１〜Ｒ１２ 抵抗 Ｃ１ コンデンサ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１２月２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】

【発明が解決しようとする課題】このように従来のモー
タ用ＩＣの出力回路では、入力Ａ点の電圧の上昇により
高電位側出力トランジスタＱ１２の流す電流が大きくな
ってくると、低電位側出力トランジスタＱ１３がその電
流を引込んで貫通電流が流れることとなり、この貫通電
流は電圧帰還回路の内部ノードＢ点の電圧が所定電圧以
上になってバイアス回路２４０のトランジスタＱ４が飽
和するまで流れ続けるという問題点があった。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】この発明は上記のような問題点を解消する
ためになされたもので、低電位側プリドライバー回路へ
バイアス電流を供給するバイアス回路の出力を入力Ａ点
の電圧がより低い時点で飽和させることができ、これに
より高電位側及び低電位側出力トランジスタを貫通する
貫通電流を低減するとともに、貫通電流の発生する出力
電圧の範囲を小さくすることができる出力回路を有する
モータ駆動回路を得ることを目的とする。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２８

【補正方法】変更

【補正内容】

【００２８】また同様に電圧帰還回路２２０の内部ノー
ドＢ点の電圧は ＶB ＝ＶA −Ｖ(R2)−ＶBE(Q1)＋Ｖ(R7)＋ＶBE(Q11) ＋ＶBE(Q7)＋Ｖ(R6) となり、上記と同様ＶBEはすべて等しく抵抗は電圧降下
は無視できるとすると、 ＝ＶA ＋ＶBE …(4) となる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００３３

【補正方法】変更

【補正内容】

【００３３】このように本実施例では、低電位側プリド
ライバー回路２２０及びバイアス回路２４０を、それぞ
れ電圧降下手段１００ａを構成するダイオードをＤ１介
して電源Ｖccに接続し、バイアス回路２４０へ供給され
る電源電位を低下させたので、低電位側プリドライバー
回路２２０への動作用バイアス出力を入力Ａ点の電圧が
より低い時点で飽和させることとなる。これにより低電
位側出力トランジスタＱ１３へのベース電流がカットさ
れる時の出力Ｃ点の電位が低下することとなり、貫通電
流のピーク値及び貫通電流が発生する出力電圧の範囲を
ともに小さくすることができる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正内容】

【００４１】この実施例では、直列接続の第１及び第２
のミラー回路１００ｄ1 ，１００ｄ2 を設け、上記第１
のミラー回路１００ｄ1 を電圧降下手段として、また第
２のミラー回路１００ｄ2 をバイアス回路１４０におけ
る電圧帰還回路２３０へバイアス電流を供給する回路と
して用いたので、上記第１実施例と同様低電位側プリド
ライバー回路２２０への動作用バイアス出力を入力Ａ点
の電圧がより低い時点で飽和させることとなる。これに
より低電位側出力トランジスタＱ１３へのベース電流が
カットされる時の出力Ｃ点の電位が低下することとな
り、貫通電流のピーク値及び貫通電流が発生する出力電
圧の範囲をともに小さくすることができる。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００４５

【補正方法】変更

【補正内容】

【００４５】

【発明の効果】以上のようにこの発明に係るモータ駆動
回路によれば、その出力回路において、バイアス回路に
供給される電源電位を降下させる電圧降下手段を備えた
ので、低電位側プリドライバー回路へのバイアス出力を
入力Ａ点の電圧がより低い時点で飽和させることができ
低電位側出力トランジスタへのベース電流がカットされ
る時の出力電圧が低下することとなり、これにより貫通
電流のピーク値及び貫通電流の流れる出力電圧範囲を小
さくすることができる効果がある。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００４８

【補正方法】変更

【補正内容】

【００４８】またこの発明によれば上記モータ駆動回路
において、直列接続の第１及び第２のミラー回路を設
け、上記第１のミラー回路を電圧降下手段として、また
第２のミラー回路をバイアス回路における電圧帰還回路
へバイアス電流を供給する回路として用いたので、上記
と同様、低電位側プリドライバー回路へのバイアス出力
を入力Ａ点の電圧がより低い時点で飽和させることがで
き、これにより貫通電流の値を小さくかつ貫通電流の流
れる出力電圧範囲を狭くすることができる効果がある。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 高電位電源と低電位電源との間に接続さ
   れ、制御入力に応じた駆動電流をモータに供給する出力
   回路を有するモータ駆動回路において、 上記出力回路は、 高電位電源と低電位電源との間に直列に接続され、その
   接続点を出力端子とする高電位側及び低電位側の出力ト
   ランジスタと、 該高電位側及び低電位側出力トランジスタにベース電流
   を供給する高電位側及び低電位側プリドライバー回路
   と、 上記低電位側プリドライバー回路に動作用バイアス電流
   を供給するバイアス回路と、 上記高電位側電源からバイアス回路に供給される電源電
   圧を降下させる電圧降下手段とを備えたことを特徴とす
   るモータ駆動回路。
2. 【請求項２】 請求項１記載のモータ駆動回路におい
   て、 上記低電位側プリドライバー回路及びバイアス回路は、
   それぞれ上記電圧降下手段を構成するダイオードを介し
   て高電位電源に接続されていることを特徴とするモータ
   駆動回路。
3. 【請求項３】 請求項１記載のモータ駆動回路におい
   て、 上記バイアス回路は、上記電圧降下手段を構成するダイ
   オードあるいは抵抗を介して高電位電源に接続されてお
   り、 上記低電位側プリドライバー回路は、高電位電源に直接
   接続されていることを特徴とするモータ駆動回路。
4. 【請求項４】 請求項１記載のモータ駆動回路におい
   て、 ベースを共通接続した第１及び第２のトランジスタの各
   エミッタを高電位電源に接続し、第２のトランジスタの
   コレクタをベースに接続してなる第１のミラー回路と、 ベースを共通接続した第３及び第４のトランジスタのエ
   ミッタをそれぞれ第１及び第２のトランジスタのコレク
   タに接続し、第３のトランジスタのコレクタをベースに
   接続してなる第２のミラー回路とを備えており、 上記電圧降下手段は上記第１のミラー回路からなり、上
   記バイアス回路は第２のミラー回路を含んでいることを
   特徴とするモータ駆動回路。
5. 【請求項５】 請求項１記載のモータ駆動回路におい
   て、 上記出力回路は、 上記高電位側出力トランジスタ及び高電位側プリドライ
   バー回路からなる高電位出力駆動回路と、低電位側出力
   トランジスタ、低電位側プリドライバー回路、電圧帰還
   回路、及びバイアス回路からなる低電位出力駆動回路と
   をそれぞれ第１相ないし第３相用として３組有し、 上記各相用低電位出力駆動回路のバイアス回路へ高電位
   電源から供給される電源電位を降下させる電圧降下手段
   を備えたことを特徴とするモータ駆動回路。