JPH0690609B2 - 表示制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像表示装置に関し、特に表示装置の画面を水
平方向で複数の表示領域に分割し、複数の表示情報を切
り出して各表示領域に対応づけ、表示信号を生成する表
示制御装置に関する。

〔従来の技術〕

ラスタ走査型陰極線ブラウン管（以下CRTと呼ぶ）を表
示機器として使用し、メモリ（例えばダイナミックメモ
リを用いたリフレッシュメモリ）に格納された文章（テ
キスト），図形，画像等の情報を表示する機能は、画像
処理装置の重要な機能の１つである。

キャラクター端末など従来の装置では単純に英数字を表
示するのが中心であったが、最近のビジネス用パーソナ
ルコンピュータやワードプロセッサでは、対話型処理の
ため画面上のある領域にメニューを表示したり画面の一
部をスクロールさせたりする高度な機能が、必要になっ
ている。

従来、この種の機器では、テキスト，図形，画像などの
画面上に表示すべき情報をリフレッシュメモリに格納し
ておき、表示制御装置がCRTの走査タイミングに同期し
て表示情報を順次読み出して映像信号に変換しCRTに供
給することにより表示する方法が採られており、メニュ
ー表示などCRT画面を複数の表示領域に分割して表示さ
せるには、表示制御装置に回路を外付けしたり機器の中
央処理装置でソフトウェア処理して実現していた。しか
し、それでは部品の数が増えたり中央処理装置の処理能
力を犠牲にする事になるため、この機能を持った表示制
御装置が望まれている。

第６図に従来の表示システムの構成図を示して、分割画
面の表示制御について説明する。第６図の装置は、シス
テム全体の動作を中央処理装置41で制御し、主記憶42に
中央処理装置41が実行するプログラムや処理データを記
憶させ、周辺制御装置43を経由してキーボード44や外部
記憶のディスク45にインタフェースし、表示制御装置47
を介して表示メモリ48の表示データを操作して所望の画
面をCRT上に表示させ、各種の処理機能を実現してい
る。表示制御装置47は、自身の内部で発生する表示タイ
ミングに同期して表示メモリ48をアドレス指定し、読み
出した表示データを映像信号発生回路49で並列一直列変
換して直列映像信号を発生してCRT50に供給している。
ここで、中央処理装置41は、CRT上の表示を変化させる
時に、表示制御装置47に描画や編集のコマンドを与え表
示メモリ48の記憶データを書き換えたり、表示動作を指
定する動作パラメータを変えるコマンドを与える。

従来の装置で分割画面を表示する時には、第７図に示す
イメージとアドレス割り付けで表示メモリ48に表示デー
タを格納しており、さらに、第７図に示すCRT画面領域
の他に、編集される画面情報の記憶領域も表示メモリ48
に割り付けられてる。

ここで、表示メモリの１アドレスは表示の１小区画に対
応し、CRT画面の水平方向の表示区画数ｋに対応して一
表示行を構成し、CRT表示の開始アドレスSADから連続し
たｋ個のアドレスに第１表示行分の表示データを格納
し、続くアドレスSAD＋ｋからｋ個のアドレス単位で以
降の表示行のデータを格納していた。

表示制御装置47は、垂直同期など画面の表示開始タイミ
ングで表示メモリの指定アドレスをCRT画面の表示開始
アドレスSADに設定し、有効表示タイミングのときに表
示メモリの指定アドレスを順次更新しながら表示データ
を読み出す。第７図の例では第１の表示行分の走査を終
えた水平帰線タイミングで指定アドレスがSAD＋ｋとな
り、次の水平走査ではそのアドレスを左端の表示区画と
して１表示行分の表示データを読み出している。

ここで、装置の機能からCRT画面の上部に動作モードや
下部に入力データ，ファンクションキーの情報を表示さ
せる必要があるが、表示情報が表示位置に対応づいたア
ドレスの表示メモリから読み出されCRTへの表示信号が
生成される為、各情報の意味付けを表示メモリの表示行
に対応づけ、中央処理装置41の実行するプログラムによ
り各情報の格納アドレスを管理させていた。

〔発明が解決しようとする問題点〕

前述の分割画面の表示では、大きな編集画面の一部を切
り出して表示する場合には、中央処理装置41のプログラ
ム処理によるデータ転送または表示制御装置47にコマン
ドを与え、表示メモリ48の編集画面領域でのアドレスと
分割されたCRT画面における表示行のアドレスとを指定
して、CRT画面領域に表示データを複写させていた。こ
こで、スクロールなどCRTの画面を移動させるとき、表
示制御装置47に表示データ転送のコマンドを与えて、CR
T画面の編集画面部分の表示データを１表示行分のシフ
トさせると共にシフトで空いた表示行に編集画面領域の
対応した表示行の表示情報を複写させていた。さらに、
編集画面に文字が挿入された場合など、編集画面の表示
内容を変化させるときも、CRT画面の表示を一致させる
ために表示データを転送させるといった、煩わしい処理
を中央処理装置41に実行させる必要があった。

また、表示メモリに編集画面とCRT画面の２個の記憶領
域を設けているため大容量のメモリが必要とされ、余分
なメモリを使用しない表示方法が望まれていた。さら
に、画面の移動は表示メモリ48内のデータ転送で行なっ
ており、メモリのデータ転送に時間がかかりCRT表示が
変化する応答時間が遅くなるといった、性能面の弊害も
かかえていた。

前述の方法以外に、ハードウェアで画面の分割状態に応
じて表示制御装置47の表示メモリへのアクセスアドレス
を修飾する方法が提案されたが、表示制御装置47の内部
または外付け回路として分割の指定状態を記憶するレジ
スタや水平／垂直走査の状況を判断する比較器やアドレ
ス修飾するための演算器が必要になり、回路の増加にと
もなって表示制御装置のコストが高くなるといった経済
的な欠点があった。

このような、分割画面の操作性と経済性を改善し、表示
性能を向上させることを本発明は目的にしており、最小
限のハードウェアを持つだけで、リアルタイムで画面の
分割状況に応じて表示データを読み出すアドレスを変化
させながら、CRTへの表示信号を生成する手段を提供す
るものである。

〔問題点を解決するための手段〕 本発明は、表示制御装置が表示タイミング（特に水平走
査）に同期して画面の分割状況に対応して表示メモリの
指定アドレスを切り換えることによって、先に述べた表
示メモリの編集画面の格納領域から直接表示データを読
み出しCRTへの表示信号を生成出来ることに鑑がみなさ
れたもので、表示制御装置内部の制御プロセッサに命令
語のアドレスを指定する複数のプログラムカウンタと命
令の実行結果の状態を記憶する複数の状態レジスタと前
記プログラムカウンタと状態レジスタから１組を選択す
る手段を持ち、表示タイミング制御部が発生する水平走
査タイミングに同期してプログラムカウンタとステータ
スレジスタの選択を切り換え、切り換えられたプログラ
ムカウンタでアドレス指定して読み出したプログラムに
より、垂直走査の位置カウントすると共に前記水平分割
の境界を判断し、次に表示すべき画面に対応した表示デ
ータ記憶部のアドレス情報を前記表示アドレス指定部に
設定することを特徴とする。

〔実施例〕

第１図は本発明の一実施例の表示制御装置のブロック構
成図である。図中点線で示される表示制御装置１に従来
と同様な表示メモリ2,映像信号発生回路３とCRT4が接続
されて表示システムが構成されている。

表示制御装置１には、表示タイミングを発生する水平と
垂直の表示タイミング制御部と、表示メモリのアドレ
ス，データを制御する表示メモリ制御部と、システムの
中央処理装置からのコマンドを受けて表示メモリの表示
情報を処理したり表示タイミングやメモリの制御部を操
作する制御プロセッサ部がある。なお、システムの中央
処理装置との間でコマンドやデータを受け渡す部分も有
るが従来と同様であるので省略している。

制御プロセッサ部は、実行するプログラムの番地を指定
する２個のプログラムカウンタ11,12と、プログラムの
動作状態を保持する２個の状態レジスタ13,14と、処理
データの一時記憶やメモリのアドレス指定に用いられる
汎用レジスタ15と、算術論理演算を行なう演算回路16
と、実行すべき命令語を取り込んで解読して制御信号を
発生する命令デコーダ17と、プログラムを記憶するプロ
グラムメモリ18と、表示制御のパラメータなどの変数を
記憶するデータメモリ19と、プログラムの切り換えを制
御する制御フラッグ20を有する。

中央処理装置からのコマンド処理などメインプログラム
では、制御フラッグ20はリセットされており、その出力
が反転回路を通して第１のプログラムカウンタ11と第１
の状態レジスタ13を選択し、第１のプログラムカウンタ
11でプログラムメモリ18をアドレス指定して読み出した
命令語を内部バス21を経由して命令デコーダ17に送り、
命令デコーダ17で発生する制御信号を基に、汎用レジス
タ15やデータメモリ19と演算回路16の間で処理データを
転送し、演算・判断の処理する。ここで、第１の状態レ
ジスタ13が選ばれており、演算回路16で発生するキャリ
ーなどのステータスを記憶する。このように、第１のプ
ログラムカウンタ11および状態レジスタ13は、中央処理
装置からのコマンドにもとづいての処理、すなわち表示
データに対する処理や表示パラメータに対する処理を実
行するために使用される。

表示メモリ制御部には、表示すべき情報の表示メモリア
ドレスを発生する表示アドレスカウンタ22と、表示区画
のラスタ数をカウントするラスタカウント23と、内部回
路の信号を選択して表示メモリ２へのアドレスとデータ
信号を伝達するインタフェース回路24があり、コマンド
処理における表示データの操作では内部バス21のデータ
を選択して表示メモリ２へのアドレスとデータ信号と
し、CRTへの表示情報の読み出しでは表示アドレスカウ
ンタ22,ラスタカウンタ23を選択して出力信号とする。

表示タイミング制御部には、CRTの水平方向の同期，消
去，有効表示，帰線などの時間パラメータに加え表示区
画の水平方向ドット数と表示区画数をカウントする水平
カウンタ26を含む水平タイミング制御回路25と、同様に
CRTの垂直方向の時間パラメータと垂直位置を示す垂直
カウンタ28を含む垂直タイミング制御回路27があり、そ
れぞれ表示区画のタイミング信号と水平タイミング信号
と垂直タイミング信号を発生する。

ここで、CRTの表示パラメータに関するものは従来と同
じであるので説明を省き、表示メモリのアドレス制御に
関するものを説明する。表示区画信号は、表示メモリの
１表示区画のドット時間毎に、水平タイミング制御回路
25で発生され、表示アドレスカウンタ22でのインクリメ
ントと映像信号発生回路３での並列−直列変換を行なわ
せ、１表示区画時間を経過する毎に次にCRT4に出力する
情報のアドレス値に表示アドレスカウンタ22を更新する
ことになる。水平タイミング信号は、CRTの水平表示時
間が終わる毎に、水平タイミング制御回路25で発生さ
れ、制御フラッグ20をセットし、そのフラッグ出力で第
２のプログラムカウンタ12と状態レジスタ14を選択させ
る。実施例の装置では、選ばれた第２のプログラムカウ
ンタ12と状態レジスタ14を使用して、垂直走査の状態を
判別してCRT画面の分割に対応した表示アドレスを設定
する第２のプログラム処理を行なわせている。

以下、第２図に表示メモリ内容とCRTの画面イメージに
加え制御変数を、第３図に第２のプログラム処理のフロ
ーチャートを示し、分割されたCRT画面の表示アドレス
をリアルタイムで切り換える処理について説明する。

第２図に示す様に、実施例の装置では４個の分割画面を
扱っており、各々の分割画面の表示情報が格納される開
始アドレスDA₁からDA₄と、垂直カウント値で表現した表
示位置YP₁からYP₄の制御情報があり、さらに、現在の第
２のプログラム処理がCRTのブランキング期間であるこ
とを示すフラッグVBFと、その時間を垂直方向のラスタ
単位で示す垂直ブランキングエリアサイズVSBと、同様
にCRTの有効表示エリアの時間を示す有効表示エリアサ
イズVSAと、１表示区画または１表示行の垂直方向ラス
タ数を示す最大ラスタ数MRCと、１表示行の表示区画数
を示す表示行アドレスピッチPITと、次に表示すべき分
割画面の番号を指定する表示画面番号SNOがあり、第１
図装置のデータメモリ19にプログラム処理で参照する変
数として格納されている。さらに、第３図フローの処理
では、垂直カウンタ28,表示アドレスカウンタ22,ラスタ
カウンタ23のハードウェアに対し、それぞれ垂直タイミ
ングを示す制御変数VC,表示データ読み出しの開始アド
レスを指定する制御変数MAC,1表示行中のラスタ位置を
示す制御変数RCを設定や修飾する操作を行っている。ま
た、第３図でSNOは次に表示する分割画面の画面番号を
示す表示画面番号である。以下に、上述した各変数に対
する定義をまとめる。

DA1〜4:画面開始アドレス；分割画面１〜４の表示情報
の開始アドレスを示す。

YP1〜4:表示位置；分割画面１〜４垂直ラスタカウント
値に基づく表示位置を示す。

VBF:垂直ブランク期間フラグ；現在の第二のプログラム
処理がCRTのブランキング期間であることを示す。

VSB:垂直ブランクエリアサイズ；垂直ブランキング期間
の総ラスタ数を示す。

VSA:有効表示エリアサイズ;CRTの有効表示エリアの総ラ
スタ数を示す。

MRC:最大ラスタ数；表示画面の垂直方向の１表示区画の
ラスタ数を示す。

PIT:表示行アドレスピッチ;1表示行の表示区画数を示
す。

SNO:表示画面番号；次に表示する分割画面の画面番号を
示す。

また、第２図には表示画面および表示メモリの関係も示
している。

第２図で示す様に、本発明の１実施例ではCRT画面の表
示位置と表示メモリの表示データ格納領域を対応づける
ことなく制御でき、前述の制御情報を用いて表示アドレ
スカウンタ22やラスタカウンタ23を操作することによっ
て、垂直走査の状況に応じてその表示データの格納領域
だけをアクセスしてCRTに出力する情報を読み出してい
る。

水平タイミング制御信号25から水平タイミング信号が発
生される時、制御フラッグ20がセットされ、第２のプロ
グラムカウンタ12と状態レジスタ14が選択され、第３図
のフローチャートの処理が開始される。なお、第１のプ
ログラムカウンタ11と状態レジスタ13は非選択となるた
め、レジスタ切り換えが起きる直前のメインプログラム
の実行状態値を保持している。

水平タイミング信号で起動されたプログラムでは、まず
垂直カウンタVCに“1"を加算して次の垂直位置とし（ス
テップ）、垂直ブランキング期間フラッグVBFを判別
して垂直走査の状態を判断する（ステップ）。ブラン
キング期間フラッグVBFが、“1"にセットされている時
はCRT走査が垂直ブランキング中で、“0"にリセットさ
れている時は有効表示エリアであり、それぞれ、垂直エ
リア終了の判別や表示データのアドレス更新などの処理
を行う。

ブランキング期間ならば、垂直カウンタ値VCと垂直ブラ
ンキングエリアサイズVSBとを比較してその期間が終了
したか判断し、不一致の場合は、まだブランキング期間
中であるので、そのまま第２のプログラム処理を終了す
る（ステップ）。一致した場合は、ブランキング期間
を終え有効表示エリアになる時で、ブランキング期間フ
ラッグVBFを“0"にリセットし、垂直カウンタVCも“0"
にクリアする（ステップ，）。次に、第１の分割画
面を表示させるため、表示画面番号SNOを“1"に設定し
て（ステップ）、表示画面番号SNOの内容ｎに対応し
た画面の表示開始アドレスDAn、つまり、第１画面の表
示開始アドレスDA1を読み出して、表示アドレスカウン
タMACに格納する（ステップ）。その後、次に表示す
べき画面の番号になるよう表示画面番号SNOに“1"を加
算し（ステップ）、１表示行内のラスタ位置を初期化
するためラスタカウンタRCを“0"にクリアして、第２の
プログラム処理を終了する（ステップ）。

これにより、垂直タイミング制御回路25から垂直タイミ
ング信号が発生され、CRTへの表示信号の生成が開始さ
れる。ここで、表示データは第１画面の表示開始アドレ
スDA1から読み出されることになり、第２図の例で示せ
ば“イ",“ロ",“ハ”の順番でCRT上に表示が行われ
る。

垂直ブランキング期間フラッグVBFの判別で有効表示期
間と判断した場合（ステップ）、垂直カウンタVCと有
効表示エリアサイズVSAとを比較し有効表示期間が終了
したか判断する（ステップ）。一致した場合は、有効
表示期間を終えブランキング期間になる時で、垂直ブラ
ンキング期間フラッグVBFを“1"にセットするとともに
垂直カウンタVCを“0"にクリアして第２のプログラム処
理を終了する（ステップ，）。不一致の場合は、ま
だ有効表示期間中であり、以下に述べる表示アドレスの
更新や分割画面の切り換え処理を行う。

表示画面番号SNOの内容ｎで指定される画面の表示位置Y
Pnと、垂直カウンタVCとを比較して、次の分割画面にな
るか判断し（ステップ）、画面が切り換わることを一
致で検出し、第１画面の時と同様に、表示アドレスカウ
ンタMACの設定（ステップ）表示画面番号SNOの更新
（ステップ）、ラスタカウンタRCの初期化（ステップ
）を行って、第２のプログラム処理を終了する。分割
画面内であることを表示位置YPnと垂直カウンタVCの不
一致で検出し（ステップ）、ラスタカウンタRCと最大
ラスタカウンタMRCを比較して１表示行の終了を判別し
（ステップ）、不一致でCRT表示が１表示行内である
と判断し、ラスタカウンタRCに“1"を加算して文字行の
次のラスタとし（ステップ）、一致で１表示行の表示
を終えたと判断し、表示アドレスカウンタMACに表示行
アドレスピッチRITを加算して次の表示行に更新すると
ともにラスタカウンタRCを“0"に初期化し（ステップ
，）、第２のプログラム処理を終了する。

一連の処理を終えた時、以前のメインルーチン処理に復
帰させる命令を実行し、制御フラッグ20をリセットし、
保持されていた第１のプログラムカウンタ11と状態レジ
スタ14の内容を基に中断されたプログラム処理を再開す
る。

このように、ラスタカウンタ23や垂直カウンタ28の値と
制御変数をもとに判断して、表示アドレスカウンタ22に
分割画面の表示開始アドレスを設定したり表示行ピッチ
を演算することにより、第２図の例では、第１の表示位
置YP1で第１の表示開始アドレスDA1から表示データを読
み出し、所定数の水平走査毎に表示行を更新し、表示位
置が第２画面の位置YP2になった時に第２の表示開始ア
ドレスDA2に切り換え、同様に第３画面の位置YP3で開始
アドレスDA3、第４画面の位置YP4で開始アドレスDA4と
切り換えて、アドレスが不連続な表示メモリの領域から
表示データを読み出せる様になる。

従って、CRT画面における表示情報の意味付けに対応し
て表示データの記憶領域を設定し、表示信号の生成時に
リアルタイムで表示位置と表示情報の対応をつけさせる
ことができる。さらに、CRTに出力する必要の無いアド
レスを飛ばして表示メモリ２をアクセスできるので、編
集画面の記憶領域にCRT画面の記憶領域を重ることも可
能になる。

第２図および第３図に示した処理では、分割画面の表示
位置をもとに画面の境界を判断しているが、第１図実施
例の装置では、処理変数の設定と判断のしかたを変える
ことにより、分割画面の高さを基準に処理させることも
可能である。その処理における制御変数を第４図，フロ
ーチャートを第５図に示して、要点を説明する。

第５図に示したプログラムでも同様に４個の分割画面を
扱っており、第２図実施例の分割画面の表示位置指定YP
1からYP4に代えて分割画面の高さ指定DH1からDH4の制御
変数を設定し、その値をカウントするため表示高カウン
タDHCの制御変数を追加している。

第２のプログラムによる処理のうち、垂直エリアの判
別，垂直カウント，表示行の判別，ラスタカウント，表
示アドレスの更新など、分割画面の切り換えを判断する
処理以外は、同様であり、第５図のフローチャートでは
第３図と同一のステップ番号を付けてある。

第５図に示した処理では、垂直ブランキングから有効表
示エリアになる時に、表示画面番号SNOの内容ｎで指定
される画面の表示開始アドレスDAnを表示アドレスカウ
ンタMACに設定する操作に加え、その画面高さDHnを表示
高カウンタDHCに転送する（ステップ）。この表示高
カウンタDHCから“1"を減算してデクリメントして、そ
の結果で発生するボローを判別することにより分割画面
の範囲を検出しており（ステップ，）、ボローが発
生しない時は分割画面内でありラスタカウンタや表示ア
ドレスの更新を行い、ボローが発生した時は分割画面の
境界であり表示画面番号SNOに対応した画面の制御情報
を表示アドレスカウンタMACや表示高カウンタDHCに設定
する（ステップ，）。

これによって、各分割画面の表示高さDH1からDH4に設定
した値に対応した水平走査回数でボローが発生し、画面
の切り換えが行われる。

従って、本発明によれば同じハードウェアであっても、
第２のプログラムによる処理の判断条件を変えることに
より、各種の画面分割機能を実現でき、表示システムと
して最適な、中央処理装置の負担が最小となる機能を提
供できるようになる。

ハードウェア的には、第２のプログラムカウンタ12と第
２の状態レジスタ14と制御フラッグ20を設けるだけで、
制御プロセッサ部の演算回路16やデータメモリ19などを
共用して、演算や判断が出来るため、比較回路や演算回
路のような特別な回路も設ける必要がない。ここで、画
面分割処理のために一時的にメインプログラムの処理を
中断するが単純な比較や転送であり処理時間は短く、さ
らに、制御フラッグ20をセット／リセットするだけでプ
ログラムが切り換えられるため、一般に知られる割込の
ようにプログラムカウンタや状態レジスタをスタックに
退避や復帰させるものより高速で、メインプログラムの
処理能力や性能への影響は最少である。

〔発明の効果〕

以上説明したように本発明は、CRT画面を分割して複数
のデータ格納領域から表示データを読み出してCRTへの
表示信号を生成する制御において、CRTの表示位置に関
係なく表示データ格納領域を設定でき、編集画面とCRT
画面への表示情報を同一の表示メモリに格納でき、表示
メモリの容量を最小限にできる効果がある。

また、本発明によれば、CRT上の表示を移動させる時に
も、分割画面の表示開始アドレスの制御変数を変更する
だけで良く、表示メモリ内で表示データを複写させる必
要もなく、使い勝手が良く表示の応答が速い表示システ
ムを構成できる。

さらに、水平走査タイミングに同期してプログラム処理
を切り変るハードウェアを付加するだけで、制御プロセ
ッサのハードウェアを用いて画面分割制御の判断や演算
などの複雑な処理を行なえるため、最小限のハードウェ
アを共用して、安価な処理機能の融通性が高い表示制御
装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の表示制御装置のブロック構
成図、第２図と第４図は表示メモリ内容とCRT画面イメ
ージと制御変数を示す図、第３図と第５図は画面分割処
理のフローチャート、第６図は従来の表示システムの構
成図、第７図は従来装置の画面分割表示における表示メ
モリのアドレスとCRT画面の対応を示す図である。 1,47……表示制御装置、2,48……表示メモリ、3,49……
映像信号発生回路、4,50……CRT、11,12……プログラム
カウンタ、13,14……状態レジスタ、15……汎用レジス
タ、16……演算回路、17……命令デコーダ、18……プロ
グラムメモリ、19……データメモリ、20……制御フラッ
グ、21……内部バス、22……表示アドレスカウンタ、23
……ラスタカウンタ、24……インタフェース回路、25…
…水平タイミング制御回路、26……水平カウンタ、27…
…垂直タイミング制御回路、28……垂直カウンタ、41…
…中央処理装置、42……主記憶、43……周辺制御装置、
44……キーボード、45……ディスク。

Claims (1)

【特許請求の範囲】
1. 【請求項１】表示情報を記憶する表示データ記憶部と、
   表示タイミングを発生する表示タイミング制御部と、前
   記表示データ記憶部のアドレスを指定し前記表示タイミ
   ングに応じてアドレスを更新する表示アドレス指定部
   と、前記表示情報を処理する制御プロセッサとを有し、
   表示装置の画面を水平方向で複数の表示領域に分割し、
   複数の表示情報を切り出して各表示領域に対応づけ表示
   する画像表示装置において、前記制御プロセッサに、命
   令語のアドレスを指定する複数のプログラムカウンタ
   と、命令の実行結果の状態を記憶する複数の状態レジス
   タと、前記複数のプログラムカウンタおよび前記複数の
   状態レジスタから１組を選択する手段とを設け、前記表
   示タイミング制御部からの水平走査タイミングに同期し
   て前記プログラムカウンタと状態レジスタの選択を切り
   換え、この切り換えられたプログラムカウンタでアドレ
   ス指定して読み出したプログラムににより、画面上の絶
   対的な表示位置又は相対的な表示位置を検出して前記水
   平分割の境界を判断し、次に表示すべき画面に対応した
   表示データ記憶部のアドレス情報を前記表示アドレス指
   定部に設定することを特徴とする表示制御装置。