JPH0782313B2 - 表示制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像表示装置における文字表示など表示区画や
行や列の単位で区切られている表示情報を、スムーズに
スルロールさせる制御を行なう表示制御装置に関する。

〔従来の技術〕

ラスタ走査型陰極線管（以下CRTという）を表示機器と
して使用し、メモリ（例えばダイナミックメモリを用い
たフレッシュメモリ）に格納された文章（以下テキスト
という），図形・画像（以下グラフィックという）等の
情報を表示する機能は、画像処理装置の重要な機能の１
つである。

キャラクタ端末などの従来の装置では、単純に英数字を
表示するのが中心であったが、最近のビジネス用パーソ
ナルコンピュータやワードプロセッサでは、対話型処理
のため、画面上のある領域にメニューを表示したり、画
面をスムーズにスクロールさせたりする高度な機能が必
要になってきている。

このスルコール機能とは、CRT画面上のデータを上下あ
るいは、左右に移動させる機能をいい、行や文字単位に
移動させるジャンプ・スクロールと１ラスタやドット単
位で滑らかに移動させるスムース・スクロールとがあ
る。スムース・スクロールはジャンプ・スクロールに比
べ、見やすく、スクロール期間中にも表示データを目で
追うことができるという利点があり、この機能を持った
機器が増えている。

従来、このスムース・スクロールを実現するためには、
表示制御装置に回路を外付けして、機器の中央処理装置
でソフトウェアにより処理する必要があった。しかし、
それでは、部品の数が増え、中央処理装置の処理の能力
を犠牲にすることになるため、この機能を備えた表示制
御装置が望まれている。

〔発明が解決しようとする問題点〕

このようなスムーズ・スクロール表示を実現させるため
に、従来は、表示制御装置に外部回路を付加し、機器の
中央処理装置でその回路を制御する特別な処理をしてい
た。

第５図（ａ），（ｂ）は従来の装置におけるスムース・
スクロールの動作のタイムチャートで、一行のラスタ数
を６ラスタとしたときの例を示し、表示制御装置が発生
する基準信号SSと、同期して生成される表示信号の文字
行番号ROWとラスタ番号RASの対応に加え、CRT画面の垂
直位置を決定するための垂直の同期信号VSと、CRT画面
への映像信号を発生させない期間を示すブランキング信
号VBが示されている。タイミングチャートには含まれて
いないが、この他に水平の同期信号とブランキング信号
もある。

まず、スクロール動作をしていないときには、第５図
（ａ）に示すように、表示制御装置の発生する基準信号
SSに同期して、同期信号VSとブランキング信号VBが発生
され、適当な時間が経過すると表示情報の格納アドレス
（ROW）とラスタ番号（RAS）を発生して表示信号の生成
が行なわれる。

基準信号SSから一定時間（図中Ｔで示す）を経過後、第
０行の第０ラスタに対応した表示信号が生成され、水平
走査の度にラスタ番号RASまたは表示行ROWが更新され
て、第０行の第１ラスタ，…，第０行の第５ラスタ、続
いて第１行の第０ラスタと表示信号が生成される。ここ
で、外部回路でブランキング信号VBが制御され一定時間
Ｔが経過すると、その信号を“0"レベルにする。これに
よってCRT画面上では、そのときから映像信号が発生さ
れることになり、CRT画面に第０行、第０ラスタから表
示されることになる。

次に、スムース・スクロールしたときにも、第５図
（ｂ）に示すように、表示制御装置の基準信号に同期し
て、第０行の第０ラスタから表示信号が生成される。こ
こで、外部回路で垂直同期信号とブランキング信号とが
遅延され、第５図（ｂ）のVS2とVB2のように、両信号の
タイミングを表示制御装置の表示信号の生成に対し、外
部回路により、１ラスタ分の期間遅れたタイミングにす
れば、第０行の第１ラスタ以降が表示される。また、同
期信号とブランキング信号のタイミングをVS3とVB3、VS
4とVB4,…，のように徐々に遅らせていくことによっ
て、第２ラスタ以降、第３ラスタ以降…最終ラスタまで
表示させ、１行の表示をスクロールさせている。１行の
最終ラスタまで信号を遅延した後、再び遅延時間０の状
態（VS7とVB7）に戻すと共に、ジャンプスクロールと同
様の１行のスクロール操作をして、第１行の第０ラスタ
から表示を開始させていた。このような動作を繰り返す
ことによって複数行に渡るスムース・スクロールを実現
していた。

ここで中央処理装置は、１ラスタずつスクロールする度
に、VS信号とVB信号の遅延時間の値を外部回路に設定
し、その信号の遅延時間の値をチェックして、１行目の
スクロールを終了したことを検知したとき、遅延時間を
０に戻す操作を行なわなければならず、編集や通信など
中央処理装置が本来実行すべき処理の能力が低下する問
題があった。更に、信号の遅延時間を次の値に更新する
ときに緊急の割込が発生した場合、その割込処理のため
遅延時間の更新が遅れ、スムースでないスクロールとな
ることがある。

また、CRT画面を分割して表示する場合、途中にあるひ
とつの分割画面だけをスムース・スクロールさせること
は、CRT走査にかかわる同期信号やブランキング信号を
利用する方法では実現できず、このような場面でもスム
ースにスクロールさせることが可能な手段が望まれてい
た。

本発明の目的は、これらの問題点を解決し、CRT画面上
をスムースにスクロールできる表示制御装置を提供する
ことにある。

〔問題点を解決するための手段〕

本発明の構成は、水平走査および垂直走査タイミングを
含む表示タイミングを発生する表示タイミング制御部
と、表示部に表示される表示情報を記憶する表示データ
記憶部と、この表示データ記憶部のアドレスを指定し前
記表示タイミングに応じて指定値を更新する表示アドレ
ス指定部と、前記表示情報のラスタ位置を指定するラス
タカウンタと、前記表示情報を処理する制御プロセッサ
とを含む表示制御装置において、前記制御プロセッサに
は、命令語のアドレスを指定する複数のプログラムカウ
ンタと、命令の実行結果の状態を記憶する複数の状態レ
ジスタと、前記各プログラムカウンタおよび各状態レジ
スタから１組を選択する手段とを備え、前記水平走査タ
イミングに同期して前記プログラムカウンタおよび状態
レジスタを選択し、前記選択されたプログラムカウンタ
のアドレス指定により読み出された内容に従ってスクロ
ールの時間と状態を判断し、前記ラスタカウンタの初期
設定または演算による更新処理を行うことを特徴とす
る。

〔実施例〕

次に、本発明を図面により詳細に説明する。

第１図は本発明の一実施例を含む表示システムのブロッ
ク図である。図において、本実施例の表示制御装置１に
従来と同様な表示メモリ2,映像信号発生回路３とCRT4が
接続されて表示システムが構成されている。

この表示制御装置１には、表示タイミングを発生する表
示タイミング制御部と、表示メモリのアドレス，データ
を制御する表示メモリ制御部と、システムの中央処理装
置からのコマンドを受けて表示メモリの表示情報を処理
したり表示タイミングやメモリの制御部を操作する制御
プロセッサ部があり、それぞれが内部バス21に接続され
ている。なお、システムの中央処理装置との間でコマン
ドやデータを受け渡す部分も有るが従来と同様であるの
で省略している。

制御プロセッサ部は、実行するプログラムの番地を指定
する２個のプログラムカウンタ11,12と、プログラムの
動作状態を保持する２個の状態レジスタ13,14と、処理
データの一時記憶やメモリのアドレス指定に用いられる
汎用レジスタ15と、算術論理演算を行なう演算回路16
と、実行すべき命令語を取り込んで解読して制御信号を
発生する命令デコーダ17と、プログラムを記憶するプロ
グラムメモリ18と、表示制御のパラメータなどの変数を
記憶するデータメモリ19と、プログラムの切り換えを制
御する制御フラグ20とを備えている。

中央処理装置からのコマンド処理などメインプログラム
では、制御フラグ20はリセットされており、その出力が
反転回路28を通して第１のプログラムカウンタ11と第１
の状態レジスタ13を選択し、第１のプログラムカウンタ
11でプログラムメモリ18をアドレス指定して読み出した
命令語を内部バス21を経由して命令デコーダ17に送り、
命令デコーダ17で発生する制御信号を基に、汎用レジス
タ15やデータメモリ19と演算回路16の間で処理データを
転送し、演算・判断の処理を行なう。ここで、第１の状
態レジスタ13が選ばれており、演算回路16で発生するキ
ャリーなどのステータスを記憶する。

表示メモリ制御部には、表示すべき情報の表示メモリア
ドレスを発生する表示アドレスカウンタ22と、表示区画
のラスタ数を指定するラスタカウンタ23と、内部回路の
信号を選択して表示メモリ２へのアドレスとデータ信号
を伝達するインタフェース回路24があり、コマンド処理
における表示データの操作では内部バス21のデータを選
択して表示メモリ２へのアドレスとデータ信号とし、CR
Tへの表示情報の読み出しでは表示アドレスカウンタ22
及びラスタカウンタ23を出力信号とする。尚、表示アド
レスカウンタ22は、同期信号を発生するとき制御プロセ
ッサが書き込んだ値に設定され、水平タイミング制御部
25の発生する表示区画信号に同期してインクリメントし
ている。

この表示タイミング制御部には、CRTの水平走査の同
期，消去，有効表示，帰線などの時間パラメータに加え
表示区画の水平方向ドット数と表示区画数をカウントす
る水平タイミング制御回路25と、同様にCRTの垂直方向
の時間パラメータと垂直位置をカウントする垂直タイミ
ング制御回路27があり、それぞれ表示領域のタイミング
信号を発生する。

ここでCRTの表示パラメータは従来と同じであるので説
明を省き、表示メモリのアドレス制御の説明をする。表
示区画信号は、表示メモリの１表示区画のドット時間毎
に水平タイミング制御回路25で発生され、表示アドレス
カウンタ22でのインクリメントと映像信号発生回路３で
の並列−直列変換を行なわせ、１表示区画時間を経過す
る毎に次にCRT4に出力する情報のアドレス値に表示アド
レスカウンタ22を更新させている。水平タイミング信号
は、CRTの水平表示時間が終わる毎に、水平タイミング
制御回路25で発生され、制御フラグ20をセットし、その
フラグ出力で第２のプログラムカウンタ12と状態レジス
タ14を選択させる。本実施例は、選ばれた第２のプログ
ラムカウンタ12と状態レジスタ14を使用して表示アドレ
スとラスタアドレスのカウント及び更新を行なう第２の
プログラム処理を行なわせている。

第２図は第１図の表示メモリ２の内容とCRT4の画面イメ
ージとの対応を示す模式図、第３図は第２のプログラム
処理で使用する装置変数のデータメモリ19上の配置図、
第４図は第２のプログラム処理のフローチャートを示し
ている。スムース・スクロールを行なうための処理につ
いて説明する。

第３図に示す様に、データメモリ19には、プログラムで
処理する変数として、１行のラスタ数を示す最大ラスタ
カウントMRCと、第２のCRT画面に表示するデータの先頭
アドレスを示す表示開始メモリアドレスSADと、CRT画面
上の一行に表示するデータ数を示す表示行アドレスピッ
チPITと、スクロールの際にオフセットするラスタ数を
示すスクロールオフセットSOFと、スクロールの速さを
調節するために同一画面を何回表示しているかをカウン
トする表示画面カウンタSCと、その最大値を指定する最
大表示画面数MSCと、スクロールする行数を示すスクロ
ール行カウンタCCとが割りつけられている。

水平タイミング制御回路25から水平タイミング信号が発
生される時、制御フラグ20がセットされ第２のプログラ
ムカウンタ12と状態レジスタ14が選択され、第４図のフ
ローチャートの処理が開始される。なお、第１のプログ
ラムカウンタ11と状態レジスタ13は非選択となるため、
レジスタ切り換えが起きる直前のメインプログラムの実
行状態値を保持している。

水平タイミング信号で起動されたプログラムでは、まず
ステップ31で垂直同期信号を発生したか否かの判断によ
りCRT画面のフレームが変わることを判断する。ここ
で、垂直同期信号を検出し、画面が変わると判断した場
合、ステップ32で表示画面カウンタSCと最大表示画面数
MSCとを比較する。この表示画面カウンタSCは、一画面
の表示を終了する毎に「１」を加算してインクリメント
して同一画面を何回表示したかを示しており、同一画面
の表示したい回数が格納されている最大表示画面数MSC
と比較してスクロールするか否かを判断すれば、任意の
一定速度でスクロールすることができる。ここで表示画
面カウンタSCと最大表示画面数MSCとが等しくないと判
断した場合、すなわち指定した回数の表示の途中である
場合、ステップ33で表示画面カウンタSCを１を加算して
インクリメントし、ステップ41で表示アドレスカウンタ
MACを直前の画面と同一の表示開始メモリアドレスSADに
戻し、ステップ42でラスタカウンタRCを直前の画面と同
一のスクロールオフセットの値に戻して、第２のプログ
ラム処理を終了する。

ステップ32で表示画面カウンタSCと最大表示画面数MSC
とが等しい場合はスクロールをさせる時で、まずステッ
プ34で表示画面カウンタSCを０に戻す。次に、ステップ
35でスクロール行カウンタCCの値により指定行分のスク
ロールを終了したか否かを判断し、CCが０でなくスクロ
ールを終了していない場合、ステップ36で次にスクロー
ルオフセットSOFと最大ラスタカウンタMRCを比較して、
ある一文字行のスクロールを終了したか否かを判断し、
比較結果が不一致ならば１文字行のスクロールは終了し
ていないので、ステップ37でスクロールオフセットSOF
に１を加算してインクリメント後、ステップ41で表示ア
ドレスカウンタMACを前画面と同一の表示開始メモリア
ドレスSADの値に戻し、ステップ37で更新したスクロー
ルオフセット値をステップ42でRCに格納して第２のプロ
グラム処理を終了する。

ステップ36における判断において、スクロールオフセッ
トSOFと最大ラスタカウンタMRCが等しければ、１行分の
スクロールが終了した時で、ステップ38でスクロール指
定行数CCを１デクリメントするとともに、ステップ39で
スクロールオフセットSOF値を０に戻し、更にステップ4
0で表示開始アドレスSADに表示行アドレスピッチPITを
加算して次行の表示開始アドレス値に更新する。次にス
テップ41で更新した表示開始アドレスSADの値を表示ア
ドレスカウンタMACに格納し、０に戻したスクロールオ
フセット値をステップ42でラスタカウンタRCに格納して
RCを初期値に戻し、第２のプログラム処理を終了する。
ステップ35でCCが０である場合、指定行数分スクロール
が終了していると判断し、表示アドレスカウンタMACを
表示開始メモリアドレスSADに戻し、スクロールオフセ
ットSOF（スクロール終了後は常に０となっている）の
値をラスタカウンタRCに格納して（ステップ41,42）第
２のプログラム処理を終了する。

ステップ31における判断で、垂直同期信号を検出しなか
った場合、ステップ43でブランキング信号を発生してい
ないところの有効表示エリアであるか否かを判断する。
これが有効表示エリアでない場合、表示信号を生成する
ための処理は不要であるので、そのまま第２のプログラ
ム処理を終了する。有効表示エリアである場合、ステッ
プ44でラスタカウンタRCと最大ラスタカウンタMRCを比
較して、１文字行の終了を判断し、不一致でCRT表示が
１文字行内であると判断したときは、ステップ45でラス
タカウンタRCに“1"を加算して、文字行の次のラスタと
し、一致で文字行の表示を終えたと判断したときは、ス
テップ46で表示アドレスカウンタMACに表示アドレスピ
ッチPITを加算して、次の表示行に更新するとともに、
ステップ47でラスタカウンタRCを“0"に初期化し、第２
のプログラム処理を終了する。

このようにして、垂直走査の度に同一画面の表示回数を
数えて、所定回数ごとに表示開始のラスタアドレスや表
示データのアドレスを変え、更に有効表示期間の各水平
走査でその初期値をもとにラスタアドレスや表示データ
のアドレスを更新させることにより、スムースなスクロ
ールをさせることができる。

ハードウェア的には、第２のプログラムカウンタ12と第
２の状態レジスタ14と制御フラグ20を設けるだけで、制
御プロセッサ等の演算回路16やデータメモリ19などを共
用して、演算や判断ができるため、比較回路や演算回路
のような特別な回路も設ける必要がない。ここで、画面
分割処理のために一時的にメインプログラムの処理を中
断するが、単純な比較や転送であり処理時間は短く、更
に、制御フラグ20をセット／リセットするだけでプログ
ラムが切り換えられるため、一般に知られる割込のよう
にプログラムカウンタや状態レジスタをスタックに退避
や復帰させるものより高速で、メインプログラムの処理
能力や性能への影響は最少である。

〔発明の効果〕

以上説明したように、本発明によれば、水平走査タイミ
ングに同期してプログラム処理を切り換えるハードウェ
アを付加するだけで、制御プロセッサのハードウェアを
用いてCRT画面をスムースにスクロールさせる処理を行
なえるため、最小限のハードウェアを共用して安価な表
示制御装置を提供することができる。

更に、スムースにスクロールさせるための処理を全て表
示制御装置が行なうので、中央処理装置は、外部回路に
遅延時間を設定するなどの煩わしい処理を行なう必要が
なくなるとともに、中央処理装置の処理の関係上に起こ
っていたスムースでないスクロールを防止することがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例を含む表示システムのブロッ
ク図、第２図は第１図の表示データメモリ２とCRT4の画
面イメージを示す模式図、第３図は第１図データメモリ
19に割りつける制御変数を示す配置図、第４図は本実施
例のスクロール処理のフローチャート、第５図（ａ），
（ｂ）は従来のスムース・スクロール動作のタイムチャ
ートである。 １……表示制御装置、２……表示メモリ、３……映像信
号発生回路、４……CRT、11,12……プログラムカウン
タ、13,14……状態レジスタ、15……汎用レジスタ、16
……演算回路、17……命令デコーダ、18……プログラム
メモリ、19……データメモリ、20……制御フラグ、21…
…内部バス、22……表示アドレスカウンタ、23……ラス
タカウンタ、24……インターフェース回路、25……水平
タイミング制御回路、27……垂直タイミング回路、28…
…反転回路、31〜47……処理ステップ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】水平走査および垂直走査タイミングを含む
   表示タイミングを発生する表示タイミング制御部と、表
   示部に表示される表示情報を記憶する表示データ記憶部
   と、この表示データ記憶部のアドレスを指定し前記表示
   タイミングに応じて指定値を更新する表示アドレス指定
   部と、前記表示情報のラスタ位置を前記表示タイミング
   に同期して指定するラスタカウンタと、前記表示情報を
   処理する制御プロセッサとを含む表示制御装置におい
   て、前記制御プロセッサには、命令語のアドレスを指定
   する複数のプログラムカウンタと、命令の実行結果の状
   態を記憶する複数の状態レジスタと、前記各プログラム
   カウンタおよび各状態レジスタから１組を選択する手段
   とを備え、前記水平走査タイミングに同期して前記プロ
   グラムカウンタおよび状態レジスタを選択し、前記選択
   されたプログラムカウンタのアドレス指定により読み出
   された内容に従ってスクロールの時間と状態を判断し、
   前記ラスタカウンタの初期設定またはインクリメントお
   よび前記表示アドレス指定部の初期値設定または演算に
   よる更新処理を行なうことを特徴とする表示制御装置。