JPH0690617B2

JPH0690617B2 - 電子楽器

Info

Publication number: JPH0690617B2
Application number: JP62025886A
Authority: JP
Inventors: 朗飯塚
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1987-02-06
Filing date: 1987-02-06
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: JPS63193189A

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、電子楽器本体内の演奏データを記憶再生す
ると共に、楽器本体に着脱自在な外部記憶手段へ該演奏
データを転送することができる電子楽器に関する。

「従来の技術」鍵盤演奏に対応する演奏データを内部に記憶し、この記
憶した演奏データによって自動演奏を行えるようにした
電子楽器が開発されている。また、この種の電子楽器に
おいては、内部に記憶した演奏データを外部メモリに転
送し得るようになっている（例えば、特開昭59-139093
号公報参照）。

「発明が解決しようとする問題点」ところで、上述した従来の電子楽器においては、外部メ
モリの記憶容量を考慮せずに、内部メモリに記憶されて
いる演奏データを一意的に当該外部メモリへ転送する形
態であり、外部メモリの記憶容量が内部メモリより小さ
いと、この内部メモリから読み出した演奏データの全部
を転送することができず、転送エラーが発生してしま
う。

したがって、こうした転送エラーを避けるためには、外
部メモリの記憶容量を内部メモリの記憶容量と同じにす
るか、あるいはそれ以上のものを用いる必要が生じる。
このため、比較的価格が安価な記憶容量の少ないメモリ
を外部メモリとして使用することができず、コストアッ
プを招致する要因となっていた。

さらに、上述したように、記憶容量の少ない外部メモリ
に演奏データを転送すると、転送エラーに起因して作成
した演奏データが無駄になってしまうという欠点もあっ
た。

この発明は、上述した事情に鑑みてなされたもので、内
部メモリの記憶容量よりも少ない記憶容量の外部メモリ
を用いた場合でも、転送エラーを起こすことがなく、し
かも、転送用に作成した演奏データを無駄にすることが
ない電子楽器を提供することを目的としている。

「問題点を解決するための手段」この発明は、楽器本体内に設けられ、演奏データを記憶
する内部記憶手段と、前記楽器本体と着脱自在に構成さ
れる外部記憶手段とを有する電子楽器において、前記演
奏データの転送を指示する転送指示手段と、前記転送指
示手段によって転送が指示された場合、前記外部記憶手
段の記憶容量を判定する判定手段と、この判定手段によ
って判定された記憶容量に応じて前記内部記憶手段から
前記演奏データの全部あるいは前記演奏データの一部を
読み出して前記外部記憶手段へ転送する転送制御手段と
を具備することを特徴としている。

「作用」上記構成によれば、転送指示手段が内部記憶手段に記憶
されている演奏データの転送を指示すると、判定手段が
外部記憶手段の記憶容量を判定し、転送制御手段が判定
された記憶容量に応じて前記内部記憶手段から前記演奏
データの全部あるいは前記演奏データの一部を読み出し
て前記外部記憶手段へ転送する。

これにより、内部記憶手段より小さい記憶容量の外部記
憶手段を用いた場合でも、演奏データの一部が転送され
るから、従来のように転送エラーが発生せず、転送用に
作成した演算データを無駄にすることもなくなる。

「実施例」以下、図面を参照してこの発明の実施例について説明す
る。

（１）第１の実施例（１−１）第１の実施例の構成第１図は、この発明の第１の実施例の構成を示すブロッ
ク図である。図において、１は装置各部を制御するCPU
（中央処理装置）であり、プログラムメモリ２内に記憶
されているプログラムに基づいて動作する。３はCPU1の
処理にしたがって種々のデータが記憶されるワーキング
エリアであり、後述する各種レジスタが設定されてい
る。

５は、アッパーキーUK、ロワーキーLK、ペダルキーPKお
よびソロキーSKからなるキースイッチ部であり、上記各
キーのオン／オフ情報がキースイッチインターフェース
６を介してCPU1に供給される。ここで、ソロキーSKと
は、ソロ演奏時に用いられるキーであり、後着優先ある
いは最高音優先の処理により、いづれか１音のみが有効
となるようになっている。通常ソロキーSKはアッパーキ
ーUKの上段に設けられている。

４は、液晶表示器およびそのドライブ回路によって構成
されている表示部であり、CPU1の制御の下に、各種メッ
セージを表示する。

パネルスイッチ部８は、操作パネル上に設けられている
各種スイッチ、すなわち、音色、効果、リズム等を選択
するためのスイッチ、および演奏データを制御するため
のスイッチ等からなっている。このパネルスイッチ部８
の各スイッチのオン／オフ情報はパネルスイッチインタ
ーフェース９を介してCPU1に供給されるようになってい
る。

ここで、第２図に示す各スイッチは、パネルスイッチ部
８における演奏データ制御用のスイッチであり、以下に
これらのスイッチについて説明する。

（ｉ）スイッチFMP・REC スイッチFMP・RECが押されると、CPU1は操作者によって
行われる演奏に対応する演奏データを演奏データメモリ
10に記憶させる。演奏データとは、キースイッチ部５に
おける各キーの音高、オン／オフ情報およびパネルスイ
ッチ部８における音色スイッチ、リズム選択スイッチ等
のオン／オフ情報（レジストレーション情報）から構成
されている。また、スイッチFMP・RECがオンとなってい
る状態において、スイッチＵが押されると演奏データの
うちアッパーキーUKのオン／オフ情報を除いたものが演
奏データメモリ10に供給される。同様に、スイッチＬ、
スイッチＰ、スイッチＳ、およびスイッチＲが押される
と、ロワーキーLK、ペダルキーPK、ソロキーSKのオン／
オフ情報およびレジストレーション情報が各々除かれる
ように制御される。したがって、演奏者は演奏データメ
モリ10に記憶させるデータの種類を選択することができ
る。

ここで、演算データメモリ10のデータフォーマットを第
３図に示す。この図において、FMP・MuはアッパーキーU
Kのキーデータが記憶されるアッパーキーエリアであ
る。キーデータとは、キーの音高データとオン／オフデ
ータを合わせたものをいう。また、FMP・Mlはロワーキ
ーのキーデータが記憶されるロワーキーエリア、FMP・M
pはペダルキーのキーデータが記憶されるペダルキーエ
リア、FMP・Msはソロキーのキーデータが記憶されるソ
ロキーエリアであり、FMP・Mrはレジストデータが記憶
されるレジストデータエリアである。この場合、アッパ
ーキーエリアFMP・Muが8Kバイト、他のエリアが各々6K
バイトで構成され、全体で32Kバイトの容量となってい
る。

アッパーキーエリアFMP・Mu、ロワーキーエリアFMP・M
l、ペダルキーエリアFMP・Mp.ソロキーエリアFMP・Msお
よびレジストデータエリアFMP・Mrは、各々ポインタP
u、Pl、Pp、Ps、Prによって指示される番地がアクセス
されるようになっており、また、各エリアの開始番地は
図示のように0,n₁,n₂……となっている。

（ii）スイッチFMP・PLY スイッチFMP・PLYは、演奏データメモリ10に記憶された
演奏データに基づいて自動演奏を行うときに操作される
スイッチである。このスイッチFMP・PLYが押されると、
CPU1は演奏データメモリ10から演奏データを順次読出し
て楽音発生回路12およびリズム音発生回路13に供給す
る。楽音発生回路12は、アッパーキーUK、ロワーキーLK
……等の各キーのオン／オフ情報と音色選択スイッチ等
のオン／オフ情報に基づいてこれらに対応する楽音を発
生する回路である。リズム音発生回路13は、リズム選択
スイッチにより指定されたリズムにより、また、テンポ
指定ボリューム等によって指定されたテンポでリズム伴
奏を作成する回路である。楽音発生回路12およびリズム
音発生回路13の各出力信号はアンプ14によって増幅され
た後スピーカ15に供給される。

（iii）スイッチSAVE スイッチSAVEは、演奏データメモリ10内の演奏データを
外部メモリ（以下RAMパックという）20に転送する際に
操作されるスイッチである。このスイッチSAVEがおされ
ると、CPU1は後述する処理にしたがってデータ転送を行
う。RAMパック20は、電子楽器本体に着脱自在になって
おり、バックアップ電池によって不揮発化されたRAM
（ランダムアクセスメモリ）によって構成されている。
この実施例におけるRAMパックには、8Kバイトのものと3
2Kバイトのものの２種が使用されるようになっている。

（iv）スイッチLOAD スイッチLOADは、RAMパック20内の演奏データを演奏デ
ータメモリ10に書き込む際に操作されるスイッチであ
り、このスイッチLOADが押されると、CPU1はRAMパック2
0内の演奏データを順次演奏データメモリ10内に転送す
る。

また、上記各スイッチの近傍には、オン状態のときに点
灯する発光ダイオード7,7……が設けられている。

以上が、この実施例の構成である。

（１−２）実施例の動作次に、上記構成によるこの実施例の動作について説明す
る。

スイッチスキャン処理まず、CPU1は第４図に示すステップSP1より動作を開始
し、次いで、ステップSP2に移って各メモリやレジスタ
の初期設定処理を行う。次に、スイッチFMP・REC、FMP
・PLY、FMP・SAVE、FMP・LOADの順で、これらのスイッ
チが押されたか否かを調べ（ステップSP3〜SP6）、いず
れのスイッチも押されてない場合には、ステップSP7に
移って他の処理を行った後、ステップSP3に戻る。以
後、上記スイッチのいずれかが押されるまで、ステップ
SP3〜ステップSP7からなるループを循環する。

そして、上記ループを循環中にスイッチFMP・RECが押さ
れると、CP1はスイッチFMP・RECの近傍に設けられてい
る発光ダイオード７を点灯させた後、FMP・REC処理ルー
チンLU1に移り、操作者の実際の演奏に対応する演奏デ
ータを演奏データメモリ10に記憶させる処理を行う。

また、同様にしてスイッチFMP・PLY、FMP・SAVE、FMP・
LOADが押されると、各々の近傍にある発光ダイオード７
を点灯させた後、FMP・PLY処理ルーチンLU2、SAVE処理
ルーチンLU3、LOAD処理ルーチンLU4を実行する。

次に、上記各処理ルーチンLU1〜LU4について説明する。

FMP・REC処理ルーチンLU1 まず、タイマ回路（図示略）、あるいはソフト処理によ
るタイマ機能により、１小節をｎ分割して小節頭で
「０」、小節終りで「ｎ−１」とする。例えば、ｎ＝19
2とすれば、小節頭で「０」、小節終りで「191」として
タイミングデータを作成する。

そして、キーの操作に変化があったとき、すなわち、キ
ーがオンもしくはオフとされたとき（以下、キー操作の
変化をイベントという）において、イベントがあったキ
ーの記憶エリア（第３図に示すFMP・Mu、FMP・Ml……参
照）にその時点のタイミングデータを記憶し、さらに、
ポインタを１インクリメントして当該キーのキーデータ
を書き込む。例えば、アッパーキーUKにイベントが発生
した場合は、ポインタPuが指示しているアッパーキーエ
リアFMP・Mlの番地に、イベント発生時のタイミングデ
ータを書き込み、次いで、ポインタPuを１インクリメン
トして次の番地にキーデータ（音高データとオン／オフ
データ）を書き込む。

そして、上記処理を各キーおよびレジスト情報について
同様に行い、演奏データメモリ10内に演奏データを記憶
させていく。また、各記憶エリアの演奏データの最後に
は第３図に示すようにデータの終了を示すデータENDが
書き込まれる。

なお、小節区切の縦線もデータとして取り込んで行くよ
うになっている。

FMP・PLY処理ルーチンLU2 この処理は、演奏データメモリ10内の演奏データを読出
して楽音を発生する処理であり、演奏データメモリ10内
の各エリア毎に先頭番地から順次データ読出しを行う。
この処理は以下の通りである。

まず、ポインタ（Pu、Pl……）が示す番地からタイミン
グデータを読出し、このタイミングデータをワーキング
エリア３内に設定されているタイミングレジスタに取り
込む。次に、ポインタを１インクリメントしてキーデー
タを読出し、このキーデータをワーキングエリア３内の
キーデータレジスタに取り込む。そして、テンポクロッ
クをカウントするタイマカウンタのカウント値とタイミ
ングレジスタ内のタイミングデータとが一致した時点に
おいて、キーデータレジスタ内のキーデータを読出して
楽音発生回路12に供給し楽音発生を行う。

次に、ポインタをインクリメントし、新たなタイミング
データとキーデータを読出してタイミングレジスタとキ
ーデータレジスタに各々取り込む。そして、タイマカウ
ンタの値がタイミングレジスタ内の値と一致した時点
で、上記同様の発音処理を行う。以後同様にして、演奏
データメモリ10からタイミングデータとキーデータとを
ペアで読み出していき、タイマカウンタとタイミングレ
ジスタ内の値が一致した時点で逐次発音処理を行う。

SAVE処理ルーチンLU3 SAVE処理ルーチンLU3は、第４図に示すようにチェック
処理ルーチンLU3aと、この処理に続いて行われるデータ
送出処理ルーチンLU3bとから構成されている。初めに、
チェック処理ルーチンLU3aについて説明する。

（ｉ）チェック処理ルーチンLU3a 第５図はチェック処理ルーチンLU3aを示すフローチャー
トである。このフローチャートに示すように、SAVEスイ
ッチが押されると、その近傍のLEDを点灯させるととも
に、ポインタPu、Pl、Pp、Psの各々に初期値、すなわ
ち、「０」、「n₁」、「n₂」、「n₃」、「n₄」をセット
する。また、ワーキングエリア３に設定されているレジ
スタDSP、フラブOVRをクリアする（ステップSP10）。次
に、ステップSP11に移り、本体に接続されているRAMパ
ックの容量をチェックする。この容量チェック処理は第
６図に示すように、まず、RAMパック20が本体に良好に
接続されているかどうかが判定される（ステップSP1
2）。この判定処理はRAMパック20の端子電圧を調べるこ
とによって行われる。RAMパック20の接続状態が不良の
場合は、ステップSP12からステップSP13に移り、RAMパ
ック20の接続が不良である旨を表示部４（第１図）に表
示させた後、スイッチスキャン処理ルーチン（第４図）
に戻る。一方、RAMパック20の接続が正常の場合はステ
ップSP14に移り、RAMパック20の容量がS₁かS₂かが判定
される。この実施例においては、S₁＝8K、S₂＝32Kであ
り、容量の判定はRAMパック20の所定の端子の電圧値を
見ることによって行われる。そして、容量がS₂であれば
ステップSP15に移ってレジスタＳにS₂を代入し、容量が
S₁であればステップSP16に移ってレジスタＳにS₁を代入
する処理を行う。次に、ステップSP15またはステップSP
16の処理を行った後は、第５図に示す処理ルーチンに戻
ってステップSP17に移る。

ステップSP17においては、ポインタPuが示すアッパーキ
ーエリアFMP・Mu内のデータがデータENDかどうかが判定
され、データENDでなければステップSP18に移ってポイ
ンタPuを１インクリメントし、再びステップSP17の判定
を行う。以後、ステップSP17においてデータENDが検出
されるまで、ステップSP17,SP18からなるループを循環
する。そして、ステップSP17において、データENDが検
出されると、ステップSP19に移ってレジスタDSPに（Pu
＋１）なる値が代入される。この場合、アッパーキーエ
リアFMP・Muの先頭アドレスは「０」であるから、ステ
ップSP19における演算結果は、アッパーキーエリアFMP
・Muのデータ量（バイト数）を示す値となる。したがっ
て、ステップSP19を終了した時点においては、レジスタ
DSPにはアッパーキーエリアFMP・Muのデータ量を示す値
が代入される。

次に、ステップSP20,21においては、上記ステップSP17,
18と同様にしてポインタP1が指示するロワーキーエリア
FMP・MlのデータがENDデータとなるまで、ポインタPlの
内容をインクリメントする処理が行われる。そして、ス
テップSP20においてENDデータが検出されると、ステッ
プSP21に移ってDSP＋（Pl＋n₁＋１）なる演算が行わ
れ、この演算結果がレジスタDSPへ代入される。この場
合、（Pl−n₁＋１）の値は第３図から分かるようにロワ
ーキーエリアFMP・Ml内のデータ量を示す値となる。し
たがって、ステップSP22の処理後におけるレジスタDSP
の内容は、アッパーキーエリアFMP・Muとロワーキーエ
リアFMP・Ml内の各データ量の和を示す値となる。

次に、ステップSP23,SP24からなるループにおいては、
上記と同様にしてペダルキーエリアFMP・Mp内のデータ
量が検出され、この値がステップSP25においてレジスタ
DSP内に加算される。そして、ステップSP26,SP27からな
るループにおいて、ソロキーエリアFMP・MS内のデータ
量が検出され、この値がステップSP28においてレジスタ
DSPに加算され、さらに、ステップSP29,SP30からなるル
ープにおいてレジストデータエリアFMP・Mu内のデータ
量が検出され、この値がステップSP31においてレジスタ
DSP内に加算される。この結果、ステップSP31の処理後
におけるレジスタDSPの内容は、上記各データエリア内
のデータ量の総和を示す内容となる。ここで、第３図に
示すエリアDEは、上記総和量を視覚的に示したものであ
る。

また、ステップSP31においては、レジスタDSPの内容、
すなわち、演奏データの総量が表示部４に表示される。

次に、ステップSP32に移りレジスタDSPの内容がレジス
タＳの内容より大きいか否かが判定される。このとき、
レジスタＳには、ステップSP15,SP16の処理により、S₁
（8K）またはS₂（32K）のいづれかの値が代入されてい
る。そして、レジスタDSP内の演奏データ総量が上記の
数値より大きければ、ステップSP32での判定が「YES」
となってステップSP33へ進む。ステップSP33では以下の
処理が行われる。

○フラグOVERに“1"が立てられる。すなわち、ステップ
SP32の判定が「YES」となる場合は、演奏データメモリ1
0内の演奏データをRAMパック20へ転送するとオーバーフ
ローしてしまう場合であるため、オーバーフローを示す
フラグOVERに“1"が立てられる。

○｛（DSP−Ｓ）/S｝＊100なる演算を行い、この演算結
果をレジスタDSPに代入する。この演算結果は、RAMパッ
ク20の容量に対し何％オーバーフローするかを示す値と
なる。

○上記処理の演算結果であるオーバーフロー率を表示部
４に表示する。この場合の表示は、ステップSP31におけ
る表示と１秒間隔で交互に行う。なお、表示部４の表示
スペースが大きい場合は、双方をスタティックに表示す
る。

○警告音を発生する。これはRAMパック20に対し演奏デ
ータをすべてセーブすることができない旨を操作者に知
らせるためである。

以上がステップSP33における処理であり、この処理の後
に、ステップSP34を介してメインルーチンに戻る。すな
わち、データ送出処理ルーチンLU3bに入る。

一方、ステップSP32において「NO」と判定された場合
は、演奏データの転送に際し、オーバーフローが生じな
い場合であるから、ステップSP33の処理を行わず、ステ
ップSP32からステップ34を介してデータ送出処理ルーチ
ンLU3bに入る。

（ii）データ送出処理ルーチンLU3b 次に、データ送出処理ルーチンLU3bについて説明する。

データ送出処理ルーチンLU3bに入ると、ポインタPu,Pl,
Pp,Ps,Prを各々初期値にセットするとともに、ワーキン
グエリア３内に設定されているデータ転送先を示すポイ
ンタＰをクリアする（ステップSP40,SP41）。次に、ス
テップSP42に移り、演奏データメモリ10をリードモード
にするとともに、RAMパック20をライトモードにする。
そして、ステップSP43に移りポインタPuが示すデータが
データENDかどうかを判定し、「NO」であればステップS
P44に移ってポインタPuが示す演奏データメモリ内のデ
ータ（この場合はアッパーキーエリアFMP・Mu内のデー
タ）をポインタＰが示すRAMパック20内の番地に転送す
る。この転送後においては、ポインタＰおよびポインタ
puをそれぞれ１インクリメントした後にステップSP43に
移る。以後は、ステップSP43における判定が「YES」と
なるまでステップSP43,SP44からなるループを循環す
る。このループの循環動作により、アッパーキーエリア
FMP・Mu内の「０」番地からエンドデータENDの手前まで
のデータが、RAMパック20内に転送される。そして、ス
テップSP43の判定が「YES」になると、ステップSP45に
移り、エンドデータENDをポインタＰが示すRAMパック20
内の番地に転送し、その後にポインタＰを１インクリメ
ントしてステップSP46に移る。

ステップSP46においては、ポインタPlが示すロワーキー
エリアFMP・Ml内のデータがエンドエータENDか否かを判
定し、エンドデータENDでなければステップSP47に移っ
てポインタPlが示すデータをポインタＰが示すRAMパッ
ク20内の番地に転送する。そして、転送後において、ポ
インタPlおよびポインタＰをともに１インクリメントし
てステップSP48に移る。ステップSP48では、RAMパック2
0が満配になったかどうかが判定される。このような判
定を行うのは、RAMパック20が8Kバイトのものであった
場合には、ロワーキーエリアFMP・Ml内のデータ転送中
にRAMパック20が満配になってしまう可能性があるため
である。前述したアッパーキーエリアFMP・Mu内のデー
タを転送する際は、ステップSP48のような判定を行わな
いが、これはアッパーキーエリアFMP・Muの容量が8Kバ
イトであるためRAMパック20が満配となる可能性がない
からである。ステップSP48の判定が「NO」であれば、再
びステップSP46に移り、以後、エンドデータENDが検出
されるか、RAMパック20が満配になるかのいづれかの状
態となるまで、ステップSP46,SP47,SP48からなるループ
を循環する。このループ循環動作により、ロワーキーエ
リアFMP・Ml内のデータがRAMパック20内に転送されてい
く。ループ循環中において、RAMパック20が満配になる
と、ステップSP48の判定が「YES」となり、ステップSP5
0に移って表示部４にエラー表示を行わせた後、メイン
ルーチンであるスイッチスキャン処理ルーチン（第４
図）に戻る。このように、ロワーキーエリアFMP・Ml内
のデータ転送中にRAMパック20が満肺になった場合は、
エラー表示をしてそれ以後のデータ転送を行わない。

一方、ロワーキーエリアFMP・Ml内のデータ転送中にRAM
パック20が満配にならなければ、ステップSP46において
エンドデータENDが検出されるまでデータ転送を行い、
これにより、ロワーキーエリアFMP・Ml内の全データがR
AMパック20内に転送される。

ステップSP46においてエンドデータENDが検出される
と、処理はステップSP49に移ってエンドデータENDをポ
インタＰが示すRAMパック20内の番地に転送し、その後
にポインタを１インクリメントする。

次に、上記ロワーキーエリアFMP・Ml内のデータ転送の
場合と同様にして、ステップSP51,SP52,SP53からなるル
ープにおいてペダルキーエリアFMP・Mp内のデータ転送
が行われ、また、ステップSP55,SP56,SP57からなるルー
プによりソロキーエリアFMP・Ms内のデータ転送が行わ
れる。この場合、各データの転送中にRAMパック20が満
配になれば、ステップSP53あるいはステップSP57におけ
る判定が「YES」となって、エラー表示後にリターンす
る（ステップSP50,SP64）。また、ステップSP54,SP58の
処理は前述したステップSP45の処理と同様である。

上述した各エリアのデータ転送が良好に行われた後は、
ステップSP59に移り、フラグOVRに“1"が立てられてい
るかどうかが判定される。この判定が「YES」の場合
は、ステップSP60に移って、表示部４によりSAVE終了表
示を行うとともに、警告音を停止した後にリターンする
（ステップSP64）。すなわち、フラグOVRが“1"の場合
は、RAMパック20がオーバーフローすることが予め判っ
ているためレジストデータの転送を行わずにメインルー
チンにリターンする。

一方、フラグOVRが“0"の場合は、ステップSP61,SP62か
らなるループにより、レジストデータエリアFMP・Mr内
のデータをRAMパック20内に転送する。そして、ステッ
プSP61において、エンドデータENDが検出されると、ス
テップSP63に移ってエンドデータENDをポインタＰが示
す番地に転送し、その後にステップSP60においてSAVE終
了表示を行ってメインルーチンに戻る。

以上がこの実施例におけるSAVE処理の内容である。上記
処理によれば、RAMパック20がオーバーフローする場合
であっても、転送不能データがレジストデータのみであ
る場合は、他のデータをそのまま転送してSAVE処理を終
了する。この場合、レジストデータは、楽音の音色等に
関するデータであるから、音色情報等は転送できないも
のの、キー情報に関するデータは転送できるため、RAM
パック20内のデータに基づく自動演奏が不能となること
はない。

一方、レジストデータ以外にも転送不能データがある場
合は、エラー表示を行い、転送不能の旨を操作者に知ら
せる。操作者は、この表示およびステップSP33のオーバ
ーフロー率表示をみて、演奏データを減らすような演奏
を再度行って演奏データメモリ10に演奏データを記憶さ
せ、この新たな演奏データによって再度SAVE処理を行う
ことができる。

また、上記処理においては、演奏データメモリ10に対し
ては、各エリア毎に読出し動作が行われるがRAMパック2
0に対しては先頭番地から順にデータ書き込みが行われ
ていく。

LOAD処理ルーチンLU4 次に、LOAD処理ルーチンについて説明する。

演奏データメモリ10の容量は、前述したように32Kバイ
トであり、RAMパック20内のデータ量と同じかそれ以上
であるから、前述したチェック処理LU3aのような処理は
不要であり、RAMパック20の接続状態が正常であれば、
直ちにLOAD処理（データ取込処理）を行う。このLOAD処
理は以下のように行われる。

すなわち、RAMパック20の先頭番地からアッパキーエリ
アFMP・Muに順次データを取り込んでいく。そして、エ
ンドデータENDが検出されると、ロワーキーエリアFMP・
Mlに対してデータ取り込みを行い、以後エンドデータEN
Dが検出される毎に、データ取り込みエリアを切り換え
てRAMパック20内のデータを読み込んでいく。この動作
を行うことにより、RAMパック20内の演奏データが全て
演奏データメモリ10に転送される。

以上がこの発明の第１の実施例の動作である。

（２）第２の実施例次に、この発明の第２の実施例について説明する。第２
の実施例が前述した第１の実施例と異なる点は、チェッ
ク処理ルーチンLU3aのみであり、以下にこの処理につい
て第８図を参照して説明する。

まず、ステップSP70より処理を開始し、ステップ71にお
いてポインタPf,レジスタN,DSPを各々クリアする。ここ
で、ポインタPf,レジスタＮは、各々この実施例におい
てワーキングエリア３内に設定されるものであり、ポイ
ンタPfは演奏データメモリ内のアクセスアドレスを指示
する。

次に、ステップSP72に移りRAMパック20の容量チェック
処理を行う。この処理は前述した第６図に示す処理と全
く同様である。ステップSP72の処理が終わると、ステッ
プSP73に移り、ポインタPfが示すデータがエンドデータ
ENDか否かが判定される。この判定が「NO」の場合は以
後「YES」となるまで、ステップSP73、ステップSP74か
らなるループを循環し、ポインタPfをインクリメントし
ていく。すなわち、アッパーキーエリアFMP・Muが番地
「０」から順にアクセスされていく。そして、ステップ
SP73においてエンドデータENDが検出されると、ステッ
プSP75に進み、レジスタＮを１インクリメントし、その
値を「１」にする。次に、ステップSP76に進むと、Ｎ＝
１か否かが判断され、この判定結果が「YES」となっ
て、ステップSP77へ進む。ステップSP77では（Pf＋１）
なる演算を行い、この演算結果をレジスタDSPに代入す
る。この時のレジスタDSPの値はアッパーキーエリアFMP
・MuのエンドデータENDの番地に対応するから、演算値
（Pf＋１）はアッパーキーエリアFMP・Muのデータ量を
示す。また、ステップSP77ではポインタPfにロワーキー
エリアFMP・Mlの先頭番地であるn₁を代入する。そし
て、ステップSP77の処理が終わると、ステップSP73、SP
74からなるループを循環し、ロワーキーエリアFMP・Ml
をその先頭番地「n₁」から順次アクセスして行く。そし
て、エンドデータENDが検出されると、ステップSP75に
おいてレジスタＮの値を「２」に増加させ、ステップSP
76,SP78を介してステップSP79に至り（DSP＋Pf−n₁＋
１）なる演算を行ってアッパーキーエリアFMP・Muおよ
びロワーキーエリアFMP・Ml内のデータ量を総和算出
し、この算出結果をレジスタDSPに代入する。

以後は、上記処理とほぼ同様にして、各エリアにおける
データ量を順次累算して行く（ステップSP81,SP83,SP8
4）。そして、ステップSP84の処理が行われると、レジ
スタDSPには演奏データの総計値（バイト数）が代入さ
れる。このステップSP84の次にステップSP85の処理が行
われるが、ステップ84の処理は前述した第５図に示すス
テップSP32,SP33からなる処理である。すなわち、オー
バフロー率の表示、フラグOVERの書き込み等が行われ
る。

以上が、第２の実施例における処理である。なお、この
実施例によれば、第８図からわかるようにチェック処理
において用いるポインタがポインタPfのみで済むという
利点がある。

（３）第３の実施例次に、第３の実施例について説明する。

この実施例においては、FMP・REC処理において、第３図
に示す各エリアにエンドデータENDを書き込んだ際に、
予め設けられたエンドアドレスデータメモリ30（第１
図、第10図参照）に対し、各エリアのデータ量を書き込
む。すなわち、（Pu＋１）、（Pl−n₁＋１）、（Pp−n₂
＋１）、（Ps−n₃＋１）、（Pr−n₄＋１）の値を、各々
データDe₀,De₁,De₂,De₃として、第10図に示すようにエ
ンドアドレスデータメモリ30のアドレス「０」〜「４」
に書き込む。また、エンドアドレスデータメモリ30のア
ドレス「５」にエンドアドレスデータENDを書き込む。

そして、チェック処理ルーチンLU3aとして、第９図に示
す処理を行う。

まず、ステップSP90より処理を開始し、ステップSP91に
おいて所定の発光ダイオードを点灯するとともに、ポイ
ンタPe、エンドアドレスデータを記憶するレジスタRD
E、ディスプレイレジスタDSP、フラグOVRを各々クリア
する。ここで、ポインタPeは、第10図に示すように、エ
ンドアドレスデータメモリ10のアクセスアドレスを指示
するポインタである。次に、ステップSP92に移り、RAM
パック20の容量チェック処理を行う。この処理は、第６
図に示す処理と全く同様の処理である。そして、ステッ
プSP63に移りポインタPeが示すデータがエンドデータEN
Dかどうかを判定する。この判定が「NO」の場合は、ス
テップSP94に移り、レジスタRDEにポインタPeが示すデ
ータの値を加算し、その後にポインタPeを１インクリメ
ントしてステップSP93に戻る。以後、ステップSP93にお
いてエンドデータENDが検出されるまで、ステップSP93,
SP94からなるループを循環する。したがって、このルー
プの循環中においては、第10図に示す各番地内のデータ
De₀,De₁,De₂,De₃が順次累算されていく。そして、ステ
ップSP93においてエンドデータENDが検出されると、ス
テップSP95に移り、レジスタRDEの内容をレジスタDSPに
代入する。このステップSP95の処理によれば、レジスタ
DSP内には演奏データメモリ10内の全データ量に対応す
る値が代入される。ここで、必要であれば、レジスタDS
Pの内容を表示部４に表示する。次に、ステップSP96に
移るが、このステップの処理は、第５図に示すステップ
SP32とステップSP33の処理と同様である。

以上が第３の実施例の主な処理であり、上記処理以外
は、前述した第１の実施例と同様である。この実施例に
おいては、第９図に示すフローチャートから判るように
チェック処理が極めて高速に行われる利点がある。

なお、上記実施例においては、ステップSP95におけるレ
ジスタDSPの内容表示を省略してもよい。

（４）第４の実施例次に、第４の実施例について説明する。

この実施例においては、前述した第１〜第３の実施例と
異なり、演奏データメモリ10のメモリマップが第11図に
示すように設定されている。この図においてFMP・Mfで
示されるエリアはキーデータが記憶されるエリアであ
り、先頭番地は「０」番地となっている。また、FMP・M
rで示されるエリアはレジストデータが記憶されるエリ
アであり、先頭番地は「ｎ」となっている。

そして、FMP・REC処理は、次のように行われる。まず、
キーイベントが発生すると、そのタイミングをキーデー
タエリアFMP・Mfに書き込み、次いで、ポインタP_Fを１
進ませて、パートデータ、オン／オフデータおよび音高
データ（これら合わせて１バイト）を書き込む。ここ
で、パートデータとは、アッパーキー、ロワーキー……
等のパートを示すデータである。この書き込み処理を、
イベントが発生する毎に行う。また、レジストデータの
書き込みも、上記キーデータの場合と同様にして行われ
る。

次に、この実施例のSAVE処理について第12図に示すフロ
ーチャートを参照して説明する。

ステップSP100より動作が開始されると、ステップSP101
において所定の発光ダイオードを点灯させるとともに、
ポインタP_F、フラグOVR、レジスタDSPをクリアし、ま
た、ポインタPrにｎを代入する。次に、ステップSP102
に移り、RAMパック20の容量チェック処理を行った後
（第６図参照）、ステップSP103に移ってP_F＞ｋとなっ
ているかどうかの判定を行う。この判定におけるＳには
すでにRAMパック20の容量値が代入されている。ステッ
プSP103の判定が「NO」の場合は、ステップSP104に移り
ポインタP_Fが示すデータがエンドデータENDかどうかが
判定される。この判定が「NO」の場合は、ステップSP10
5に移りポインタP_Fを１進めて再びステップSP103に移
る。以後は、ステップSP103あるいはステップSP104で
「YES」となるまでループl1を循環する。ループl1循環
中においてステップSP103の判定が「YES」となると、ス
テップSP106においてエラー表示を行った後、メインル
ーチンに戻る（ステップSP107）。ステップSP103の判定
の意味は、キーデータエリアFMP・Mfのデータ量がRAMパ
ック20の容量を超えているかどうかを判定する処理であ
り、超えている場合は演奏データの転送が不能であると
してエラー表示を行う。

また、ループl1の循環中にステップSP104で「YES」と判
定された場合には、（P_F＋１）なる演算を行って、レジ
スタDSPに演算結果を代入する。すなわち、キーデータ
エリアFMP・Mfのデータ量を代入する。次に、ステップS
P109においては、上記ステップSP104,SP105,SP108とほ
ぼ同様の処理により、レジストデータエリアFMP・Mr内
のデータ量が検出される。そして、ステップSP110にお
いては、第５図に示すステップSP32,SP33と同様の処理
が行われ、次いで、ステップSP111においてポインタ
P_F、Ｐがクリアされ、ポインタPrにｎが設定される。次
に、ステップSP112,SP113においてRAMパック20の接続状
態のチェック処理を行った後、ステップSP114に移って
演奏データメモリ10をリードモード、RAMパック20をラ
イトモードにする。そして、ステップSP115,SP116のル
ープによりキーデータエリアFMP・Mf内のデータをRAMパ
ック20の先頭番地から順に転送する。ステップSP115で
エンドデータが検出されると、ステップSP117に移って
エンドデータENDをポインタＰが示す番地に転送し、さ
らに、ポインタＰを１進める。次に、ステップSP118に
おいては第７図に示すステップSP59〜SP63と同様の処理
が行われ、その後においてメインルーチンにリターンす
る（ステップSP64）。

以上が第４実施例の処理である。なお、この実施例にお
いては、ステップSP100〜ステップSP110がチェック処理
LU3aに対応し、ステップSP111〜ステップSP118がデータ
送出処理LU3bに対応する。

（５）各実施例の変形例次に、上記各実施例における種々の変形例について説明
する。

上記各実施例においては、スイッチFMP・RECが押され
た後にスイッチU,L,P……等が押されると、押されたス
イッチに対応するパートデータの記憶が除外されるよう
にしたが、これに代えて、スイッチFMP・RECが押される
と、演奏データメモリ10のライトモードをイネーブルと
し、以後スイッチU,L,P……が押される毎に押されたス
イッチに対応するパートのデータの記憶を順次追加する
ように構成してもよい。

上記各実施例においては、RAMパック20の容量不足の
時において優先して転送するデータはレジストデータを
除くキーデータであったが、いずれのデータを優先転送
するかは任意に設定してよい。例えば、アッパーキーデ
ータ、ロワーキーデータ、ペダルキーデータ、ソロキー
データのいずれか１〜３のデータを優先転送するように
予め設定してもよい。

また、データ転送の対象は、上記各実施例のような自
動演奏データに限らない。例えば、楽器の音色データ
（音色パラメータ）を転送するシステムとして構成して
もよい。すなわち、アッパーキー、ロワーキー、ペダル
キー、ソロキーおよびリズム音源の各音色を特定するデ
ータをそれぞれグループ分けし、これらのグループのい
ずれかを優先転送データ、他を切り捨てデータとして設
定することができる。この場合は、特にRAMパックとし
て小容量のものが接続されているときに好適である。

また、グループ分けしたデータをRAMパックに転送す
る際、すなわち、アッパーキーデータ、ロワーキーデー
タ、ペダルキーデータ……等を転送する際において、各
グループのエンドデータENDのアドレスから転送し得る
最大のグループ数を検出することもできる。なお、この
ような処理は、実施例の説明からも解るように容易であ
る。そして、上記処理を行った場合はRAMパックの容量
に合わせた極めて効率のよいデータ転送を行うことがで
きる。

さらに、グループ分けするデータとしては、第１曲目
の演奏データ、第２曲目の演奏データ……というように
曲毎に分けることも可能である。この場合は転送し得る
曲数だけ転送するように構成してもよい。

また、上記と同様に１曲中の第１楽章、第２楽章…
…というように楽章毎の演奏データをグループ分けして
もよい。

前述した実施例においては、オーバーフローの率を数
値によりパーセント表示したが、これに代えて、表示部
４として多色発光ダイオードを用い、色によるオーバー
フロー表示を行ってもよい。例えば、100％オーバーな
ら黄色、200％オーバーなら赤色、100％以下なら緑色等
の表示を行うようにしてもよい。また、その間例えば、
130％オーバーなら黄色と赤色の中間色にするというよ
うに連続的に色変化する特定の１色として表示を行うよ
うにしてもよい。

「発明の効果」以上説明したように、この発明によれば、転送指示手段
が内部記憶手段に記憶されている演奏データの転送を指
示すると、判定手段が外部記憶手段の記憶容量を判定
し、転送制御手段が判定された記憶容量に応じて前記内
部記憶手段から前記演奏データの全部あるいは前記演奏
データの一部を読み出して前記外部記憶手段へ転送する
ので、内部記憶手段より小さい記憶容量の外部記憶手段
を用いた場合でも、転送エラーを起こすことがなく、転
送用に作成した演奏データを無駄にすることもなくな
る。しかも、内部記憶手段よりも記憶容量が小さい比較
的安価な外部記憶手段を用いることが可能となることか
ら、コスト低減を図ることもできる。

【図面の簡単な説明】

第１図はこの発明の第１の実施例の構成を示すブロック
図、第２図は同実施例におけるパネル面を示す正面図、第３図は同実施例における演奏データメモリ10のメモリ
マップ、第４図は同実施例におけるスイッチスキャン処理を示す
フローチャート、第５図は同実施例におけるチェック処理ルーチンを示す
フローチャート、第６図は同実施例におけるRAMパック容量チェック処理
を示すフローチャート、第７図は同実施例におけるデータ送出処理を示すフロー
チャート、第８図はこの発明の第２の実施例におけるチェック処理
を示すフローチャート、第９図はこの発明の第３の実施例におけるチェック処理
を示すフローチャート、第10図は同実施例におけるエンドアドレスデータメモリ
30のメモリマップ、第11図はこの発明の第４の実施例における演奏データメ
モリ10のメモリマップ、第12図は同実施例におけるSAVE処理を示すフローチャー
トである。１……CPU（中央処理装置）、２……プログラムメモ
リ、３……ワーキングエリア（以上１〜３は書込制御
部、転送制御部）、５……キースイッチ部（入力用キ
ー）、10……演奏データメモリ（内部記憶手段）、12…
…楽音発生回路（楽音信号発生手段）、13……リズム音
発生回路（楽音発生手段）、20……RAMパック（外部記
憶手段）、30……エンドアドレスデータメモリ（転送制
御部）。

Claims

【特許請求の範囲】

【請求項１】楽器本体内に設けられ、演奏データを記憶
する内部記憶手段と、前記楽器本体と着脱自在に構成さ
れる外部記憶手段とを有する電子楽器において、前記演奏データの転送を指示する転送指示手段と、前記転送指示手段によって転送が指示された場合、前記
外部記憶手段の記憶容量を判定する判定手段と、この判定手段によって判定された記憶容量に応じて前記
内部記憶手段から前記演奏データの全部あるいは前記演
奏データの一部を読み出して前記外部記憶手段へ転送す
る転送制御手段とを具備することを特徴とする電子楽器。
【請求項２】前記演奏データは、少なくとも、演奏操作
に対応するキー操作データと発生すべき楽音の属性を表
わすレジストレーションデータとから構成され、前記演奏データの一部とは、前記演奏データから前記レ
ジストレーションデータを除外したものであることを特
徴とする特許請求の範囲第１項記載の電子楽器。