JPH0690851B2

JPH0690851B2 - 磁気記録再生装置

Info

Publication number: JPH0690851B2
Application number: JP58178989A
Authority: JP
Inventors: 裕隆倉田
Original assignee: Kenwood KK
Current assignee: Kenwood KK
Priority date: 1983-09-27
Filing date: 1983-09-27
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: JPS6070552A

Description

【発明の詳細な説明】本発明は固定ヘッドを備え、異なるサンプリング周波数
で符号化されたPCM信号を同一信号処理処理系で処理し
得るようにした磁気記録再生装置に関する。

複数の固定ヘッドを備えて音声信号を変換したPCM信号
を記録、再生する磁気記録再生装置において、入力信号
を標本化する際のサンプリング周波数については種々の
ものが存在し、サンプリング周波数に統一はない。

異なる周波数でサンプリングされ符号化されたPCM信号
を同一伝送系および信号処理系で処理し得れば極めて好
都合である。

（発明の目的）本発明は上記にかんがみなされたもので、サンプリング
周波数の差異にかかわらず、同一信号処理系で処理し得
る磁気記録再生装置を提供することを目的とする。

（発明の構成）本発明はアナログ信号をPCM符号に変換して磁気記録媒
体に記録し、記録PCM符号を検出してアナログ信号に再
生する磁気記録再生装置において、再生のとき磁気記録媒体に記録されているサンプリング
周波数情報にしたがって周波数特性を変えて磁気テープ
信号伝送帯域内の周波数を平坦にするイコライザ増幅器
と、前記イコライザ増幅器の出力パルス幅を所定の幅ま
で狭めるパルススリミング回路と、前記パルススリミン
グ回路の出力を積分する積分回路とからなる波形等化手
段と、前記積分回路の出力から直流再生をするための直流再生
回路と、前記積分回路の出力と前記直流再生回路の出力
とを比較するレベル比較回路とからなる波形整形手段
と、前記波形整形手段の出力に基づき前記磁気記録媒体の走
行速度を制御する走行速度制御手段と、前記波形整形手段の出力に基づき信号処理系の信号処理
速度を制御する信号処理速度制御手段と、を備えたこと
を特徴とするものである。

以下、本発明を実施例により説明する。

第１図（ａ）、（ｂ）および（ｃ）は本発明の一実施例
の構成を示すブロック図であり、第１図（ａ）は記録系
を、第１図（ｂ）および（ｃ）は再生系をそれぞれ示し
ており、磁気テープ駆動系は同一であり再生系にのみ示
してある。

本発明の一実施例において、２チャンネルのアナログ音
声信号をPCM符号に変換して記録再生する場合を例に説
明する。

まず記録系について説明する。入力端子INL、INRにそれ
ぞれ供給された左、右チャンネルのアナログ音声信号は
バッファ増幅器１、２にそれぞれ供給し、バッファ増幅
器１の出力は折り返し雑音を防止するためのローパスフ
イルタ3-1〜3-3に供給してある。ローパスフイルタ3-1
〜3-3はそれぞれサンプリング周波数fs1、fs2、fs3（た
とえば48kHz、44.1kHz、32kHz）に対応してその通過帯
域特性が設定してある。同様にバッファ増幅器２の出力
は同様にローパスフイルタ4-1〜4-3に供給してある。ロ
ーパスフイルタ4-1〜4-3はローパスフイルタ3-1〜3-3と
同様に構成してある。

ローパスフイルタ3-1〜3-3の出力はサンプリング周波数
に対応した切替信号により切替えられる切替スイッチ回
路S1に供給し、サンプリング周波数に対応してローパス
フイルタ3-1、3-2、3-3の出力中の１つを選択して利得
可変のバッファ増幅器５に供給し、バッファ増幅器５の
出力はサンプルアンドホールド回路７に供給してある。
同様にローパスフイルタ4-1〜4-3の出力はサンプリング
周波数に対応した切替信号により切替えられる切替スイ
ッチ回路S2に供給し、サンプリング周波数に対応してロ
ーパスフイルタ4-1、4-2、4-3の出力中に１つを選択し
て利得可変のバッファ増幅器６に供給し、バッファ増幅
器６の出力はサンプルアンドホールド回路８に供給して
ある。

バッファ増幅器５および６はサンプリング周波数に対応
してその利得が切替制御される。

サンプルアンドホールド回路７、８の出力はそれぞれ各
別にA/D変換器９、10に供給してある。A/D変換器９、10
の出力は記憶回路13に供給して記憶させる。記憶回路13
に記憶されたデータは所定の順序でＰ検査ワード発生器
11及びＱ検査ワード発生器12に送られ、Ｐ検査ワード及
びＱ検査ワードを演算発生し、発生されたＰ検査ワード
及びＱ検査ワードを記憶回路13に供給して記憶させる。
そして読み出し順序を変更することによりPCM符号をイ
ンタリーブする。ここでＰ検査ワード発生器11及びＱ検
査ワード発生器12へ記憶回路13からデータを転送させる
アドレス発生回路及びＰ検査ワード発生器11及びＱ検査
ワード発生器12から記憶回路13へ転送するためのアドレ
ス発生回路および記憶回路13の書き込みアドレス発生回
路および読み出しアドレス発生回路は省略してある。

一方、19はサンプリング周波数に対応してシステム制御
回路14から出力される制御信号を受けてサンプリング周
波数に対応したサンプリング周波数情報としての識別符
号、たとえばfs1＝48kHzに対しては“01"の、fs2＝44.1
Hzに対しては“10"の、fs3＝32kHzに対しては“11"の識
別符号を出力するサンプリング周波数識別符号発生回路
であり、20はシステム制御回路14から出力される制御信
号を受けてサブ符号、たとえばPCM符号に対応する曲番
号に対応させた符号PCM符号のビット数を示す符号およ
び時間等に対応させた符号を出力するサブ符号発生回路
である。

サンプリング周波数識別符号発生回路19の出力はエラー
訂正符号を発生し識別符号に付加するエラー訂正符号発
生回路21に供給し、エラー訂正符号発生回路21の出力お
よびサブ符号発生回路20の出力はセレクタ22に供給して
時間的に選択のうえ記憶回路13に供給して記憶させる。

記憶回路13から読み出したデータはデマルチプレクサ25
に供給し、記録部30-1〜30-17に配分供給してある。本
実施例においては磁気ヘッドが18トラックを有する場合
を示しており、記録磁気ヘッドを40-1〜40-18と記し、
再生磁気ヘッドを50-1〜50-18と記し同一サフィックス
の磁気ヘッドは対応している。

デマルチプレクサ25から出力されたインタリーブされた
PCM符号は記録部30-1〜30-12に、Ｐ検査ワードは記録部
30-13、30-14に、Ｑ検査ワードは記録部30-15、30-16
に、サンプリング周波数識別符号およびサブ符号とは記
録部30-17にそれぞれ供給してある。

記録部30-1はデマルチプレクサ25からの出力を受けてCR
C符号を発生するCRC符号発生回路31-1、フレーム同期符
号を発生するフレーム同期符号発生回路32-1、33-1、記
録のための変調をする変調器34-1、記録増幅器35-1を備
えており、フレーム同期符号発生回路32-1の出力、デマ
ルチプレクサ25の出力およびCRC符号発生回路31-1の出
力はセレクタ33-1に供給して順次出力して変調器34-1に
供給し、変調する。変調器34-1の出力は記録増幅器35-1
に供給し、増幅器34-1の出力は磁気ヘッド40-1に供給し
てある。記録部30-2〜30-17は記録部30-1と同様に構成
してあり、記録部30-2〜30-17の出力はそれぞれ各別に
磁気ヘッド40-2〜40-17に供給してある。

したがって同期符号、インタリーブされたPCM符号およ
びCRC符号を変調した信号が磁気ヘッド40-1〜40-12に供
給され、同期符号、Ｐ検査ワードおよびCRC符号を変調
した信号が磁気ヘッド40-13、40-14に供給され、同期符
号、Ｑ検査ワードおよびCRC符号を変調した信号が磁気
ヘッド40-15、40-16に供給され、同期符号、サンプリン
グ周波数識別符号、サブ符号およびCRC符号を変調した
信号が磁気ヘッド40-17に供給されることになる。

磁気ヘッド40-18に供給する信号については後述する。

システム制御回路14はキースイッチ15から供給されたサ
ンプリング周波数指定信号により、サンプリング周波数
に対応して定めた切替信号を切替スイッチ回路S1、S2に
および利得切替信号としてバッファ増幅器５、６に供給
する。システム制御回路14はサンプリング周波数に対応
して定めた制御信号をマスタ発信器16、タイミングパル
ス発生器17、テープ走行基準信号発生器18、サンプリン
グ周波数識別符号発生回路19、後述するテープ走行参照
信号発生器102および再生記録切替スイッチ28-1を介し
て速度参照電圧発生器153に供給する。

またシステム制御回路14はキースイッチ15から供給され
たサブ符号指定信号によりサブ符号発生信号を供給す
る。

制御信号を受けたマスタ発振器16はサンプリング周波数
に対応した周波数の発振をする。タイミングパルス発生
器17はマスタ発振器16の出力とシステム制御回路14から
の制御信号とを受けて指定されたサンプリング周波数fs
1、fs2またはfs3の出力をサンプルアンドホールド回路
７および８に出力するとともに、サンプリング周波数に
対応した所定のタイミングパルスをA/D変換器９および1
0、Ｐ検査ワード発生回路11およびＱ検査ワード発生回
路12、記憶回路13の書き込みアドレス発生器および読み
出しアドレス発生器、マルチプレクサ25、CRC符号発生
回路31-1〜31-17、フレーム同期符号発生回路32-1〜32-
17、セレクタ33-1〜33-17、変調器34-1〜34-17サンプリ
ング周波数識別符号発生回路19、サブ符号発生回路20、
エラー訂正符号発生回路21、セレクタ22に供給する。

システム制御回路14からの制御信号とマスタ発振器16の
出力を受けたテープ走行基準信号発生回路18はサンプリ
ング周波数に比例した周波数のテープ走行基準信号を出
力し、テープ走行基準信号は記録増幅器26に供給する。
記録増幅器26の出力は磁気ヘッド40-18に供給してあ
る。

23および24は非伝送ビット“0"にする非伝送ビット制御
回路であり、たとえばA/D変換器９および10の出力がた
とえば16ビットのときにおいて、14ビットの伝送をする
ときA/D変換器９および10の出力の下位２ビットを削除
し、A/D変換器９および10の下位２ビットの出力に相当
するビットのところに“0"を挿入するように構成してあ
り、キースイッチ15からのワード当りのビット数指示信
号を受けたシステム制御回路14の出力で制御される。

つぎに磁気テープ46の走行系について説明する（第１図
（ｂ）参照）。システム制御回路14からの制御信号とマ
スタ発振器16の発振出力とを受けてテープ走行参照信号
を発生するテープ走行参照信号発生回路102は比較回路4
1に供給し、比較回路41の出力はサーボ増幅器42に供給
してある。サーボ増幅器42の出力は駆動回路43に供給し
てあり、駆動回路43の出力はキャプスタンモータ44に供
給してあって、駆動回路43の出力によりキャブスタンモ
ータ44を駆動する。45はキャプスタンである。キャプス
タンモータ44にはパルスゼネレータ154が機械的に連結
してあり、パルスゼネレータ154の出力は再生録音切替
スイッチ28-2を介して比較回路41に供給してある。また
パルスゼネレータ154の出力は再生録音切替スイッチ28-
2を介して周波数−電圧変換機155に供給してあり、周波
数−電圧変換機155の出力および速度参照電圧発生器153
の出力電圧はサーボ増幅器42に供給し、両者の電圧が一
致し、かつ比較回路41の両入力の位相が一致するように
サーボ増幅器42でキャプスタンモータ44を制御する。

なお、再生記録切替スイッチは前記した再生記録切替ス
イッチ28-1、28-2以外は省略してある。

つぎに再生系について説明する。磁気ヘッド50-18で検
出した信号は、サンプリング周波数に比例した周波数の
テープ走行基準信号であり、増幅器100に供給してあ
る。増幅器100の出力はテープ走行基準信号再生回路101
に供給し、テープ走行基準信号再生回路101の出力は再
生記録スイッチ28-2を介して比較回路41に供給してあ
る。一方、後述するコントロール信号発生回路115から
の出力はシステム制御回路14からの出力に代ってテープ
走行参照発生回路102に供給してあり、コントロール信
号発生回路115からの出力は再生記録切替スイッチ28-1
を介して速度参照電圧発生器153に供給してある。

103はサンプリング周波数識別符号およびサブ符号復調
装置である。磁気ヘッド50-17で検出した信号は増幅器1
04に供給してある。磁気ヘッド50-17で検出した信号中
にはサンプリング周波数識別符号およびサブ符号等が含
まれている。増幅器104の出力は波形等化回路105に供給
してあり、波形等化回路105の出力は波形整形回路106に
供給してある。波形整形回路106の出力はビット同期検
出回路107、フレーム同期検出回路108および復調器109
に供給してある。

第２図は波形等化回路105、波形整形回路106の一例を示
している。波形等化回路105はコントロール信号発生回
路115からの信号すなわちサンプリング周波数識別符号
の内容によってリニアフエイズを保持しながら周波数特
性を変えて磁気テープ信号伝送帯域内の周波数を平坦に
するイコライザ増幅器105-1と、サンプリング周波数識
別符号の内容に下って遅延回路の遅延時間を設定してイ
コライザ増幅器105-1の出力のパルス幅を必要とする幅
まで挟ばめる。パルススリミング回路105-2、パルスス
リミング回路105-2の出力を積分する積分回路105-3とか
らなっている。一方、波形整形回路106は波形等化回路1
05の出力信号から直流再生をするための直流再生回路10
6-1および波形等化回路105の出力と直流再生回路106-1
の出力とを比較する電圧比較回路106-2とからなってい
る。

第３図はビット同期検出回路107を示している。ビット
同期検出回路107は波形整形回路106の出力を受けてその
出力のエッジ部発生のとき分周器107-4の出力から作っ
た信号のエッジ部を抽出するエッジ抽出回路107-5と、
波形整形回路106の出力のエッジとエッジ抽出回路107-5
で抽出した分周器107-4の出力から作った信号のエッジ
との位相を比較する位相比較回路107-1、位相比較回路1
07-1の位相比較出力を増幅する誤差増幅器107-2、サン
プリング周波数検知符号の内容によって自走周波数が制
御されかつ誤差増幅器107-2の出力で発振周波数が制御
される電圧制御発信器（VCO）107-3、VCO107-3の出力を
分周する分周回路107-4からなるPLL回路で構成してあ
る。

復調器107の出力およびビット同期検出回路107の出力は
サンプリング周波数識別符号検出回路110に供給してあ
り、サンプリング周波数識別符号を検出する。識別符号
検出回路110の出力はエラー訂正回路112に供給してあっ
て、サンプリング周波数検知符号のエラー訂正をする。
エラー訂正回路112の出力はサンプリング周波数識別符
号を判別する符号判別回路113に供給し、符号判別回路1
13の出力はサンプリング周波数検知符号に対応する符号
が少なくとも１回以上出力されたかを検出する検知回数
カウンタ114およびＮ回以上出力されたかを検出してサ
ンプリング周波数検知符号の内容に対応した出力を発生
するコントロール信号発生回路115に供給してある。コ
ントロール信号発生回路115の出力は波形等化回路105、
127-1〜127-16、ビット同期検出回路107、129-1〜129-1
6、制御回路116、マスタ発振器16、後述するデコータ14
8、D/A変換器142、143“0"セット151、152およびタイミ
ングパルス発生回路118に供給してある。但しD/A変換器
142、143および“0"セット151、152は制御回路124から
コントロール信号を受ける方法もある。

第４図は、符号判別回路113、検知回数カウンタ114およ
びコントロール信号発生回路115のブロック図を示して
いる。

符号判別回路113はエラー訂正回路112からの出力をパラ
レルデータに変換するシリアル／パラレル変換器113-
1、シリアル／パラレル変換器113-1の出力からサンプリ
ング周波数fc1、fc2、fc3に対応するサンプリング周波
数識別符号をそれぞれ判別するデータ検出回路113-2〜1
13-4とからなっている。データ検出回路113-2〜113-4は
それぞれサンプリング周波数識別符号“01"、“10"、
“11"の高電位側を端子G11側に、サンプリング周波数識
別符号“01"、“10"、“11"を端子G12側にそれぞれ出力
する。

検知回数カウンタ114はデータ検出回路113-2、113-3、1
13-4のそれぞれの端子G11側の出力を少なくとも１回カ
ウントするカウンタ114-1、114-2、114-3、制御回路116
から出力される強制的にテープ速度を指示するデータを
受けてその立上りを検出しカウンタ114-1〜114-3をリセ
ットする立上り検出回路114-4とからなっているカウン
タ114-1〜114-3の出力はそれぞれコントローラ116へ供
給する。

コントロール信号発生回路115はデータ検出回路113-2、
113-3、113-4のそれぞれの端子G11側の出力をカウント
するＮ進カウンタ115-1〜115-3と、Ｎ進カウンタ115-1
〜115-3がＮカウントしたときの出力で切替えられさ切
替スイッチ回路115-5〜115-7と、切替スイッチ回路115-
5〜115-7を介して出力されたデータ検出回路113-2〜113
-4の端子G12側の出力をラッチするラッチ回路115-8とを
備えている。コントロール信号発生回路115はまた、制
御回路116からの再生指示パルスを受けるオア回路115-9
〜115-11、115-22を備えており、オア回路115-9にはさ
らにカウンタ115-2および115-3の出力が供給してあり、
オア回路115-10にはさらにカウンタ115-1および115-3の
出力が供給してあり、オア回路115-11にはさらにカウン
タ115-1および115-2の出力が供給してあって、オア回路
115-9〜115-11の出力はそれぞれ各別にカウンタ115-1〜
115-3によりセット信号として供給して出力を発生して
いないカウンタをリセットする。カウンタ115-1〜115-3
の出力はオア回路115-12に供給し、オア回路115-12の出
力は遅延回路115-13に供給し遅延回路115-13の出力はコ
ントローラ116へ供給しまたラッチ回路115-8にラッチパ
ルスとして供給するとともに、スイッチ回路115-14およ
び115-15に切替信号として供給してラッチ回路115-8の
出力をスイッチ回路115-14を介してコントロール信号発
生回路115の出力として出力する。制御回路116から出力
されたテープ速度を強制的に指示するデータはパターン
検出回路115-16に供給しパターン検出回路115-16に設定
してパターンたとえばfs3＝32kHzに対するパターンを検
出し、パターン検出回路115-16の出力は状態カウンタ11
5-17に供給して２回カウント出力をコントローラ116お
よび自動停止表示回路117に供給する。制御回路116から
の再生指示パルスは微分回路115-18で微分した出力でカ
ウンタ115-17をリセットする。

エラー訂正回路112からのエラー検出出力はオア回路115
-19を介してロフリップフロップ回路115-20にクロック
パルスとして供給し、フリップフロップ回路115-20の出
力はエラー回数をカウントするＭ進カウンタ115-21に供
給する。エラー回数をＭ回カウントしたカウンタ115-21
の出力はオア回路115-22に供給し、オア回路115-22の出
力を微分回路115-23で微分し、この微分出力でラッチ回
路115-8をリセットする。

一方、フレーム同期検出回路108で検出したフレーム同
期出力と同じようにフレーム毎に発生する信号をフリッ
プフロップ回路115-20にリセット信号として供給してあ
り、状態カウントをフレーム毎にリセットする。フレー
ム同期出力と同じようにフレーム毎に発生する信号を同
時にアンド回路115-24に供給し、アンド回路115-25の出
力は微分回路115-25で微分し、微分出力でカウンタ115-
21をリセットし、フレーム毎にカウンタ115-21の出力を
リセットさせる。一方、フリップフロップ回路115-20の
出力を反転した出力はアンド回路115-24に供給してあっ
て、エラーが検出されているときにフレーム毎に発生さ
れる信号によるカウンタ115-21のリセットを禁止する。

復調器109の出力、ビット周期検出回路107の出力（以下
ビット同期信号）およびフレーム同期検出回路108の出
力（以下フレーム同期信号）はサブ符号デコーダ119に
およびCRC検出回路120に供給してあり、復調器109の出
力からサブ符号を検出し、サブ符号はサブ符号レジスタ
122に供給する。CRC検出回路120はサブ符号の誤りを検
出して誤りが検出された時にはCRCポインタレジスタ121
に誤っていることを示すポインタを供給しCRCポインタ
レジスタ121はそのポインタを記憶するCRCポインタ121
の出力はサブ符号レジスタ122に供給してCRCポインタレ
ジスタにポインタが無ければサブ符号レジスタは誤り検
査したサブ符号を制御回路124及び表示回路123に送り、
ポインタがあればポインタが立つ前の誤りが検出されな
かったサブ符号を制御回路124および表示回路123に送
る。サブ符号レジスタ122の出力は表示回路123および制
御回路124に供給してあって、サブ符号レジスタ122に置
数されたサブ符号の内容を表示回路123で表示し、サブ
符号の内容に応じて制御回路124を制御し、制御回路124
の出力で、たとえば曲番号選択等を行なう。

また、タイミングパルス発生回路111は、ビット同期検
出回路107で検出されたビット同期信号およびフレーム
同期検出回路108で検出したフレーム同期信号を受けて
フレーム同期検出回路108、復調器109、識別符号検出回
路110、エラー訂正回路112、コード判別回路113、コン
トロール信号発生回路115にそれぞれ、ビット同期検出
回路107の出力に対応したタイミングパルスを供給す
る。

また、磁気ヘッド50-1〜50-16で検出した出力は再生部1
25-1〜125-16にそれぞれ各別に供給してある。

再生部125-16は磁気ヘッド50-16からの検出出力を増幅
する増幅器126-16増幅器126-16の出力を等化する波形等
化回路127-16、波形等化回路127-16の出力を整形する波
形回路128-16、波形整形回路128-16の出力からビット同
期信号、フレーム同期信号をそれぞれ検出するビット同
期検出回路129-16、フレーム同期検出回路130-16、波形
整形回路128-16の出力を復調する復調器131-16、ビット
同期検出回路129-16で検出したビット同期信号およびフ
レーム同期信号検出回路130-16で検出したフレーム同期
信号からタイミングパルスを発生するタイミングパルス
発生回路132-16を備えており、これらは符合復調装置10
3と同様である。波形整形回路128-16の出力はCRC検出回
路133-16に供給してある。一方、復調器131-16の復調出
力はレジスタ134-16に供給してあって、レジスタ104-16
はCRC検出回路133-16により誤り検査をしたデータを一
時記憶すると共にCRC検出回路133-16から出力されるポ
インタをそのデータと対に記憶し記憶回路135-16へデー
タとポインタを送る。レジスタ134-16の出力は記憶回路
136-16に、書き込みアドレス発生回路136-16により指定
されたアドレスに順次記憶させるようにしてある。また
再生部125-16には書き込みアドレス発生回路136-16の発
生アドレスを受けて後述する読み出しアドレス発生回路
138を制御して記憶回路136-16に書き込みを優先させる
書き込み優先指示回路を備えている。タイミングパルス
発生回路132-16はフレーム同期検出回路130-16、復調器
131-16、CRC検出回路133-16、レジスタ134-16、書き込
みアドレス発生回路136-16にそれぞれ、ビット同期検出
回路129-16で検出したビット同期信号の周波数に対応し
たタイミングパルスを供給する。

再生部125-1〜125-15は再生部125-16と同様に構成して
あり、再生部12-1〜125-12はそれぞれ磁気ヘッド50-1〜
50-12の検出出力を受け、記憶回路135-1〜135-12にPCM
符号を記憶し、再生部125-13〜125-16は磁気ヘッド50-1
3〜50-16の検出出力を受け、記憶回路135-13〜135-16に
それぞれＰ検査ワードデータ、Ｑ検査ワードデータを記
憶するようにしてある。

データ読み出し指示信号を発生しかつデインタリーブ制
御信号を発生する読み出し指示信号発生回路139はその
データ読み出し指示信号を読み出しアドレス発生回路13
8に供給し、読み出しアドレス発生回路138はサンプリン
グ周波数に対応した周期で読み出しアドレスを記憶回路
135-1〜135-16に供給してある。記憶回路135-1〜135-16
から読み出したデータはデインタリーブ回路140に供給
し、デインタリーブ回路140に書き込まれたデータはエ
ラー訂正回路156に所定の順序で取り込まれエラー訂正
を受けデインタリーブ回路140でデインタリーブされて
エラー訂正回路141へ供給される。

一方、タイミングパルス発生器118はコントロール信号
発生回路115の出力およびマスタ発信器16の出力を受け
て、読み出し指示アドレス発生回路138、読み出し指示
信号発生回路139、デインタリーブ回路140、エラー訂正
回路156、エラー補正回路141、D/A変換器142、143、デ
グリッチャ144、145にそれぞれ、サンプリング周波数に
対応したタイミングパルスを出力する。

エラー訂正回路156でエラー訂正しきれない状態の時は
エラー補正回路141にて補正し、補正を必要としないと
きは補正せず、エラー補正回路141の出力の左側音声に
対するPCM符号はD/A変換器142に供給し、右側音声に対
するPCM符号はD/A変換器143に供給してある。D/A変換器
142の出力はデグリッチャ144を介してローパスフイルタ
146-1〜146-3に供給してあり、D/A変換器143の出力はデ
グリッチャ145を介してローパスフイルタ147-1〜147-3
に供給してある。ここでローパスフイルタ146-1〜146-
3、147-1〜147-3はサンプリング周波数に対応してその
周波数特性が設定してある。

コントロール信号発生回路115の出力はデコーダ148に供
給してあって、デコーダ148の出力はローパスフイルタ1
46-1〜146-3の出力の１つを選択する切替スイッチ回路
Ｓ′１およびローパスフイルタ147-1〜147-3の出力の１
つを選択する切替スイッチ回路Ｓ′２に供給してあっ
て、サンプリング周波数識別符号に対応してローパスフ
イルタ146-1〜146-3の出力を選択し、ローパスフイルタ
147-1〜147-3の出力を選択する。

切替スイッチ回路Ｓ′、Ｓ′２の出力はデコーダ148の
デコード出力によりサンプリング周波数識別符号に対応
して利得が切替えられる利得可変のバッファ増幅器14
9、150にそれぞれ供給して増幅のうえ、左、右チャンネ
ルの出力端子OL、ORに供給してある。

またD/A変換器142および143にはコントロール信号発生
回路115の出力を受けてコントロール信号発生回路115の
出力がサンプリング周波数32kHzに対応する出力のときP
CM符号の下位２ビットを“0"に設定する非伝送ビット設
定器の出力が供給してある。

一方、非伝送ビット設定器151、152はコントロール信号
発生回路115の出力を受けてコントロール信号発生回路1
15の出力がサンプリング周波数32kHzに対応する出力の
とき、エラー訂正回路156におけるエラー訂正のときPCM
符号の下位２ビットが“0"であるとさせるための設定器
である。

（発明の作用）以上の如く構成された本発明の一実施例において、１フ
レームのワード数Nwを８ワードとしかつPCM符号トラッ
クを前記の如く12トラックとして作用を説明する。

まず記録系について説明する。

記録のときにおいては、キースイッチ15によりサンプリ
ング周波数指示およびサブ符号の指示が行なわれ、シス
テム制御回路14は切替スイッチ回路S1、S2にサンプリン
グ周波数に対応した切替信号が出力されて切替スイッチ
回路S1、S2はサンプリング周波数に対応して切替えられ
る。したがってサンプリング周波数が変えられても折り
返し雑音が発生することもない。システム制御回路14は
またバッファ増幅器５、６にサンプリング周波数に対応
した利得切替信号が出力されてバッファ増幅器５、６の
利得がサンプリング周波数にしたがって切替えられる。
したがってローパスフイルタ3-1、3-2、3-3の間の損失
の差異、ローパスフイルタ4-1、4-2、4-3の間の損失の
差異が補償されることになる。

一方、システム制御回路14からサンプリング周波数に対
応して定められた制御信号を受けたマスタ発信器16はサ
ンプリング周波数に対応した周波数の出力を発生し、こ
の発振出力とシステム制御回路14からの制御信号とを受
けたテープ走行基準信号発生器18はサンプリング周波数
に比例した周波数のテープ走行基準信号を発生する。こ
のテープ走行基準信号は増幅器26で増幅されたうえ、磁
気ヘッド40-18に供給されて磁気テープに記録される。

また一方、記録のときは再生記録切替スイツチ28-1、28
-2は第１図（ｂ）に示す接点位置に切替えられている。
システム制御回路14からの制御信号およびマスタ発振器
16からの発振出力を受けたテープ参照信号発生回路102
からはサンプリング周波数に対応した周波数の出力が出
力され、システム制御回路14からの制御信号を受けた速
度参照電圧発生器153からはサンプリング周波数に対応
した速度参照電圧が出力される。またパルスジェネレー
タ154の出力は再生記録スイッチ28-2を介して比較回路4
1に供給されるとともに周波数−電圧変圧器155に供給さ
れる。最初は磁気テープ46は走行していないため、比較
回路41の一方の入力および周波数−電圧変換器155の出
力電圧はなく、サーボ増幅器42の出力は最大となり、キ
ャプスタンモータ44は最大トルクで駆動され、磁気テー
プ46は走行させられる。この走行によりパルスゼネレー
タ154は出力パルスを発生し、パルスゼネレータ154の出
力は比較回路41に供給されテープ走行参照信号発生回路
102の出力と位相比較され、パルスゼネレータ154の出力
周波数は周波数−電圧変換器155により電圧に変換され
てサーボ増幅器42に供給され、速度参照電圧発生器153
の出力電圧との差電圧および位相比較器41の出力が加え
られてサーボ増幅器42で増幅され、サーボモータ44はサ
ンプリング周波数に対応した走行速度で磁気テープ46が
駆動されることになる。

一方、入力端子INL、INRに供給された左、右チャンネル
のアナログ音声信号はバッファ増幅器１、２により増幅
され、ローパスフイルタ3-1〜3-3、4-1〜4-3に供給さ
れ、サンプリング周波数に対応して高域の制限がなされ
る。ローパスフイルタ3-1〜3-3の出力、ローパスフイル
タ4-1〜4-3の出力は切替スイッチ回路S1、S2によりサン
プリング周波数に対応してそれぞれその１つの出力が選
択され、バッファ増幅器７、８で増幅される。この場合
にバッファ増幅器７、８の利得はサンプリング周波数に
対応しており、ローパスフイルタ3-1〜3-3間の損失の差
異およびローパスフイルタ4-1〜4-3間の損失の差異が補
償される。

バッファ増幅器５、６の出力はサンプルアンドホールド
回路７、８に供給されて、キースイッチ15で指定された
周波数のサンプリングパルスでサンプルアンドホールド
される。サンプルアンドホールド回路７、８の出力はA/
D変換器９および10でPCM符号にそれぞれ各別に変換され
記憶回路13に記憶される。記憶回路13に記憶されたPCM
符号は所定の順序に従ってＰ検査ワード発生回路11、Ｑ
検査ワード発生回路12に取込み演算してＰ検査ワードお
よびＱ検査ワードが負荷されて、記憶回路13に記憶され
る。キースイッチ15によってPCM符号の非伝送ビット数
を指定したときは非伝送ビット“0"制御回路23、24は制
御回路14から伝送しないビット数の指示を受けそれに対
応して非伝送ビットを“0"に制御する。この制御回路2
3、24はそれぞれＰ検査ワードの生成およびＱ検査ワー
ドの生成に非伝送ビットを“0"に制御してＰ検査ワード
およびＱ検査ワードを演算させると共にPCM符号の非伝
送ビットを“0"に制御する。

記憶回路13に記憶されたPCM符号はインタリーブされて
読み出され、デマルチプレクサ25に供給され、記録部30
-1〜30-12に供給される。記憶回路13から読み出された
Ｐ検査ワード、Ｑ検査ワードはデマルチプレクサ25に供
給され、記録部30-13および30-14記録部30-15および30-
16に供給される。

また一方、サンプリング周波数検知符号発生器19はシス
テム制御回路14からキースイッチ15により指定されたサ
ンプリング周波数に対応した制御信号を受けてサンプリ
ング周波数に対応した識別符号を出力し、この識別符号
はエラー訂正符号発生回路21に供給されてエラー訂正符
号が付加されセレクタ22に供給される。また、サブ符号
発生回路20はシステム制御回路14からキースイッチ15に
より指定された制御信号を受けてサブ符号を発生し、サ
ブ信号はセレクタ22に供給される。セレクタ22に供給さ
れたエラー訂正符号が付加された識別符号およびサブ符
号は、セレクタ22により選択され記憶回路13に記憶さ
れ、記憶回路13から読み出されたエラー訂正符号が付加
された識別符号およびサブ符号はデマルチプレクサ25に
供給され、デマルチプレクサ25により記録部30-17に供
給される。

記録部30-1〜30-17に供給された符号はフレーム同期符
号、CRC符号が付加され、所定の変調が変調器34-1〜34-
17によりなされて、磁気ヘッド40-1〜40-17により磁気
テープ46上に、第１表（62頁参照）に示すフォーマット
の如く記録される。第１表において、W_Nは左側チャンネ
ルアナログ信号に対するPCM符号を、Wnは右側チャンネ
ルアナログ信号に対するPCM符号を、ＰはＰ検査ワード
を、ＱはＱ検査ワードを、Ｂはサンプリング周波数識別
符号を、Ｓはサブ符号を示している。

また一方、タイミングパルス発生器17はシステム制御回
路14からの制御信号およびマスタ発信器16の発振出力を
受けサンプリング周波数に対応した各種タイミングパル
スを発生し、このタイミングパルスはA/D変換器９およ
び10、Ｐ検査ワード発生回路11、Ｑ検査ワード発生回路
12、記憶回路13の書き込みアドレス発生回路および読み
出しアドレス発生回路、デマルチプレクサ25、CRC符号
発生回路31-1〜31-17、フレーム同期符号発生回路32-1
〜32-17、セレクタ33-1〜33-17、変調器34-1〜34-17、
サンプリング周波数識別符号発生回路19、サブ符号発生
回路20、エラー訂正符号発生回路21、セレクタ22に供給
され、かつサンプリングパルスがサンプルアンドホール
ド回路７および８に供給されるため、指定されたサンプ
リング周波数にしたがった信号処理速度で信号処理がな
されることになる。

ここで、キースイッチ15によるサンプリング周波数の指
定が変更された場合においても、磁気テープ46は新たに
指定されたサンプリング周波数に対応した走行速度で駆
動される。またローパスフイルタ3-1〜3-4、ローパスフ
イルタ4-1〜4-4、バッファ増幅器５、６の利得は新たに
指定されたサンプリング周波数に対応して切替り、サン
プルアンドホールド回路７、８は新たに指定された周波
数のサンプリングパルスによってバッファ増幅器５、６
の出力をサンプルアンドホールドする。またさらに、磁
気ヘッド40-18により新たに指定されたサンプリング周
波数に比例したテープ走行基準信号15磁気テープ46に記
録される。一方、A/D変換器９および10、Ｐ検査ワード
発生回路11、Ｑ検査ワード発生回路12、記録回路13の書
き込みアドレス発生回路および読み出しアドレス発生回
路、マルチプレクサ25、CRC符号発生回路31-1〜31-17、
フレーム同期符号発生回路31-1〜32-7、セレクタ33-1〜
33-17、変調器34-1〜34-17、サンプリング周波数識別符
号発生回路19、サブ符号発生回路21、セレクタ22は、タ
イミングパルス発生器17から出力される、新たに指定さ
れたサンプリング周波数に対応した各種タイミングパル
スにより動作させられるために、第１表に示す記録フオ
ーマットに変化はなく、かつ記録最小波長にも変化はな
いため、記録・再生に支障が生ずることは無い。

また第１表に示す記録フオーマットの場合、サンプリン
グ周波数がfa1＝48kHzのとき１フレームには1mcecのPCM
符号が収納され、fs2＝44.1kHzのとき１フレームには16
0/147msec分のPCM符号が、fs3＝32kHzのとき１フレーム
には1.5msec分のPCM符号が収納されることになる。

つぎに再生系の動作について説明する。

再生に切替えたとき、すなわちキースイッチ15により再
生を指示したときはシステム制御回路14に再生の指示が
なされる。再生記録切替スイッチ28-1〜28-2は再生指示
と同期してシステム制御回路14の出力により再生例、す
なわち第１図（ｂ）に示した接点位置から切替えられ
る。一方、キースイッチ15の再生指示出力は制御回路11
6に供給され再生指示がなされる。この時点では磁気テ
ープ46はまだ駆動されていない。

再生指示がなされた制御回路116からは、再生指示パル
スがオア回路115-9〜115-11、115-22に供給され、また
同時にサンプリング周波数44.1kHzに対応した識別符号
が所定期間（t1）、強制的にスイッチ回路115-15に供給
される。前者の再生指示パルスによりカウンタ115-1〜1
15-3、115-17、ラッチ回路115-8はリセットされ、後者
の識別符号の立上り検出回路114-4で検出されこの検出
出力によってカウンタ114-1〜114-3がリセットされる
（第５図のステップａ）。また後者の識別符号はスイッ
チ回路115-15を介してコントロール信号発生回路115の
出力として出力される。この出力はテープ走行参照信号
発生回路102にシステム制御回路14の制御信号に代って
供給され、また速度参照電圧発生器153に再生記録切替
スイッチ28-1を介して供給され、同時にマスタ発振器16
にシステム制御回路14の制御信号に代って供給される。
この結果、マスタ発振器16はサンプリング周波数識別符
号に対応するサンプリング周波数に対応した周波数の発
振をする。コントロール信号発生回路115の出力および
マスタ発振器16の発振出力を受けたテープ走行参照信号
発生回路102はサンプリング周波数に対応した周波数の
出力を発生し、コントロール信号発生回路115の出力を
受けた速度参照電圧発生器153はサンプリング周波数に
対応した電圧の出力を発生する。しかるにキャプスタン
モータ44は停止した状態でテープ走行基準信号再生回路
101も出力を発生していない。これは記録時のパルスゼ
ネレータ154からの信号が基準信号再生回路101の出力に
置き代った状態であり、記録開始の場合と同様にキャプ
スタンモータ44は最大トルクで回転駆動され、磁気テー
プ46は走行を開始する。キャプスタンモータ43が回転駆
動されたことによりテープ走行基準信号再生回路101は
磁気ヘッド50-18が検出した出力を増幅し再生した出力
を発生する。テープ走行基準信号再生回路101の出力は
スイッチ28-2を介して比較回路41および周波数‐電圧変
換器155に供給される。この結果キャプスタンモータは
テープ走行参照信号発生回路102の出力に位相周期しか
つ速度参照電圧発生器153の出力電圧と周波数−電圧変
換器155の出力との差が常々零に収束するよう常にキャ
プスタンモータ44が制御されるサンプリング周波数に対
応した回転速度で回転駆動させられる。またコントロー
ル信号発生器115の出力が他のサンプリング周波数識別
符号の出力を発生した場合もそのサンプリング周波数識
別符号の内容に対応した回転速度でキャプスタンモータ
44は回転し、磁気テープ46はサンプリング周波数に対応
した走行速度で走行する。

そこでステップａに引続いて期間t1サンプリング周波数
fs2＝44.1kHzに対応した速度に磁気テープ46の走行速度
で駆動される（ステップｂ）。磁気ヘッド50-17で検出
した出力は増幅器104にて増幅され、増幅出力は波形等
化回路105においてサンプリング周波数44.1kHz の識別
符号の内容に応答して等化され、波形整形回路106にお
いて波形整形される。ここでイコライザ増幅器105-1は
増幅器104から供給される信号の所要周波数占有帯域の
周波数特性を平坦化する回路であり、パルススリミング
回路105-2はイコライザ増幅器105-1から供給された信号
のパルス幅を必要とする幅まで狭くする回路である増幅
器104から供給される信号の所要占有帯域やイコライザ
増幅器105-1の出力信号のパルス幅はサンプリング周波
数が異なれば、変化するためコントロール信号発生回路
115からのコントロール信号でイコライザ増幅器の周波
数特性やパルススリミング回路105-2を構成する遅延回
路の遅延時間をサンプリング周波数識別符号の内容に応
じて可変してやる。また積分回路105-3を設けてあるの
は磁気テープの記録時の特性が微分特性を呈するためで
あって、パルススリミングしたのち積分して前記微分特
性を補償するためである。また波形整形回路に直流再生
回路106-1を設けてあるのは積分回路105-3の出力信号の
正の半波と負の半数の直流レベルを比較していわゆる直
流レベル再生を行なわしめるためである。波形整形回路
106において波形等化回路105の出力は直流再生回路106-
1との比較によって波形整形されるため直流レベルの変
動があっても確実に波形整形されることになる。

波形整形回路106の出力からビット同期検出回路107、フ
レーム同期検出回路108によってビット同期信号、フレ
ーム同期信号が検出される。ビット同期信号の検出は第
３図に示す如く波形整形回路106の出力のエッジとVCO10
7-3の出力を分周した分周器107-4から作った信号エッジ
とを位相比較して検出する。なおVCO107-3の自走周波数
はサンプリング周波数識別符号によって切替えられる。

ビット同期信号およびフレーム同期信号が供給されて、
波形整形回路106の出力は復調器109により復調される。
この復調出力はサンプリング周波数識別符号およびサブ
符号であり、エラー訂正回路112で誤り訂正がなされ、
シリアル／パラレル変換器113-1に供給されてパラレル
データに変換され、データ検出回路113-2〜113-4に供給
される。いま仮に復調されたサンプリング周波数識別符
号が44.1kHzサンプリング周波数に対応しているものと
すれば、データ検出回路113-2の端子G11に出力が発生し
カウンタ114-1はそれを少なくとも１回は計数し出力α
を発生する。出力αを受けた制御回路116はサンプリン
グ周波数fs2＝44.1kHzのデータを所定期間（t1）内に少
なくとも１回検知したとし（ステップｃ）、制御回路11
6は出力αを受けたときから所定期間（t2）、テープ走
行参照信号発生回路102および速度参照電圧発生器153に
サンプリング周波数44.1kHzに対応する符号の出力をス
イッチ回路115-15を介して供給する。この結果磁気テー
プ46の速度は所定期間（t2）、Fs2＝44.1kHzに対応する
テープ走行速度に固定される（ステップｄ）。この所定
期間（t2）内にカウンタ115-1がサンプリング周波数44.
1kHzの識別符号を計数したときには、カウンタ115-1は
出力を発生する。カウンタ115-1のこの出力により切替
スイッチ回路115-5は切替えられてデータ検出回路113-2
の端子G12からの出力すなわちサンプリング周波数44.1k
Hzの識別符号はラッチ回路115-8に供給される。一方カ
ウンタ115-1の出力はオア回路115-10、115-11を介して
カウンタ115-2、115-3をリセットすると同時に、オア回
路115-12を介して遅延回路115-13に供給される。遅延回
路115-13はこれを受けてOR回路115-12から供給された信
号よりも所定の時間遅れた信号をその出力に発生する制
御回路116には遅延回路115-13の出力信号が供給されサ
ンプリング周波数44.1kHzの検知符号がＮ回検知された
状態を知らせる（ステップｅ）。遅延回路115-13の出力
はラッチ回路115-8にも供給されたデータ検出回路113-2
の端子G12からの出力はラッチ回路115-8においてラッチ
される。同時に遅延回路115-13の出力によってスイッチ
回路115-14、115-15は切替えられて、ラッチ回路115-8
のラッチ出力すなわちサンプリング周波数44.1kHzの識
別符号が制御回路116からの出力に代ってテープ走行参
照信号発生回路102および速度参照電圧153に供給され、
磁気テープ走行速度はサンプリング周波数fs2＝44.1kHz
に対応した速度に制御される（ステップｆ）。

一方、エラー訂正回路112からのエラー検出出力はオア
回路115-19を介してフリップフロップ115-20に供給さ
れ、フリップフロップ115-20の出力はカウンタ115-21で
計数されて、Fs2＝44.1kHzのサンプリング周波数の識別
符号の訂正回数が監視されている（ステップｇ）。エラ
ー検出出力がＭ回検出されるとカウンタ115-21は出力を
発生し（ステップｈ）、カウンタ115-21の出力は制御回
路116へ供給されて自動再生は停止され、同時にカウン
タ115-21の出力は自動停止表示回路117に供給されて自
動再生停止が表示される（ステップｉ）。同時にカウン
タ115-21の出力はオア回路115-22、微分回路115-23を介
してラッチ回路115-8に供給され、ラッチ回路115-8はリ
セットされる。一方、ステップｈにおいてエラー検出回
路112のエラー検出が無いときまたはＭ回に達するまで
はステップｆ〜ｈを繰返して磁気テープの走行速度は4
4.1kHzのサンプリング周波数に対応した速度に制御され
る。

なお上記は磁気ヘッド50-17によってサンプリング周波
数44.1kHzの識別符号が検出された場合である。磁気ヘ
ッド50-17によってサンプリング周波数44.1kHzの識別符
号が検出されないときはステップＣからサンプリング周
波数32kHzの識別符号を検出しているかすなわちカウン
タ114-3の出力を検出し（ステップC2）、サンプリング
周波数32kHzの識別符号が検出されたときはステップC2
に引き続いてステップd2、e2、f2、g2、h2、ｉが実行さ
れる。これはステップｄ、ｅ、ｆ、ｇ、ｈ、ｉと同様で
ある。またステップC2においてサンプリング周波数32kH
zの識別符号が少なくとも１回検出されなかったとき、
またはステップｅにおいてサンプリング周波数44.1kHz
の識別符号がＮ回検知されなかったときは、ステップC2
に続いて、またはステップｅに続いて磁気テープの走行
速度をサンプリング周波数48kHzに対応する速度に所定
期間（t1）設定し（ステップb1）、ステップC1において
所定期間（t1）内にサンプリング周波数48kHzの識別符
号を少なくとも１回検出したとき（ステップC1）、引き
続いてステップd1、e1、f1、g1、ｉが実行される。ステ
ップC1においてサンプリング周波数48kHzの識別符号を
所定期間（t1）内に１回も検出されないとき、またはス
テップe1において所定期間（t2）内にサンプリング周波
数48kHzの識別符号をＮ回検出されないときは、ステッ
プC1、またはステップe1に引き続いて、制御回路116は
コントロール信号発生回路115の出力信号としてサンプ
リング周波数32kHzに対応する符号を所定期間（t1）出
力し、（ステップb2）、所定期間（t1）内にサンプリン
グ周波数32kHzの検知符号が少なくとも１回検出された
とき（ステップｊ）は、引き続いてステップd2を実行す
る。ステップｊにおいてサンプリング周波数32kHzの識
別符号が１回も検出されなかったとき、またはステップ
e2において所定期間（t2）内にＮ回サンプリング周波数
32kHzの識別符号が検出されなかったときは、ステップ
ｋが実行される。すなわち制御回路116から供給された
サンプリング周波数32kHzに対応した符号はパターン検
出回路115-16で検出され、カウンタ115-17で計数されて
いる。カウンタ115-17の計数値が“2"すなわち同じ操作
を２回繰返してもサンプリング周波数識別符号が期待し
ただけ検出されなかった時はステップｉが実行され、カ
ウンタ115-17の計数値が“2"未満のときは再びステップ
６が実行される。

以上の如く、磁気テープ46の走行速度は制御されて、磁
気ヘッド50-17で検出されたサンプリング周波数識別符
号の内容すなわちサンプリング周波数に対応した速度に
制御される。

コントロール信号発生回路115の出力は波形等化回路10
5、ビット同期検出回路107、マスタ発振器16、タイミン
グパルス発生回路118に供給されているため、波形等化
回路105の周波数特性、ビット同期検波回路107のVCO107
の−３の自走周波数、マスタ発振器16の発振周波数、タ
イミングパルス発生回路118から出力されるタイミング
パルスはサンプリング周波数に対応して切替えられるこ
とになる。

また、復調器109の出力は、ビット同期信号およびフレ
ーム同期信号とともにサブ符号デコーダ119およびCRC検
出回路120に供給され、復調器109の出力中のサブ符号は
サブ符号デコーダ119でデコードされ、デコード出力は
サブ符号レジスタ122に置数される。またサブ符号中の
誤りはCRC検出回路120で検出され、そこで立てられたポ
インタはCRCポインタレジスタ121に供給される。CRCポ
インタ121はサブ符号レジスタ122にコントロール信号を
送りCRCポインタレジスタ121の中にポインタが存在する
時は、そのポインタが立つ前のサブ符号レジスタ122か
ら出力する。またCRCポインタレジスタ121にポインタが
存在しない時はCRC検出回路120で検査したサブ符号をサ
ブレジスタ122から出力する。またCRCポインタレジスタ
121からはエラー訂正回路112にもコントロール信号を送
り、CRCポインタレジスタ121にポインタが存在しない時
はエラー訂正回路112にエラー訂正動作をさせないよう
なコントロール信号を送りポインタが存在する時はエラ
ー訂正回路112にエラー訂正動作をさせるコントロール
信号を送る。

ビット同期検出回路107で検出したビット同期信号およ
びフレーム同期検出回路108で検出したフレーム同期信
号を受けたタイミングパルス発生回路111からはビット
検出回路107で検出したビット同期信号に対応した各種
タイミングパルスが出力され、フレーム同期検出回路10
8、復調器109、識別符号検出回路110、エラー訂正回路1
12、符号判別回路113、コントロール信号発生回路115は
ビット同期検出回路107で検出されたビット同期信号に
対応して動作させられる。

一方、磁気ヘッド50-16により検出された符号は増幅器1
26-16により増幅され、波形等化回路127-16により等化
され、波形等化回路127-16の出力は波形整形回路128-16
で波形整形される。波形整形回路128-16の出力はビット
同期検出回路129-16、フレーム同期検出回路130-16にて
ビット同期信号、フレーム同期信号が検出され、復調器
131-16で復調される。復調器131-16の出力はレジスタ13
4-16に置数される。また波形整形回路128-16の出力はフ
レーム毎にCRC検出回路133-16にて誤りのチェックが行
なわれ、CRC検査をした結果誤りが検出された時はポイ
ンタを立てレジスタ134-16にポインタを出力する。ポイ
ンタはレジスタ134-16にCRC検査をしたPCM符号と共に記
憶するレジスタ134-16の置数値は書き込みアドレス発生
回路136-16のアドレス指定にしたがって記憶回路135-16
に記憶される。また書き込みアドレス発生回路136-16の
書き込みアドレス発生タイミング信号は書き込み優先指
示回路137-16に供給されて読み出しアドレス発生回路13
8からの読み出し指示時と書き込みアドレス発生回路136
-16からの書き込み指示時とが競合したときは書き込み
が優先させられる。

またビット同期検出回路129-16で検出したビット同期信
号およびフレーム同期検出回路130-16で検出したフレー
ム同期信号を受けたタイミングパルス発生回路132-16か
らはビット同期検出回路129-16で検出したビット同期信
号に対応した各種タイミングパルスが出力され、フレー
ム同期検出回路130-16、復調器131-16、CRC検出回路133
-16、レジスタ134-16はビット同期信号に対応して動作
させられ、書き込みアドレス発生回路136-16のアドレス
信号が出力させられる。

また、再生部125-1〜125-15の作用も再生部125-16の作
用と同様である。

読み出し指示信号発生回路139は、サンプリング周波数
識別符号の内容にしたがったマスタ発振器16の発振出力
を受けて、読み出し指示信号を読み出しアドレス発生回
路138に供給する。読み出し指示信号を受けた読み出し
アドレス発生回路138からは読み出しアドレスが記憶回
路135-1〜135-16に供給され、記憶回路135-1〜135-16の
記憶データは読み出されてデインタリーブ回路140に書
き込まれる。デインタリーブ回路140に書き込まれたデ
ータはエラー訂正回路156でエラー訂正されデインタリ
ーブ回路140にてデインタリーブされて読み出される。
デインタリーブされたPCMデータはエラー訂正回路156で
訂正できなかった時エラー補正回路141でエラー補正を
受ける。エラーが無かった時またはエラー訂正できた時
はそのまま、左チャンネル音声のPCM符号はD/A変換器14
2に供給されてアナログ信号に変換され、右側チャンネ
ル音声のPCM符号はD/A変換器143に供給されてアナログ
信号に変換される。

D/A変換器142から出力されたアナログ信号はデグリッチ
ャ144に、D/A変換器143から出力されたアナログ信号が
デグリッチャ145に供給されてグリッチィが除去され、
デグリッチャ144の出力はローパスフイルタ146-1〜146-
3に供給され、デグリッチャ145の出力はローパスフイル
タ147-1〜147-3に供給される。ローパスフイルタ146-1
〜146-3の出力は切替スイッチ回路S1′によりその１つ
が選択され、バッファ増幅器149で増幅されて出力端子O
Lに供給され、再生された左側チャンネル音声信号が出
力される。ローパスフイルタ147-1〜147-3の出力は切替
スイッチ回路S2′によりその１つが選択され、バッファ
増幅器150で増幅された出力端子OR に供給され、再生さ
れた右側チャンネル音声信号が出力される。

一方、コントロール信号発生回路115の出力はデコーダ1
48に供給されてデコードされ、このデコード出力により
切替スイッチ回路S1′、S2′は切替えられ、バッファ増
幅器149、150の利得が制御される。すなわちフイルタ14
6-1〜146-3、147-1〜147-3は磁気テープに記録されてい
るPCM符号のサンプリング周波数に対応して切替えられ
ることになり、D/A変換器142、143で変換されたアナロ
グ信号の高域成分がサンプリング周波数に対応して除去
され、またバッファ増幅器149、150の利得もサンプリン
グ周波数に対応して切替えられることになり、ローパス
フイルタ146-1〜146-3の損失の差異およびローパスフイ
ルタ147-1〜147-3の損失の差異が補償される。

コントロール信号発生回路115の出力およびマスタ発振
器16の出力を受けたタイミングパルス発生回路118はサ
ンプリング周波数に対応した各種タイミングパルスを発
生して、読み出し指示アドレス発生回路138、読み出し
指示信号発生回路139、デインタリーブ回路140、エラー
訂正回路156、D/A変換器142、143、デグリッチャ144、1
45、エラー補正回路141に供給されるため、磁気テープ4
6に記録されたPCM符号のサンプリング周波数にしたがっ
た信号処理速度で信号処理がなされることになる。

またコントロール信号発生回路115の出力は“0"セット
回路151、152、D/A変換器142、143へ供給しあらかじめ
サンプリング周波数に応じて非伝送ビットが決められて
いる場合は非伝送ビットに対応するビットを“0"にセッ
トする。

あらかじめサンプリング周波数に応じて非伝送ビットが
決められていない場合は、サブ符号で送られてくる非伝
送ビット数を表わす符号を制御回路124で判読し制御回
路124から“0"セット回路151、152およびD/A変換器14
2、143へ図示していないコントロール信号を送り該当す
る非伝送ビットを“0"にセットする。

以上説明した如く本発明によれば、磁気記録媒体の移動
速度を可変に構成し、磁気記録媒体に記録させるトラッ
ク数、フレームを構成するとラック当りのワード数をを
変えることなく、記録のと記サンプリング周波数に応じ
て磁気記録媒体の走行速度および信号処理系の処理速度
を制御するとともに磁気記録媒体上にサンプリング周波
数情報を記録し、再生のとき磁気記録媒体に記録されて
いるサンプリング周波数情報にしたがって磁気記録媒体
の走行速度および信号処理系の処理速度を制御するた
め、サンプリング周波数の差異にかかわらず信号処理系
を複数対設ける必要はなく、かつ最小記録波長をほぼ同
一にでき良好な信号伝送が可能となる。

また、同一のパリテイチェック系を使用するため、サン
プリング周波数にかかわらずエラー訂正能力もほぼ同一
にすることができる。

波形等化回路および波形整形回路を設けたことにより、
直流レベルの変動があっても確実に波形整形が行えて、
サンプリング周波数情報が変化した場合でも記録波形を
忠実に再生検知することができる。

【図面の簡単な説明】

第１図（ａ）、第１図（ｂ）および第１図（ｃ）は本発
明の一実施例を示すブロック図であり、第１図（ａ）は
記録系を、第１図（ｂ）および第１図（ｃ）は再生系を
示している。第２図は本発明の一実施例における等化回路および波形
整形回路のブロック図。第３図は本発明の一実施例におけるビット同期検出回路
のブロック図。第４図は本発明の一実施例における符号判別回路、検知
回数カウンタおよびコントロール信号発生回路のブロッ
ク図。第５図は本発明の一実施例の作用の説明に供する流れ
図。１、２、149および150……バッファ増幅器、3-₁〜3-₃、
4-₁〜4-₃、146-₁〜146-₃および147-₁〜147-₃……ローパ
スフイルタ、７および８……サンプルアンドホールド回
路、９および10……A/D変換器、11および12……Ｐおよ
びＱ検査ワード発生回路、13、135-₁〜135-₁₆……記憶
回路、14……システム制御回路、16……マスタ発振器、
17、111、118、132-₁〜132-₁₆……タイミングパルス発
生回路、18……テープ走行基準信号発生回路、19……サ
ンプリング周波数識別符号発生回路、20……サブ符号発
生回路、21……エラー訂正符号発生回路、22、33-₁〜33
-₁₇……セレクタ、25……デマルチプレクサ、26、35-₁
〜35-₁₆……記録増幅器、28-₁および28-₂……再生記録
切替スイッチ、30-₁〜30-₁₇……記録部、31-₁〜31-₁₆…
…CRC符号発生回路、32-₁〜32-₁₇……フレーム同期符号
発生回路、34-₁〜34-₁₇……変調器、40-₁〜40-₁₈および
50-₁〜50-₁₈……磁気ヘッド、41……比較回路、42……
サーボ増幅器、44……キヤプスタンモータ、45……キヤ
プスタン、101……テープ走行基準信号再生回路、102…
…テープ走行参照信号発生回路、105、127-₁〜127-₁₆…
…波形等化回路、106、128-₁〜128-₁₆……波形整形回
路、107、129-₁〜129-₁₆……ビット同期検出回路、10
8、130-₁〜130-₁₆……フレーム同期検出回路、109、131
-₁〜131-₁₆……復調器、110……識別符号検出回路、113
……符号判別回路、114……検知回数カウンタ、115……
コントロール信号発生回路、116……制御回路、117……
自動停止表示回路、136-₁〜136-₁₆……書き込みアドレ
ス発生回路、138……読み出しアドレス発生回路、139…
…読み出し指示信号発生回路、140……デインタリーブ
回路、142および143……D/A変換器、153……速度参照電
圧発生器、154……パルスゼネレータ、155……周波数一
電圧変換器、156……エラー訂正回路。

Claims

【特許請求の範囲】

【請求項１】アナログ信号をPCM符号に変換して磁気記
録媒体に記録し、記録PCM符号を検出してアナログ信号
に再生する磁気記録再生装置において、再生のとき磁気記録媒体に記録されているサンプリング
周波数情報にしたがって周波数特性を変えて磁気テープ
信号伝送帯域内の周波数を平坦にするイコライザ増幅器
と、前記イコライザ増幅器の出力パルス幅を所定の幅ま
で狭めるパルススリミング回路と、前記パルススリミン
グ回路の出力を積分する積分回路とからなる波形等化手
段と、前記積分回路の出力から直流再生をするための直流再生
回路と、前記積分回路の出力と前記直流再生回路の出力
とを比較するレベル比較回路とからなる波形整形手段
と、前記波形整形手段の出力に基づき前記磁気記録媒体の走
行速度を制御する走行速度制御手段と、前記波形整形手段の出力に基づき信号処理系の信号処理
速度を制御する信号処理速度制御手段と、を備えたこと
を特徴とする磁気記録再生装置。