JPH0691460B2 - ２進カウンタ−の反転信号発生回路 - Google Patents
２進カウンタ−の反転信号発生回路Info
- Publication number
- JPH0691460B2 JPH0691460B2 JP61213163A JP21316386A JPH0691460B2 JP H0691460 B2 JPH0691460 B2 JP H0691460B2 JP 61213163 A JP61213163 A JP 61213163A JP 21316386 A JP21316386 A JP 21316386A JP H0691460 B2 JPH0691460 B2 JP H0691460B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- node
- transistor
- binary counter
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 14
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 230000004913 activation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はMOS型電界効果トランジスタによって構成され
た、半導体集積回路における２進カウンターに関するも
のである。
た、半導体集積回路における２進カウンターに関するも
のである。
なお、以下の説明は、すべてＮチャネルMOSトランジス
タで行なうが、ＰチャネルMOSトランジスタでも、他の
絶縁ゲート型FETでも本質的に同様である。
タで行なうが、ＰチャネルMOSトランジスタでも、他の
絶縁ゲート型FETでも本質的に同様である。
MOSトランジスタを用いたダイナミックメモリにおい
て、アドレスインクリメントやディクリメントを必要と
する内部リフレッシュ動作等では、２進カウンターが必
要となる。
て、アドレスインクリメントやディクリメントを必要と
する内部リフレッシュ動作等では、２進カウンターが必
要となる。
プリチャージ機能と活性化機能を担う、それぞれ第１、
第２のクロックによって、駆動される従来の同期型２進
カウンターを図２及び図４に示す。
第２のクロックによって、駆動される従来の同期型２進
カウンターを図２及び図４に示す。
図２は、２進カウンター信号Co（ｉ）を出力するフリッ
プフロップ部、図４は、図２のフリップフロップを反転
させるCARRY信号発生回路である。このカウンタは、そ
のシーケンスをとって接続することにより、2n進の同期
型バイナリカウンタを容易に構築できる。
プフロップ部、図４は、図２のフリップフロップを反転
させるCARRY信号発生回路である。このカウンタは、そ
のシーケンスをとって接続することにより、2n進の同期
型バイナリカウンタを容易に構築できる。
一般に２進カウンターの第ｉ桁のデータCo（ｉ）が反転
するための条件は、第ｉ−１桁以下の全下位桁がすべて
同一データとなることである。インクリメントカウンタ
の場合このデータは“1"であり、ディクロメントカウン
ターでは“0"である。すべて同一データであるという判
断は、AND回路又はNOR回路で実現できる。
するための条件は、第ｉ−１桁以下の全下位桁がすべて
同一データとなることである。インクリメントカウンタ
の場合このデータは“1"であり、ディクロメントカウン
ターでは“0"である。すべて同一データであるという判
断は、AND回路又はNOR回路で実現できる。
２進カウンターは基本となるフリップフロップ部と、こ
れを選択的に反転させるCARRY信号発生回路より成り、
本発明は、CARRY信号発生回路に関するものであるが、
フリップフロップ部は、図２に示す回路を用いるものと
して以下説明を行なう。
れを選択的に反転させるCARRY信号発生回路より成り、
本発明は、CARRY信号発生回路に関するものであるが、
フリップフロップ部は、図２に示す回路を用いるものと
して以下説明を行なう。
図５に、この基本２進カウンターのタイミング図を示
す。今、初期状態として、カウンター出力Co（ｉ）がLo
w,▲▼がHighであると仮定するが、このカウ
ンター回路は、左右対称のフリップフロップであり、こ
の仮定によって、普遍性を失うことはない。
す。今、初期状態として、カウンター出力Co（ｉ）がLo
w,▲▼がHighであると仮定するが、このカウ
ンター回路は、左右対称のフリップフロップであり、こ
の仮定によって、普遍性を失うことはない。
時刻t0以前では、クロック信号φ２がHighレベルである
ためトランジスタQ7，Q8は共にon状態となっている。こ
のため節点N4はHighレベルとなり、容量C2が充電され、
この節点N4の電位によってゲート電位が制御されるトラ
ンジスタQ6はon状態となる。一方、節点N3はLowレベル
となり、容量C1は放電され、トランジスタQ5はoff状態
となる。
ためトランジスタQ7，Q8は共にon状態となっている。こ
のため節点N4はHighレベルとなり、容量C2が充電され、
この節点N4の電位によってゲート電位が制御されるトラ
ンジスタQ6はon状態となる。一方、節点N3はLowレベル
となり、容量C1は放電され、トランジスタQ5はoff状態
となる。
時刻t1において、クロック信号φ２がLowレベルとなる
と、このクロック信号φ２をゲート制御信号とするトラ
ンジスタQ7，Q8は共にoff状態となり、出力Co（ｉ）と
節点N3及び出力▲▼と節点N4は切り離され
る。
と、このクロック信号φ２をゲート制御信号とするトラ
ンジスタQ7，Q8は共にoff状態となり、出力Co（ｉ）と
節点N3及び出力▲▼と節点N4は切り離され
る。
時刻t2において選択されたCARRY信号発生回路の出力信
号CARRY（ｉ）がHighレベルになると、このCARRY（ｉ）
信号をゲート制御信号とするトランジスタQ1，Q2，Q3，
Q4はon状態となる。この段階でトランジスタQ5は節点N3
がLowレベルであるためoff状態、トランジスタQ6は充電
された容量C2により節点N4がHighレベルであるためon状
態を保っている。節点N1及び出力Co（ｉ）は、トランジ
スタQ1を通して電荷が供給されHighレベルとなる。一方
節点N2はトランジスタQ2により電荷の供給が開始される
が、トランジスタQ6がon状態であるため、Highレベルと
はなり得ず、又トランジスタQ4を通して、出力信号▲
▼のレベルも引き落とされる。この動作によ
り、トランジスタQ9，Q10より成るフリップフロップは
反転し、カウンター出力信号Co（ｉ）がHighレベル、▲
▼がLowレベルとなる。
号CARRY（ｉ）がHighレベルになると、このCARRY（ｉ）
信号をゲート制御信号とするトランジスタQ1，Q2，Q3，
Q4はon状態となる。この段階でトランジスタQ5は節点N3
がLowレベルであるためoff状態、トランジスタQ6は充電
された容量C2により節点N4がHighレベルであるためon状
態を保っている。節点N1及び出力Co（ｉ）は、トランジ
スタQ1を通して電荷が供給されHighレベルとなる。一方
節点N2はトランジスタQ2により電荷の供給が開始される
が、トランジスタQ6がon状態であるため、Highレベルと
はなり得ず、又トランジスタQ4を通して、出力信号▲
▼のレベルも引き落とされる。この動作によ
り、トランジスタQ9，Q10より成るフリップフロップは
反転し、カウンター出力信号Co（ｉ）がHighレベル、▲
▼がLowレベルとなる。
時刻t3において、クロック信号φ２がHighレベルとな
り、かつ反転信号CARRY（ｉ）がLowレベルとなると、ト
ランジスタQ7を通して、Highレベル側の出力信号Co
（ｉ）に接続された節点N3はHighレベルとなり、容量C1
が充電される。又トランジスタQ8を通して、Low側の出
力信号▲▼に接続された節点N4は、このトラ
ンジスタQ8を通して放電され、Lowレベルとなる。
り、かつ反転信号CARRY（ｉ）がLowレベルとなると、ト
ランジスタQ7を通して、Highレベル側の出力信号Co
（ｉ）に接続された節点N3はHighレベルとなり、容量C1
が充電される。又トランジスタQ8を通して、Low側の出
力信号▲▼に接続された節点N4は、このトラ
ンジスタQ8を通して放電され、Lowレベルとなる。
この一連の動作により、この回路は時刻t0以前の状態に
対し、電荷が反転した状態となり、一連の反転動作の初
期状態としては、同等のレベルに戻り、反転動作は完了
する。
対し、電荷が反転した状態となり、一連の反転動作の初
期状態としては、同等のレベルに戻り、反転動作は完了
する。
次に図４に示す従来型のCARRY信号発生回路の動作につ
いて説明する。
いて説明する。
時刻t0以前、プリチャージ用クロック信号φ２がHighレ
ベル、活性化信号φ１はLowレベルである。図４におい
て、クロック信号φ２をゲート制御信号とするトランジ
スタQ4，Q7，Q9，Q12およびQ13，Q19がon状態、又、ク
ロック信号φ１をゲート制御信号とするトランジスタ
Q1，Q5及びQ15は、off状態となっている。このためINV
（ｉ）信号の節点は、トランジスタQ4〜Q12を通して電
荷が供給され、全てHighレベルとなっており、又トラン
ジスタQ13を通して節点N12に電荷が供給され、常にon状
態であるトランジスタQ16及び、ゲートにINV（ｉ）信号
が接続されているトランジスタQ14を通して節点N13及び
N14もHighレベルとなり、トランジスタQ17はon状態とな
る。しかし、反転信号CARRY（ｉ）は、この節点に接続
されているトランジスタQ18，Q19のゲート信号が共にHi
ghであるため、Lowレベルを保っている。
ベル、活性化信号φ１はLowレベルである。図４におい
て、クロック信号φ２をゲート制御信号とするトランジ
スタQ4，Q7，Q9，Q12およびQ13，Q19がon状態、又、ク
ロック信号φ１をゲート制御信号とするトランジスタ
Q1，Q5及びQ15は、off状態となっている。このためINV
（ｉ）信号の節点は、トランジスタQ4〜Q12を通して電
荷が供給され、全てHighレベルとなっており、又トラン
ジスタQ13を通して節点N12に電荷が供給され、常にon状
態であるトランジスタQ16及び、ゲートにINV（ｉ）信号
が接続されているトランジスタQ14を通して節点N13及び
N14もHighレベルとなり、トランジスタQ17はon状態とな
る。しかし、反転信号CARRY（ｉ）は、この節点に接続
されているトランジスタQ18，Q19のゲート信号が共にHi
ghであるため、Lowレベルを保っている。
時刻t1において、クロック信号φ２がLowレベル、φ１
がHighレベルになると、トランジスタQ4，Q7，Q9，Q12
及びQ13，Q19がoffし、トランジスタQ1，Q5及びQ15がon
状態に変わる。これによりトランジスタQ2，Q3により構
成されるフリップフロップは反転し、節点N11がHighレ
ベル、INV（０）がLowレベルとなる。しかし、Co（０）
〜Co（ｉ−２）はすべてLowレベルであるためINV（１）
〜IN（ｉ−１）は依然としてHighレベルを保つ、一方CA
RRY（ｉ）信号は、トランジスタQ17を通してクロック信
号φ１の上昇により電荷の供給が開始されるため、INV
信号がLowレベルであり、トランジスタQ18がoffしてい
るCARRY（１）のみはHighレベルとなる。しかし、他のC
ARRY（ｉ）回路はINV（ｉ）はHighレベルであるためCAR
RY（ｉ）のレベルを落とし、Lowレベルを保つことにな
る。以下同様にINV（ｉ）節点のプリチャージと、トラ
ンジスタQ2，Q3より成るフリップフロップの反転による
INV（ｉ）節点の引き落とし動作の繰り返しにより、INV
（１）はサイクル毎にHigh,Low反転を繰り返し、又INV
（ｉ）は、これより下位桁のフリップフロップ出力Co
（ｉ−１）がすべてHighのときのみ電荷の引き抜きが行
われ、Low期間が発生することになる。（ディクリメン
トカウンターの場合は▲−▼をゲートに接
続することにより実現できる。）これにより、サイクル
ごとの選択的CARRY（ｉ）信号の発生が可能になる。
がHighレベルになると、トランジスタQ4，Q7，Q9，Q12
及びQ13，Q19がoffし、トランジスタQ1，Q5及びQ15がon
状態に変わる。これによりトランジスタQ2，Q3により構
成されるフリップフロップは反転し、節点N11がHighレ
ベル、INV（０）がLowレベルとなる。しかし、Co（０）
〜Co（ｉ−２）はすべてLowレベルであるためINV（１）
〜IN（ｉ−１）は依然としてHighレベルを保つ、一方CA
RRY（ｉ）信号は、トランジスタQ17を通してクロック信
号φ１の上昇により電荷の供給が開始されるため、INV
信号がLowレベルであり、トランジスタQ18がoffしてい
るCARRY（１）のみはHighレベルとなる。しかし、他のC
ARRY（ｉ）回路はINV（ｉ）はHighレベルであるためCAR
RY（ｉ）のレベルを落とし、Lowレベルを保つことにな
る。以下同様にINV（ｉ）節点のプリチャージと、トラ
ンジスタQ2，Q3より成るフリップフロップの反転による
INV（ｉ）節点の引き落とし動作の繰り返しにより、INV
（１）はサイクル毎にHigh,Low反転を繰り返し、又INV
（ｉ）は、これより下位桁のフリップフロップ出力Co
（ｉ−１）がすべてHighのときのみ電荷の引き抜きが行
われ、Low期間が発生することになる。（ディクリメン
トカウンターの場合は▲−▼をゲートに接
続することにより実現できる。）これにより、サイクル
ごとの選択的CARRY（ｉ）信号の発生が可能になる。
一般に２進カウンターの反転信号発生回路は、AND回路
又はNOR回路で実現できるが、従来の様なAND回路を用い
る場合、トランジスタを直列接続するため、電荷の供給
側には使用する場合にも、又、引き落とし側に用いる場
合にも、速度が遅くなるという問題点があった。
又はNOR回路で実現できるが、従来の様なAND回路を用い
る場合、トランジスタを直列接続するため、電荷の供給
側には使用する場合にも、又、引き落とし側に用いる場
合にも、速度が遅くなるという問題点があった。
本発明の２進カウンターの反転信号発生回路は、カウン
ター段を複数段並列に設け、前記カウンター段は各々２
進カウンターと、前記２進カウンターの出力を受けキャ
リー信号を次段以降の前記カウンター段の前記２進カウ
ンターに出力するキャリー信号発生回路とを備え、前記
キャリー信号発生回路は、第１の節点をプリチャージす
るプリチャージ手段と、第２の節点を活性化する手段
と、前記第１及び第２の節点との間に設けられ各々のゲ
ートに前段の全ての前記カウンター段の出力が入力され
るトランジスタと、前記第１の節点の選択情報を保持す
るための入力信号をドレインに前記第１の節点の前記選
択情報をゲートに受け当該選択情報に応答して導通、非
導通が決定される第１のトランジスタと、反転信号発生
のための入力信号をドレインに受け前記第１のトランジ
スタによって保持された前記選択情報によって導通、非
導通が決定される第２のトランジスタとによって構成さ
れ、前記第２のトランジスタのソースを次段への出力信
号として接続することを特徴とする。
ター段を複数段並列に設け、前記カウンター段は各々２
進カウンターと、前記２進カウンターの出力を受けキャ
リー信号を次段以降の前記カウンター段の前記２進カウ
ンターに出力するキャリー信号発生回路とを備え、前記
キャリー信号発生回路は、第１の節点をプリチャージす
るプリチャージ手段と、第２の節点を活性化する手段
と、前記第１及び第２の節点との間に設けられ各々のゲ
ートに前段の全ての前記カウンター段の出力が入力され
るトランジスタと、前記第１の節点の選択情報を保持す
るための入力信号をドレインに前記第１の節点の前記選
択情報をゲートに受け当該選択情報に応答して導通、非
導通が決定される第１のトランジスタと、反転信号発生
のための入力信号をドレインに受け前記第１のトランジ
スタによって保持された前記選択情報によって導通、非
導通が決定される第２のトランジスタとによって構成さ
れ、前記第２のトランジスタのソースを次段への出力信
号として接続することを特徴とする。
第１図は本発明による実施回路の一例を示す。この回路
は、プリチャージ用クロック信号φ２をゲート信号と
し、NOR節点N1をプリチャージするトランジスタQ2、２
進カウンターの活性化信号φ１をゲート制御信号とし、
NOR節点N1とN2の間に接続されたトランジスタQ1、NOR回
路の活性化信号φ３をゲート制御信号とし、節点N2とグ
ランド間に接続されたトランジスタQ3及び、下位桁情報
をゲート信号としたｉ−１個のトランジスタQ4より成る
NOR回路部、このNOR選択情報をラッチするラッチ用クロ
ック信号φ４を入力信号とし、トランスファトランジス
タQ5を介したNOR選択情報をゲート制御信号とするトラ
ンジスタQ6及び、プリチャージ用トランジスタQ7と、ト
ランジスタQ8，Q9で構成するフリップフロップから成る
選択信号ラッチ部及び入力信号φ５をドレインに接続
し、トランスファトランジスタQ10を通しラッチ信号
（節点N4）をゲート制御信号とする出力トランジスタQ
11と、プリチャージ用トランジスタQ7によってプリチャ
ージされる節点N6をゲート制御信号とするCARRY信号の
電荷引き抜き用トランジスタQ12より成る入出力部によ
り構成されている。
は、プリチャージ用クロック信号φ２をゲート信号と
し、NOR節点N1をプリチャージするトランジスタQ2、２
進カウンターの活性化信号φ１をゲート制御信号とし、
NOR節点N1とN2の間に接続されたトランジスタQ1、NOR回
路の活性化信号φ３をゲート制御信号とし、節点N2とグ
ランド間に接続されたトランジスタQ3及び、下位桁情報
をゲート信号としたｉ−１個のトランジスタQ4より成る
NOR回路部、このNOR選択情報をラッチするラッチ用クロ
ック信号φ４を入力信号とし、トランスファトランジス
タQ5を介したNOR選択情報をゲート制御信号とするトラ
ンジスタQ6及び、プリチャージ用トランジスタQ7と、ト
ランジスタQ8，Q9で構成するフリップフロップから成る
選択信号ラッチ部及び入力信号φ５をドレインに接続
し、トランスファトランジスタQ10を通しラッチ信号
（節点N4）をゲート制御信号とする出力トランジスタQ
11と、プリチャージ用トランジスタQ7によってプリチャ
ージされる節点N6をゲート制御信号とするCARRY信号の
電荷引き抜き用トランジスタQ12より成る入出力部によ
り構成されている。
以下図３に示すこの回路のクロツクタイミング図を用い
て説明を行なう。時刻t0以前では、プリチャージ用クロ
ック信号φ２及び、このカウンター回路の活性化信号で
あるクロック信号φ１はHighレベルとなっており、クロ
ック信号φ２をゲート制御信号とするトランジスタQ2，
Q7及びクロック信号φ１をゲート制御信号とするトラン
ジスタQ1はon状態となっている。このため節点N1には、
トランジスタQ2を通して、節点N2には、トランジスタQ1
及びQ2を通して電荷が供給され、この節点N1，N2はHigh
レベルを保つ。又ゲートにHighレベル電源を印加し常に
on状態となっているトランジスタQ5を通して、節点N3に
も電荷が供給されHighレベルとなる。又トランジスタQ7
を通して節点N6に電荷が供給され、この節点がHighレベ
ルとし、この節点N6の電位によってゲートが制御される
トランジスタQ8及びQ12はon状態となって、N4及びCARRY
（ｉ）信号の電荷を引き落とし、これらをLowレベルに
保つ。時刻t0において、クロック信号φ２がLowレベル
になると、トランジスタQ2，Q7による電荷の供給は停止
する。時刻t1において、２進カウンターの活性化信号φ
１がLowレベルになった場合、φ１をゲート制御信号と
するトランジスタQ1は、off状態となり、節点N1とN2は
切り離されることになる。なお、この活性化信号φ
１は、２進カウンターの動作そのものには直接関係は無
く、トランジスタQ1は省略することが可能である。
て説明を行なう。時刻t0以前では、プリチャージ用クロ
ック信号φ２及び、このカウンター回路の活性化信号で
あるクロック信号φ１はHighレベルとなっており、クロ
ック信号φ２をゲート制御信号とするトランジスタQ2，
Q7及びクロック信号φ１をゲート制御信号とするトラン
ジスタQ1はon状態となっている。このため節点N1には、
トランジスタQ2を通して、節点N2には、トランジスタQ1
及びQ2を通して電荷が供給され、この節点N1，N2はHigh
レベルを保つ。又ゲートにHighレベル電源を印加し常に
on状態となっているトランジスタQ5を通して、節点N3に
も電荷が供給されHighレベルとなる。又トランジスタQ7
を通して節点N6に電荷が供給され、この節点がHighレベ
ルとし、この節点N6の電位によってゲートが制御される
トランジスタQ8及びQ12はon状態となって、N4及びCARRY
（ｉ）信号の電荷を引き落とし、これらをLowレベルに
保つ。時刻t0において、クロック信号φ２がLowレベル
になると、トランジスタQ2，Q7による電荷の供給は停止
する。時刻t1において、２進カウンターの活性化信号φ
１がLowレベルになった場合、φ１をゲート制御信号と
するトランジスタQ1は、off状態となり、節点N1とN2は
切り離されることになる。なお、この活性化信号φ
１は、２進カウンターの動作そのものには直接関係は無
く、トランジスタQ1は省略することが可能である。
時刻t2において、NOR回路の活性化信号φ３がHighレベ
ルになると、この信号をゲート制御信号とするトランジ
スタQ3がon状態となり、節点N2の電荷を引き抜く。この
段階において、デイクリメントの場合には、２進カウン
ター出力信号Co（ｉ）が、又、インクリメントの場合に
は、この反転信号▲▼が、下位桁情報とし
て、それぞれのゲートに接続されたｉ−１この並列接続
トランジスタは、そのゲート信号が、一つでもHighレベ
ルにあるとき、on状態となって節点N1の電荷を引き抜
き、この節点をLowレベルとする。
ルになると、この信号をゲート制御信号とするトランジ
スタQ3がon状態となり、節点N2の電荷を引き抜く。この
段階において、デイクリメントの場合には、２進カウン
ター出力信号Co（ｉ）が、又、インクリメントの場合に
は、この反転信号▲▼が、下位桁情報とし
て、それぞれのゲートに接続されたｉ−１この並列接続
トランジスタは、そのゲート信号が、一つでもHighレベ
ルにあるとき、on状態となって節点N1の電荷を引き抜
き、この節点をLowレベルとする。
一方、最下位桁のCARRY信号発生回路は、この並列接続
回路が存在しないため、２進カウンターが非活性、つま
り、活性化クロック信号φ１がHighレベルを保つ場合を
除いて、節点N1の電荷が引き落とされることは無く、
又、第ｉ桁のCARRY信号発生回路では、全下位桁情報Co
（１）〜Co（ｉ−１）又は、▲▼〜▲
▼がすべてLowの場合にのみ、節点N1の電荷がH
ighレベルに保持される。
回路が存在しないため、２進カウンターが非活性、つま
り、活性化クロック信号φ１がHighレベルを保つ場合を
除いて、節点N1の電荷が引き落とされることは無く、
又、第ｉ桁のCARRY信号発生回路では、全下位桁情報Co
（１）〜Co（ｉ−１）又は、▲▼〜▲
▼がすべてLowの場合にのみ、節点N1の電荷がH
ighレベルに保持される。
時刻t3において、ラッチ用クロック信号φ４がHighレベ
ルになると、選択されて、節点N1がHighレベルに保たれ
ている場合には、トランスファトランジスタQ5を通して
節点N3のレベルもHighレベルに保持されているため、こ
のNORゲート節点N3をゲート制御信号とし、クロック信
号φ４を入力信号とするトランジスタQ6はon状態を保
ち、選択信号ラッチ節点N4に対する電荷の供給が開始さ
れる。従って、トランジスタQ8，Q9によって構成される
フリップフロップは反転し、節点N4がHighレベル、節点
N6がLowレベルとなる。一方、非選択で節点N1のレベル
がLowとなった場合には、NORゲート節N3もLowレベルと
なり、トランジスタQ6はoff状態となって節点N4に対す
る電荷の供給は行なわれず、節点N4はLowレベル、節点N
6はHighレベルに保たれる。この選択信号ラッチ部は、C
ARRY信号、２進カウンター出力Co（ｉ）のフイードバッ
クループ中のディレイ回路として位置づけられるもの
で、必ずしもこの位置に設ける必要は無い。
ルになると、選択されて、節点N1がHighレベルに保たれ
ている場合には、トランスファトランジスタQ5を通して
節点N3のレベルもHighレベルに保持されているため、こ
のNORゲート節点N3をゲート制御信号とし、クロック信
号φ４を入力信号とするトランジスタQ6はon状態を保
ち、選択信号ラッチ節点N4に対する電荷の供給が開始さ
れる。従って、トランジスタQ8，Q9によって構成される
フリップフロップは反転し、節点N4がHighレベル、節点
N6がLowレベルとなる。一方、非選択で節点N1のレベル
がLowとなった場合には、NORゲート節N3もLowレベルと
なり、トランジスタQ6はoff状態となって節点N4に対す
る電荷の供給は行なわれず、節点N4はLowレベル、節点N
6はHighレベルに保たれる。この選択信号ラッチ部は、C
ARRY信号、２進カウンター出力Co（ｉ）のフイードバッ
クループ中のディレイ回路として位置づけられるもの
で、必ずしもこの位置に設ける必要は無い。
時刻t4において、入力クロック信号φ５をHighレベルに
なると、選択情報をラッチした節点N4のデータがトラン
スファトランジスタQ10を通して、トランジスタQ11のゲ
ートに伝達され、CARRY信号のHigh−Lowが決定される。
すなわち、節点N4，N5が、Highレベルであるとき、トラ
ンジスタQ11がon状態となっており、反転信号CARRY
（ｉ）節点には、このトランジスタQ11を通して電荷が
供給される。このとき、フリップフロップの反転によ
り、節点N6がLowレベルであるため、CARRY（ｉ）の引き
落としトランジスタQ12がoff状態となっており、CARRY
信号は、Highレベルとなる。一方、節点N4がLowレベル
である場合には、トランジスタQ11はoff状態となってい
るため、CARRY（ｉ）信号は発生しない。
なると、選択情報をラッチした節点N4のデータがトラン
スファトランジスタQ10を通して、トランジスタQ11のゲ
ートに伝達され、CARRY信号のHigh−Lowが決定される。
すなわち、節点N4，N5が、Highレベルであるとき、トラ
ンジスタQ11がon状態となっており、反転信号CARRY
（ｉ）節点には、このトランジスタQ11を通して電荷が
供給される。このとき、フリップフロップの反転によ
り、節点N6がLowレベルであるため、CARRY（ｉ）の引き
落としトランジスタQ12がoff状態となっており、CARRY
信号は、Highレベルとなる。一方、節点N4がLowレベル
である場合には、トランジスタQ11はoff状態となってい
るため、CARRY（ｉ）信号は発生しない。
この反転信号発生回路によって、CARRY（ｉ）が発生す
ると、図２に示した反転回路によって、Co（ｉ），▲
▼のHigh,Lowが反転して、（時刻t5）、インク
リメントあるいは、デイクリメント動作が行なわれる。
ると、図２に示した反転回路によって、Co（ｉ），▲
▼のHigh,Lowが反転して、（時刻t5）、インク
リメントあるいは、デイクリメント動作が行なわれる。
時刻t6において、プリチャージ用クロップ信号φ２がHi
ghレベルになると、トランジスタQ2及びQ7によるプリチ
ャージが開始され、この反転信号発生回路は、時刻t0以
前の初期状態にもどる。
ghレベルになると、トランジスタQ2及びQ7によるプリチ
ャージが開始され、この反転信号発生回路は、時刻t0以
前の初期状態にもどる。
この一連の動作により、下位桁情報による、選択的反転
CARRY信号の発生が可能となり、従来例に示した反転回
路との接続により、２進カウンターが容易に実現でき
る。
CARRY信号の発生が可能となり、従来例に示した反転回
路との接続により、２進カウンターが容易に実現でき
る。
本発明は、反転信号発生回路に、下位桁情報をゲート制
御信号とした並列接続トランジスタのNOR回路を採用す
ることにより、選択非選択の判定が高速に行なわれると
いう特徴が有り、又、反転回路部と組み合わせることに
より、ｎ桁の２進カウンターが容易に構築でき、しか
も、下位桁情報として、２進カウンター出力信号を用い
るか、その反転信号を用いるかによって、容易にインク
リメント、ディククリメントの切り換えが可能となる。
御信号とした並列接続トランジスタのNOR回路を採用す
ることにより、選択非選択の判定が高速に行なわれると
いう特徴が有り、又、反転回路部と組み合わせることに
より、ｎ桁の２進カウンターが容易に構築でき、しか
も、下位桁情報として、２進カウンター出力信号を用い
るか、その反転信号を用いるかによって、容易にインク
リメント、ディククリメントの切り換えが可能となる。
第１図は、本発明の参考例を示す回路図、第２図は、２
進カウンターの反転回路部を示す図、第３図は、本発明
回路の動作波形図、第４図は、従来の２進カウンター反
転信号発生回路、第５図は、従来の２進カウンター動作
波形図をそれぞれ示す。 回路図中の記号で、ＱはMOSトランジスタ、Ｃは容量、
Ｎは節点をそれぞれ表わす。
進カウンターの反転回路部を示す図、第３図は、本発明
回路の動作波形図、第４図は、従来の２進カウンター反
転信号発生回路、第５図は、従来の２進カウンター動作
波形図をそれぞれ示す。 回路図中の記号で、ＱはMOSトランジスタ、Ｃは容量、
Ｎは節点をそれぞれ表わす。
Claims (1)
- 【請求項１】カウンター段を複数段並列に設け、前記カ
ウンター段は各々２進カウンターと、前記２進カウンタ
ーの出力を受けキャリー信号を次段以降の前記カウンタ
ー段の前記２進カウンターに出力するキャリー信号発生
回路とを備え、前記キャリー信号発生回路は、第１の節
点をプリチャージするプリチャージ手段と、第２の節点
を活性化する手段と、前記第１及び第２の節点との間に
設けられ各々のゲートに前段の全ての前記カウンター段
の出力が入力されるトランジスタと、前記第１の節点の
選択情報を保持するための入力信号をドレインに前記第
１の節点の前記選択情報をゲートに受け当該選択情報に
応答して導通、非導通が決定される第１のトランジスタ
と、反転信号発生のための入力信号をドレインに受け前
記第１のトランジスタによって保持された前記選択情報
によって導通、非導通が決定される第２のトランジスタ
とによって構成され、前記第２のトランジスタのソース
を次段への出力信号として接続することを特徴とする２
進カウンターの反転信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61213163A JPH0691460B2 (ja) | 1986-09-09 | 1986-09-09 | ２進カウンタ−の反転信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61213163A JPH0691460B2 (ja) | 1986-09-09 | 1986-09-09 | ２進カウンタ−の反転信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367820A JPS6367820A (ja) | 1988-03-26 |
| JPH0691460B2 true JPH0691460B2 (ja) | 1994-11-14 |
Family
ID=16634606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61213163A Expired - Lifetime JPH0691460B2 (ja) | 1986-09-09 | 1986-09-09 | ２進カウンタ−の反転信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691460B2 (ja) |
-
1986
- 1986-09-09 JP JP61213163A patent/JPH0691460B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6367820A (ja) | 1988-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786711A (en) | Data output buffer for use in a semiconductor memory device | |
| US5506520A (en) | Energy conserving clock pulse generating circuits | |
| JPH027288A (ja) | データ・ラッチ回路 | |
| US6061295A (en) | Integrated circuit memory devices having time compensated column selection capability for improving write operation reliability | |
| JP3129131B2 (ja) | 昇圧回路 | |
| US5546026A (en) | Low-voltage high-performance dual-feedback dynamic sense amplifier | |
| JPS61175995A (ja) | プリチヤ−ジ・クロツク信号発生回路 | |
| US3735277A (en) | Multiple phase clock generator circuit | |
| JP3812959B2 (ja) | 出力バッファ及び可変待ち時間出力回路 | |
| US4195238A (en) | Address buffer circuit in semiconductor memory | |
| JPH1145574A (ja) | 半導体記憶装置 | |
| US4856034A (en) | Semiconductor integrated circuit | |
| JPH1173775A (ja) | 半導体記憶装置の出力回路 | |
| US4034242A (en) | Logic circuits and on-chip four phase FET clock generator made therefrom | |
| KR19990077819A (ko) | 부스트 회로를 구비하는 반도체 메모리 장치 | |
| US4680482A (en) | Inverter for use in binary counter | |
| US6407587B1 (en) | Adiabatic logic circuit | |
| JPS5947388B2 (ja) | 増巾回路 | |
| JP3235105B2 (ja) | 演算回路 | |
| JPH0377599B2 (ja) | ||
| KR0186102B1 (ko) | 반도체 메모리의 데이타 입력회로 | |
| US6237104B1 (en) | Method and a related circuit for adjusting the duration of a synchronization signal ATD for timing the access to a non-volatile memory | |
| JPH01155590A (ja) | ダイナミックランダムアクセスメモリ | |
| JPS6367820A (ja) | ２進カウンタ−の反転信号発生回路 | |
| JPH0157432B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |