JPH0691711B2 - アクテイブフイルタ装置 - Google Patents

アクテイブフイルタ装置

Info

Publication number
JPH0691711B2
JPH0691711B2 JP63052035A JP5203588A JPH0691711B2 JP H0691711 B2 JPH0691711 B2 JP H0691711B2 JP 63052035 A JP63052035 A JP 63052035A JP 5203588 A JP5203588 A JP 5203588A JP H0691711 B2 JPH0691711 B2 JP H0691711B2
Authority
JP
Japan
Prior art keywords
active filter
current
circuit
output
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63052035A
Other languages
English (en)
Other versions
JPH01227630A (ja
Inventor
正俊 竹田
智彦 有塚
義孝 橘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63052035A priority Critical patent/JPH0691711B2/ja
Priority to US07/285,611 priority patent/US5063532A/en
Priority to DE8888121204T priority patent/DE3879469T2/de
Priority to EP88121204A priority patent/EP0330755B1/en
Priority to KR1019890002461A priority patent/KR920004296B1/ko
Publication of JPH01227630A publication Critical patent/JPH01227630A/ja
Publication of JPH0691711B2 publication Critical patent/JPH0691711B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/02—Circuit arrangements for AC mains or AC distribution networks using a single network for simultaneous distribution of AC power at different frequencies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Networks Using Active Elements (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、PWMインバータで構成されるアクテイブフ
イルタ装置に関するものである。
〔従来の技術〕 第４図は、例えば「昭和60年電気・情報関連学会連合大
会」の（屋外自冷電圧形アクテイブフイルタ）（昭和60
年４月発行）に示された従来のアクテイブフイルタ装置
を示す回路図である。
図において、1a〜1cは３相交流電源、2a〜2cはリアクト
ル、3a〜3fはトランジスタスイツチ、４はコンデンサ、
５はアクテイブフイルタで、トランジスタスイツチ3a〜
3fとコンデンサ４とで構成され、このアクテイブフイル
タ５はリアクトル2a〜2cを介して３相交流電源1a〜1cに
接続される。
6a〜6cは前記アクテイブフイルタ５の入力電流検出用電
流変成器、７は高調波電流発生負荷、8a〜8cは電流変成
器で、高調波電流発生負荷７に流入する電流を検出す
る。
9a〜9cは基本波除去回路、10a〜10cは演算回路、11a〜1
1cは増幅回路で、演算回路10a〜10cの出力をＫ倍に増幅
する。
12a〜12cは演算回路、13はPWM波作成回路であり、上記
入力電流検出用電流変成器6a〜6c,高調波電流発生負荷
7,電流変成器8a〜8c,基本波除去回路9a〜9c,演算回路10
a〜10c,増幅回路11a〜11c,演算回路12a〜12cおよびPWM
波作成回路13等から制御回路が構成されている。そし
て、PWM波作成回路13の各出力はトランジスタスイツチ3
a〜3fのベースに出力され、トランジスタスイツチ3a〜3
fをオン／オフする。
次に動作について説明する。
高調波電流発生負荷７に流れる電流ILa〜ILcは電流変成
器8a〜8cを介して電流ILa *〜ILc *として検出され、基本
波除去回路9a〜9cに入力される。
基本波除去回路9a〜9cはハイパス形フイルタで構成さ
れ、電流ILa *〜ILc *に含まれる基本波成分を除去し、高
調波電流IRa *〜IRc *のみを抽出する。高調波電流IRa *〜
IRc *はアクテイブフイルタ５に対して電流基準信号とし
て作用し、入力電流検出用電流変成器6a〜6cを介して検
出したアクテイブフイルタ出力電流Ica *〜Icc *はフイー
ドバツク信号として演算回路10a〜10cの減算成分として
出力され、加算成分として出力される高調波電流IRa *〜
IRc *との加算演算が実行され、制御偏差ΔIa *〜ΔIc *が
得られる。
この制御偏差ΔIa *〜ΔIc *が次段の増幅回路11a〜11cに
よりＫ倍され、次段の演算回路12a〜12cの加算成分とし
て出力され、減算成分として出力される電源電圧Ea〜Ec
との加算が実行され、加算出力は制御信号Ma〜Mcとして
PWM波作成回路13に出力される。
このため、PWM波作成回路13においては、制御信号Ma〜M
cを図示しない三角キヤリア信号と比較し、トランジス
タスイツチ3a〜3fのベースをオン／オフする指令を出力
する。これに応じてトランジスタスイツチ3a〜3fはコン
デンサ４をチヤージし、充電された電圧E1をPWM変調し
てインバータ出力電圧EFa〜EFcを発生し、電源側に補償
電流Ica〜Iccを流す。
従つて、増幅回路11a〜11cのゲインＫを十分大きくする
ことにより補償電流Ica〜Iccと高調波電流IRa *〜IRc *と
はほゞ等しくなり、高調波電流発生負荷７に流れる高調
波電流を補償電流Ica〜Iccにより補償可能となる。
〔発明が解決しようとする課題〕
従来のアクテイブフイルタ装置は以上のように構成され
ているので、主にPWM波作成回路13の上下アーム短絡防
止用デツドタイムによる無駄時間，トランジスタスイツ
チ3a〜3fのオン・タイム，オフ・タイムによる無駄時間
を始めとして、増幅回路11a〜11cや演算回路12a〜12c等
の回路のオフセツトによる制御遅れ等によつて、電流基
準信号である高調波電流ΔIRa *〜ΔIRc *に対して、フイ
ードバツク信号であるアクテイブフイルタ出力電流Ica *
〜Icc *の追随が遅れるために、アクテイブフイルタ装置
の高調波補償能力、特に高次の高調波電流の補償能力が
低減する問題点があつた。
この発明は上記のような問題点を解消するためになされ
たもので、電流指令値に対してフイードバツク信号が遅
れることなく追従できることにより、高い次数の高調波
電流の補償能力を有するアクテイブフイルタ装置を得る
ことを目的とする。
〔課題を解決するための手段〕
この発明に係るアクテイブフイルタ装置は、電流指令値
とフイードバツク信号との偏差信号を演算する演算回路
と、その偏差信号を入力して補正信号を出力する学習制
御回路と、補正信号と電流指令値とを加算して電流補正
指令値を生成する演算回路とを設けたものである。
〔作用〕
この発明における学習制御回路は、過去の偏差信号に基
づいて電流指令値に加算すべき補正信号を……計算して
アクテイブフイルタの電流指令値として出力することに
より、アクテイブフイルタは遅れ補償がなされた電流を
出力する。
〔発明の実施例〕
以下、この発明の一実施例を第１図および第２図につい
て説明する。この第１図において、符号１〜13が付され
ているものは、前記された第４図の従来装置で同一符号
が付されたものと同様のものである。
第１図において、14a〜14cは演算回路、15a〜15cは学習
制御回路、16a〜16cは演算回路である。
第２図において、学習制御回路15a〜15cは、増幅回路17
a〜17cおよび第１のメモリー回路18a〜18c,演算回路19a
〜19c,増幅回路20a〜20c,第２のメモリー回路21a〜21c
から構成される。
第１図において、負荷電流ILa，ILb，ILcは電流変成器8
a,8b,8cにより検出され、基本波除去回路9a〜9cにおい
てILa〜ILcに含まれる高調波電流IRa *，IRb *，IRc *を抽
出し高調波電流を制御するための電流基準信号として用
いる。
一方、アクテイブフイルタ５に流れる電流Ica，Icb，I
ccは電流変成器6a〜6cにより検出され、その検出信号は
Ica *，Icb *，Icc *として演算回路14a〜14cにそれぞれ入
力される。演算回路14a〜14cでは高調波電流基準信号I
La〜ILcとアクテイブフイルタ電流Ica〜Iccとの偏差ΔI
ea *，ΔIeb *，ΔIec *を演算した後、その結果を次段の
学習制御回路15a〜15cに入力する。
学習制御回路15a〜15cでは第２図に示すように偏差信号
ΔIea *，ΔIeb *，ΔIec *は増幅器17a〜17cによりゲイン
K1a〜K1c倍され、更に第１のメモリー回路18a〜18cに格
納され、（Ｎ−Ｌ）・Ts時間だけ遅れて読み出される。
ここで、Tsは第１のメモリー回路18a〜18cのサンプリン
グ周期である。また、Ｎは第３図に示すように電流指令
値の１周期をTfとした時にTfをＮ等分した等分数であ
り、 の関係にある。また、Ｌは読み出し時の遅延時間の調整
要素である。
従つて、第１のメモリー回路における読み出し時の遅延
時間TAは次のように表現できる。
TA＝（Ｎ−Ｌ）・Ts＝Ｎ・Ts−Ｌ・Ts＝Tf−Ｌ・Ts …
（１） 即ち、制御偏差ΔIea *，ΔIeb *，ΔIec *は第１のメモリ
ー回路において（Tf−Ｌ・Ts）だけ遅延されることにな
る。ここで、Ｌ・Tsはアクテイブフイルタの動作遅れ時
間TDとほゞ等しく選定される。
第１のメモリー回路18a〜18cの出力は次段の演算回路19
a〜19cへ入力され、第２のメモリー回路21a〜21cの出力
と加算され、それぞれIHa *〜IHc *を出力する。この第２
のメモリー回路21a〜21cには１周期前の出力IHa *〜IHc *
を増幅回路20a〜20cにおいてそれぞれゲインK2a〜K2c倍
した後メモリーする回路である。
以上の学習制御回路の制御動作を式で表わすと となる。ここで、カツコ内添字τは、電源電圧基本波周
期TsをＮ等分割した位相２π（τ/N）を示すステツプ数
で、０から（Ｎ−１）までのＮ個の整数である。また、
右下の添字n,（ｎ−１）は、電流指令値の周期の順序を
示し、（ｎ−１）周期はｎ周期より１周期過去のもので
ある。
学習制御回路15a〜15cの出力IHa *〜IHc *は演算回路16a
〜16cにおいて高調波電流基準信号IRa *〜IRc *と加算さ
れ新しい高調波電流基準信号IR2a *〜IR2c *として演算回
路10a〜10cに入力され、アクテイブフイルタの出力電流
信号Ica *〜Icc *との偏差ΔIa *〜ΔIc *が演算される。そ
れ以降の電流制御動作については第４図に示す従来のも
のと同一なので説明は省略する。
本発明のアクテイブフイルタの制御回路は上述のように
制御されているので、アクテイブフイルタの動作遅れを
学習制御回路15a〜15cで補償することができる。
この補償作用を第３図の波形で説明する。
第３図（ａ）は基本波除去回路9aの出力の高調波電流基
準信号IRa *を示す。今、同図に示す時刻t0から高調波電
流基準信号IRa *が出力された場合を考える。t0から（Tf
−Ｌ・Ts）経過した時刻t1までは学習制御回路15aの中
の第１のメモリー回路18aの出力は０になつているの
で、第３図（ｅ）に示すように時刻t1までは０を保つて
いる。従つてt0〜t1の期間では第２の高調波電流基準値
IR2a *は第１の高調波電流基準値IRa *と等しくなつてい
る。
アクテイブフイルタの動作遅れ時間の遅れ時間をTdとす
ると、アクテイブフイルタの出力電流Ica *は第２の高調
波電流基準信号IR2a *に対しTdだけ遅れて第３図（ｃ）
のように出力される。この結果、負荷の高調波電流IRa *
とアクテイブフイルタによる補償電流Ica *との偏差ΔI
ea *が第３図（ｄ）のように発生する。この偏差信号は
（Tf−Ｌ・Ts）だけ遅れてIHa *として第３図（ｅ）のよ
うに時刻t1以降に出力される。
このIHa *はIRa *に加算され第３図（ｂ）のようにIRa *の
位相を進めるように作用する。
その結果、t1以降では偏差信号ΔIea *は第３図に示すよ
うに小さくなつてくる。ΔIea *はt1以降で（２）式に示
すように、１周期前のIHa *と加算されていくため定常的
にはΔIea *は０になり、アクテイブフイルタの制御遅れ
による偏差は完全に補償できることになる。
なお、上記実施例では、アクテイブフイルタ装置に対し
て適用されるものとして説明したが、これまでの説明で
明らかなように、この発明は、所定の目標値にその出力
を追従させることを目的とした所定の位相遅れを有する
電流制御装置に対して適用することが可能である。
また、第２図において、増幅回路17a〜17cと第１のメモ
リー回路18a〜18cとの順序や増幅回路20a〜20cと第２の
メモリー回路21a〜21cとの順序を入れ換えても学習制御
回路の効果は上記実施例と同様の効果を奏する。
〔発明の効果〕
以上のように、この発明によれば、電流指令値とフイー
ドバツク信号との制御偏差信号を学習制御回路へ入力
し、学習制御回路内で電流指令値に対してフイードバツ
ク信号の遅れ時間に相当する位相だけ早い位相の制御偏
差信号を１周期毎に加えて、補正信号として出力し、こ
の補正信号と電流指令値とを加えた電流補正指令値をア
クテイブフイルタの電流指令値として入力するように構
成したので、電流補正指令値に対して制御応答遅れとな
るアクテイブフイルタ出力電流が定常的には電流指令値
と一致することになり、アクテイブフイルタ装置の高調
波補償特性が向上する効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例によるアクテイブフイルタ
装置を示す回路構成図、第２図は第１図に示された学習
制御回路の内部を示した回路構成図、第３図はこの発明
のアクテイブフイルタ装置の動作を説明するための波形
図、第４図は従来のアクテイブフイルタ装置の回路構成
図である。 １は３相交流電源、２はリアクトル、３はトランジスタ
スイツチ、４はコンデンサ、５はアクテイブフイルタ、
６は電流変成器、７は高調波電流発生負荷、９は基本波
除去回路、10は演算回路、14は演算回路、15は学習制御
回路、16は演算回路、17は増幅回路、18は第１のメモリ
ー回路、10は演算回路、20は増幅回路、21は第２のメモ
リー回路。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】負荷電流の高調波成分を電流指令値とし
    て、この電流指令値に従ってその出力電流を制御するア
    クテイブフイルタ装置において、前記電流指令値と前記
    出力電流との偏差を演算する偏差演算回路と、この偏差
    演算回路の出力を前記電流指令値の少なくとも１周期分
    を格納するメモリー回路と、このメモリー回路の格納値
    を、１周期の遅れ時間を基準時点としてこの基準時点よ
    りこのアクテイブフイルタの動作遅れ時間にほぼ等しい
    所定の時間先行して読みだし出力する学習制御回路と、
    この出力値をこの出力時点での前記電流指令値に加算す
    る演算回路とを備えたことを特徴とするアクテイブフイ
    ルタ装置
  2. 【請求項２】学習制御回路は、少なくとも１周期分のサ
    ンプリング値を格納可能な複数個のメモリーで構成され
    た第１及び第２のメモリーを有し、請求項１に記載の偏
    差演算回路の出力をサンプリングして第１のメモリーに
    収納し、１周期の遅れ時間を基準時点として、第１のメ
    モリーからこの基準時点よりこのアクテイブフイルタの
    動作遅れ時間にほぼ等しい所定の時間先行して読みだし
    た値と、このとき同時に第２のメモリーから読みだした
    １周期前の時刻に格納された値とを加算し、これを第２
    のメモリーに格納するとともに出力するものであること
    を特徴とする特許請求の範囲第１項記載のアクテイブフ
    イルタ装置
JP63052035A 1988-03-04 1988-03-04 アクテイブフイルタ装置 Expired - Fee Related JPH0691711B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63052035A JPH0691711B2 (ja) 1988-03-04 1988-03-04 アクテイブフイルタ装置
US07/285,611 US5063532A (en) 1988-03-04 1988-12-16 Active filter device
DE8888121204T DE3879469T2 (de) 1988-03-04 1988-12-19 Aktive filteranordnung.
EP88121204A EP0330755B1 (en) 1988-03-04 1988-12-19 Active filter device
KR1019890002461A KR920004296B1 (ko) 1988-03-04 1989-02-28 액티브필터 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63052035A JPH0691711B2 (ja) 1988-03-04 1988-03-04 アクテイブフイルタ装置

Publications (2)

Publication Number Publication Date
JPH01227630A JPH01227630A (ja) 1989-09-11
JPH0691711B2 true JPH0691711B2 (ja) 1994-11-14

Family

ID=12903562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63052035A Expired - Fee Related JPH0691711B2 (ja) 1988-03-04 1988-03-04 アクテイブフイルタ装置

Country Status (5)

Country Link
US (1) US5063532A (ja)
EP (1) EP0330755B1 (ja)
JP (1) JPH0691711B2 (ja)
KR (1) KR920004296B1 (ja)
DE (1) DE3879469T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343079A (en) * 1991-02-25 1994-08-30 Regents Of The University Of Minnesota Standby power supply with load-current harmonics neutralizer
US5172009A (en) * 1991-02-25 1992-12-15 Regents Of The University Of Minnesota Standby power supply with load-current harmonics neutralizer
US5321598A (en) * 1992-09-18 1994-06-14 Westinghouse Electric Corp. Three-phase active filter utilizing rotating axis transformation
US5309353A (en) * 1992-10-02 1994-05-03 Westinghouse Electric Corp. Multiple reference frame controller for active filters and power line conditioners
US5416688A (en) * 1993-07-07 1995-05-16 Levin; Michael Combined phase-shifting directional zero phase sequence current filter and method for using thereof
DE4443428A1 (de) * 1994-12-06 1996-06-13 Siemens Ag Verfahren und Vorrichtung zur Erzeugung eines beliebigen m-phasigen Stromsystems n-ter Ordnung einer umrichtergespeisten Einrichtung
DE19529302A1 (de) * 1995-08-09 1997-02-13 Siemens Ag Vorrichtung zur Kompensation von Oberschwingungsströmen einer aus mehreren Leitern bestehenden Übertragungsstrecke
US5567994A (en) * 1995-09-29 1996-10-22 Allen-Bradley Company, Inc. Active harmonic filter with time domain analysis
US5726504A (en) * 1996-05-24 1998-03-10 Pecukonis; Joseph P. Apparatus and method for adaptively canceling harmonic currents in a power line
US6047787A (en) * 1998-02-03 2000-04-11 Ecostar Electric Drive Systems Llc Voltage control method for an electric motor control system
FR2779583B1 (fr) * 1998-06-04 2000-08-11 Aerospatiale Systeme antipollution pour reseau electrique
US6657322B2 (en) 2001-10-01 2003-12-02 Rockwell Automation Technologies, Inc. Control system for active power filters
US7369998B2 (en) * 2003-08-14 2008-05-06 Voxtec International, Inc. Context based language translation devices and methods
EP2124311A1 (en) * 2008-05-23 2009-11-25 ABB Research LTD Time delay compensation in power system control
JP5890210B2 (ja) * 2012-03-19 2016-03-22 株式会社ダイヘン アクティブフィルタ、および、アクティブフィルタの制御回路
JP5713044B2 (ja) 2013-04-15 2015-05-07 ダイキン工業株式会社 制御装置
US10331094B2 (en) * 2014-01-30 2019-06-25 Meidensha Corporation Periodic external disturbance suppression control device
CN106300355B (zh) * 2016-09-22 2018-11-09 电子科技大学 一种有源电力滤波器计算量简化的谐振控制方法
RU185875U1 (ru) * 2018-10-11 2018-12-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Санкт-Петербургский горный университет" Устройство гибридной компенсации высших гармоник
CN110880880B (zh) * 2019-11-05 2025-02-21 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 能量路由器的交流端口及能量路由器
EP4362308A4 (en) 2021-06-25 2025-06-11 Toshiba Carrier Corporation High harmonic suppression device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626769A (en) * 1985-03-13 1986-12-02 Analog Devices, Inc. Voltage/current source
JPH0834669B2 (ja) * 1986-06-26 1996-03-29 三菱電機株式会社 高調波抑制装置
JPH0746917B2 (ja) * 1987-07-28 1995-05-17 三菱電機株式会社 ３相変換器の制御装置

Also Published As

Publication number Publication date
EP0330755A3 (en) 1990-10-24
JPH01227630A (ja) 1989-09-11
EP0330755B1 (en) 1993-03-17
US5063532A (en) 1991-11-05
KR890015476A (ko) 1989-10-30
KR920004296B1 (ko) 1992-06-01
EP0330755A2 (en) 1989-09-06
DE3879469T2 (de) 1993-06-24
DE3879469D1 (de) 1993-04-22

Similar Documents

Publication Publication Date Title
EP0330755B1 (en) Active filter device
JP3185257B2 (ja) 電力変換ユニットの並列運転装置
JP6468342B1 (ja) 電力変換装置
US20050275976A1 (en) Power conversion apparatus and methods using an adaptive waveform reference
Norambuena et al. Finite control set model predictive control reduced computational cost applied to a flying capacitor converter
JP3234909B2 (ja) インバータ制御装置、およびインバータの制御方法
JP3681941B2 (ja) 電源高調波抑制装置
RU2094935C1 (ru) Фильтр-стабилизатор переменного напряжения
WO2019097835A1 (ja) 電力変換装置
JP2014187742A (ja) インバータ装置
JP3354465B2 (ja) 電力変換装置
JP2943323B2 (ja) Ｐｗｍインバータの出力電流検出方法
JPH10201099A (ja) アクティブフィルタ
JPH06245387A (ja) 系統連系制御方法及びシステム回路装置
JP3615966B2 (ja) 系統連係インバータ装置
JPH067741B2 (ja) チヨツパの制御装置
CN110739693B (zh) 一种单相半桥有源滤波器的控制方法、装置及设备
CN113224940B (zh) 一种控制方法、控制电路及pfc电路
JPH1066344A (ja) 電力変換装置の制御回路
JPH04308473A (ja) Ｐｗｍインバータの予測形瞬時値制御方法
CN114465345A (zh) 一种电源切换方法、装置及系统
JP3597306B2 (ja) 静止型電力変換装置
JPH0937554A (ja) Ｐｗｍコンバータの制御装置およびその制御装置を用いた無停電電源装置
JP2002034153A (ja) 電力用アクティブフィルタの制御方法
JPH02193570A (ja) インバータの制御方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees