JPH0693232B2 - キヤツシユメモリ - Google Patents
キヤツシユメモリInfo
- Publication number
- JPH0693232B2 JPH0693232B2 JP62125912A JP12591287A JPH0693232B2 JP H0693232 B2 JPH0693232 B2 JP H0693232B2 JP 62125912 A JP62125912 A JP 62125912A JP 12591287 A JP12591287 A JP 12591287A JP H0693232 B2 JPH0693232 B2 JP H0693232B2
- Authority
- JP
- Japan
- Prior art keywords
- directory
- exclusive
- cache memory
- control devices
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はキャッシュメモリに係り、特にキャッシュメモ
リの内容書替え時のディレクトリメモリの更新に好適な
ディレクトリメモリの排他制御に関する。
リの内容書替え時のディレクトリメモリの更新に好適な
ディレクトリメモリの排他制御に関する。
ディレクトリの動作として数十マイクロ秒必要なサーチ
動作と数マイクロ秒で終了するリード／ライト動作があ
る。従来のキャッシュメモリでは、ディレクトリの専有
指示信号が１種しかなく、専有の優先順位は固定されて
おり、優先順位の高い制御装置２台からサーチ動作によ
る専有指示があり、優先順位の低い制御装置から、リー
ド／ライト動作による専有指示を出した場合、リード／
ライト動作終了までに百数十マイクロ秒必要となり、適
正なディレクトリの更新が出来なくなる欠点があった。
動作と数マイクロ秒で終了するリード／ライト動作があ
る。従来のキャッシュメモリでは、ディレクトリの専有
指示信号が１種しかなく、専有の優先順位は固定されて
おり、優先順位の高い制御装置２台からサーチ動作によ
る専有指示があり、優先順位の低い制御装置から、リー
ド／ライト動作による専有指示を出した場合、リード／
ライト動作終了までに百数十マイクロ秒必要となり、適
正なディレクトリの更新が出来なくなる欠点があった。
本発明の目的は、キャッシュメモリシステムにおいて、
適正なディレクトリの更新を可能とするキャッシュメモ
リシステムを提供することにある。
適正なディレクトリの更新を可能とするキャッシュメモ
リシステムを提供することにある。
複数の制御装置と１つのキャッシュメモリで構成したキ
ャッシュメモリシステムにおいて、ディレクトリ専有指
示の信号を、サーチ動作を行う専有指示信号と、リード
／ライト動作によりディレクトリの更新を行う専有指示
信号の２種に分け、常にサーチ動作を行う専有指示信号
より、リード／ライト動作によりディレクトリの更新を
行う専有指示信号を、ディレクトリ専有の高い優先順位
に位置ずけることにより、サーチ動作によるディレクト
リの専有が２回以上続くことを防止し、最悪でもリード
／ライト作によるディレクトリの更新を数十マイクロ秒
で終了可能とする。
ャッシュメモリシステムにおいて、ディレクトリ専有指
示の信号を、サーチ動作を行う専有指示信号と、リード
／ライト動作によりディレクトリの更新を行う専有指示
信号の２種に分け、常にサーチ動作を行う専有指示信号
より、リード／ライト動作によりディレクトリの更新を
行う専有指示信号を、ディレクトリ専有の高い優先順位
に位置ずけることにより、サーチ動作によるディレクト
リの専有が２回以上続くことを防止し、最悪でもリード
／ライト作によるディレクトリの更新を数十マイクロ秒
で終了可能とする。
以下、本発明の一実施例をディスクキャッシュの場合に
おいて、第１図，第２図により説明する。キャッシュメ
モリ５は４つのディスク制御装置１〜４によりアクセス
可能であり、キャッシュメモリ５には４つのディスク制
御装置１〜４配下のディスク駆動装置の情報が格納され
ている。またキャッシュメモリ５のディレクトリにはキ
ャッシュメモリ５の管理情報を格納しており、４つのデ
ィスク制御装置１〜４で排他制御により専有使用され
る。４つのディスク制御装置１〜４は、ディレクトリを
専有使用するため、それぞれ、ディレクトリを数マイク
ロ秒で終了するリード／ライト動作で使用する短い専有
指示信号７〜10と、ディレクトリを数十マイクロ秒必要
とするサーチ動作で使用する長い専有指示信号11〜14
を、キャッシュメモリ５のディレクトリ専有制御部６に
出力する。また、キャッシュメモリ５のディレクトリ専
有制御部６は、短い専有指示信号７〜10と長い専有指示
信号11〜14の結果を専有信号15〜18により、それぞれの
ディスク制御装置１〜４に報告する。ディレクトリ専有
制御部６は、長い専有指示信号11〜14より、短い専有指
示信号７〜10を専有の優先順位を高くしており、短い専
有指示信号７〜10がないことを見て、長い専有指示信号
11〜14を見に行く、長い専有指示信号11〜14のいずれか
１つによる専有が解除された場合も同様である。
おいて、第１図，第２図により説明する。キャッシュメ
モリ５は４つのディスク制御装置１〜４によりアクセス
可能であり、キャッシュメモリ５には４つのディスク制
御装置１〜４配下のディスク駆動装置の情報が格納され
ている。またキャッシュメモリ５のディレクトリにはキ
ャッシュメモリ５の管理情報を格納しており、４つのデ
ィスク制御装置１〜４で排他制御により専有使用され
る。４つのディスク制御装置１〜４は、ディレクトリを
専有使用するため、それぞれ、ディレクトリを数マイク
ロ秒で終了するリード／ライト動作で使用する短い専有
指示信号７〜10と、ディレクトリを数十マイクロ秒必要
とするサーチ動作で使用する長い専有指示信号11〜14
を、キャッシュメモリ５のディレクトリ専有制御部６に
出力する。また、キャッシュメモリ５のディレクトリ専
有制御部６は、短い専有指示信号７〜10と長い専有指示
信号11〜14の結果を専有信号15〜18により、それぞれの
ディスク制御装置１〜４に報告する。ディレクトリ専有
制御部６は、長い専有指示信号11〜14より、短い専有指
示信号７〜10を専有の優先順位を高くしており、短い専
有指示信号７〜10がないことを見て、長い専有指示信号
11〜14を見に行く、長い専有指示信号11〜14のいずれか
１つによる専有が解除された場合も同様である。
ディスク制御装置１が短い専有指示信号７を出力し、デ
ィレクトリ専有制御部６より専有信号15を報告され、デ
ィレクトリをリード／ライト動作で使用中に、ディスク
制御装置2,4に中央処理装置よりREAD命令が来た時当該R
EAD情報がキャッシュメモリ５に格納されているかどう
か判断するために、ディスク制御装置2,4はディレクト
リをサーチ動作で使用する長い専有指示信号12,14を出
力し、専有信号16,18が報告されるのを待つ。またこの
時ディスク制御装置３がディスク駆動装置からキャッシ
ュメモリ５にシーケンシャルロードを実行していた場
合、１トラックロード後、トラックスイッチのギャップ
中にディレクトリの内容を更新しなければならず専有指
示信号が１種だと、先に専有指示信号を出したディスク
制御装置2,4にディレクトリを専有され、ディスク制御
装置３がディレクトリを専有可能となるのは百数十マイ
クロ秒後となり、ディスク制御装置３は次の１トラック
ロードの為にディスク駆動装置へ制御信号を出さなけれ
ばならず、ディレクトリ更新のタイミングを逸してしま
う。このような不具合をなくすため、ディスク制御装置
３は、優先順位の高い短い専有指示信号９を出力し、デ
ィスク制御装置１のディレクトリ専有のあとに、ディレ
クトリを専有する。
ィレクトリ専有制御部６より専有信号15を報告され、デ
ィレクトリをリード／ライト動作で使用中に、ディスク
制御装置2,4に中央処理装置よりREAD命令が来た時当該R
EAD情報がキャッシュメモリ５に格納されているかどう
か判断するために、ディスク制御装置2,4はディレクト
リをサーチ動作で使用する長い専有指示信号12,14を出
力し、専有信号16,18が報告されるのを待つ。またこの
時ディスク制御装置３がディスク駆動装置からキャッシ
ュメモリ５にシーケンシャルロードを実行していた場
合、１トラックロード後、トラックスイッチのギャップ
中にディレクトリの内容を更新しなければならず専有指
示信号が１種だと、先に専有指示信号を出したディスク
制御装置2,4にディレクトリを専有され、ディスク制御
装置３がディレクトリを専有可能となるのは百数十マイ
クロ秒後となり、ディスク制御装置３は次の１トラック
ロードの為にディスク駆動装置へ制御信号を出さなけれ
ばならず、ディレクトリ更新のタイミングを逸してしま
う。このような不具合をなくすため、ディスク制御装置
３は、優先順位の高い短い専有指示信号９を出力し、デ
ィスク制御装置１のディレクトリ専有のあとに、ディレ
クトリを専有する。
このように２種のディレクトリ専有指示信号を持つこと
により、適正にディレクトリの更新が可能となり、キャ
ッシュメモリ５に今ロードした、トラックが次のサーチ
動作のサーチ対照トラックとして使用可能となるため、
キャッシュメモリ５のヒット率も高くなる利点がある。
により、適正にディレクトリの更新が可能となり、キャ
ッシュメモリ５に今ロードした、トラックが次のサーチ
動作のサーチ対照トラックとして使用可能となるため、
キャッシュメモリ５のヒット率も高くなる利点がある。
本発明によれば、ディレクトリの更新が待時間なく行な
えるため、例えばディスクキャッシュの場合、ディスク
駆動装置からキャッシュメモリへのシーケンシャルロー
ドにおいても、１トラックロード後のトラックスイッチ
のギャップ中に順次ディレクトリの更新が可能となり、
ディスク駆動装置の制御が容易になる。また、今キャッ
シュメモリにロードしたトラックが次のサーチ動作のサ
ーチ対照トラックとなるため、ヒット率も高くなる。
えるため、例えばディスクキャッシュの場合、ディスク
駆動装置からキャッシュメモリへのシーケンシャルロー
ドにおいても、１トラックロード後のトラックスイッチ
のギャップ中に順次ディレクトリの更新が可能となり、
ディスク駆動装置の制御が容易になる。また、今キャッ
シュメモリにロードしたトラックが次のサーチ動作のサ
ーチ対照トラックとなるため、ヒット率も高くなる。
第１図は本発明の一実施例のキャッシュメモリシステム
の当該ディレクトリ専有制御部の機能ブロック図、第２
図は同じくディレクトリ専有制御部の専有指示信号と専
有信号のタイムチャート図である。 １〜４……ディスク制御装置、 ５……キャッシュメモリ、 ６……ディレクトリ専有制御部、 ７〜10……短い専有指示信号、 11〜14……長い専有指示信号、 15〜18……専有信号。
の当該ディレクトリ専有制御部の機能ブロック図、第２
図は同じくディレクトリ専有制御部の専有指示信号と専
有信号のタイムチャート図である。 １〜４……ディスク制御装置、 ５……キャッシュメモリ、 ６……ディレクトリ専有制御部、 ７〜10……短い専有指示信号、 11〜14……長い専有指示信号、 15〜18……専有信号。
Claims (1)
- 【請求項１】複数の制御装置からアクセスされるキャッ
シュメモリと、キャッシュメモリの管理情報を格納し、
前記複数の制御装置から排他的に使用されるディレクト
リにより構成されるキャッシュメモリシステムにおい
て、前記複数の制御装置はディレクトリを専有する時間
の長短に応じた２種の専有指示信号を出力し、さらに前
記ディレクトリは前記複数の制御装置からの各々２種の
専有指示信号を検出し、どちらの専有指示信号が出力さ
れているかにより、専有する制御装置の優先順位を決定
しディレクトリの専有を許可し、またディレクトリを専
有したか否かの結果を前記複数の制御装置に報告するこ
とを特徴とするキャッシュメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125912A JPH0693232B2 (ja) | 1987-05-25 | 1987-05-25 | キヤツシユメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125912A JPH0693232B2 (ja) | 1987-05-25 | 1987-05-25 | キヤツシユメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62282345A JPS62282345A (ja) | 1987-12-08 |
| JPH0693232B2 true JPH0693232B2 (ja) | 1994-11-16 |
Family
ID=14921993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62125912A Expired - Lifetime JPH0693232B2 (ja) | 1987-05-25 | 1987-05-25 | キヤツシユメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693232B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5339397A (en) * | 1990-10-12 | 1994-08-16 | International Business Machines Corporation | Hardware primary directory lock |
-
1987
- 1987-05-25 JP JP62125912A patent/JPH0693232B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62282345A (ja) | 1987-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080651A (en) | Memory control processor | |
| US3573855A (en) | Computer memory protection | |
| EP0166310B1 (en) | Data processing system | |
| US4126893A (en) | Interrupt request controller for data processing system | |
| US5293618A (en) | Method for controlling access to a shared file and apparatus therefor | |
| JPH0693232B2 (ja) | キヤツシユメモリ | |
| EP0080878A2 (en) | Cache memory and method of control for use with magnetic disks | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPS6240736B2 (ja) | ||
| JPS6055459A (ja) | プロツクデ−タ転送記憶制御方法 | |
| JPH01188966A (ja) | キャッシュ付き磁気ディスク制御装置 | |
| JPS63280356A (ja) | 仮想ディスク装置のバッファ管理方式 | |
| JPS6074057A (ja) | デイスク・キヤツシユ制御システム | |
| JPS6069759A (ja) | デイスクキヤツシユメモリ制御方式 | |
| JPS5846763B2 (ja) | ジキデイスクソウチ | |
| JPS63286959A (ja) | メモリアクセス方式 | |
| JPH07319720A (ja) | プロセッサの系切替え方式 | |
| JPS63155338A (ja) | プログラム実行履歴記録制御方式 | |
| JPS5985556A (ja) | フアイル制御システム | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH08106363A (ja) | マルチディスク装置 | |
| JPH0512120A (ja) | データキヤツシユ制御方式 | |
| JPH01177151A (ja) | 情報処理システム | |
| JPH04102916A (ja) | 磁気ディスク装置 | |
| JPH04271472A (ja) | データベース処理方法 |