JPS62282345A - キヤツシユメモリ - Google Patents
キヤツシユメモリInfo
- Publication number
- JPS62282345A JPS62282345A JP62125912A JP12591287A JPS62282345A JP S62282345 A JPS62282345 A JP S62282345A JP 62125912 A JP62125912 A JP 62125912A JP 12591287 A JP12591287 A JP 12591287A JP S62282345 A JPS62282345 A JP S62282345A
- Authority
- JP
- Japan
- Prior art keywords
- exclusive
- directory
- cache memory
- control devices
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
工 発明の詳細な説明
〔産業上の利用分野〕
本発明はキャッシュメモリに係り、特にキャッシュメモ
リの内容書替え時のディレクトリメモリの更新に好適な
ディレクトリメモリの排他制御に関する。
リの内容書替え時のディレクトリメモリの更新に好適な
ディレクトリメモリの排他制御に関する。
ディレクトリの動作として数十マイクロ秒必妄なサーチ
動作と数マイクロ秒で終了するり−ド/ライト動作があ
る。従来のキャッシュメモリでは、ディレクトリの専有
指示信号が1種しかなく、専有の優先順位は固定されて
おり、優先順位の高い制御装置2台からサーチ動作によ
る専有指示があり、優先順位の低い制御装置から、リー
ド/ライト動作による専有指示を出した場合、リード/
ライト動作終了までに百数十マイクロ秒必要となり。
動作と数マイクロ秒で終了するり−ド/ライト動作があ
る。従来のキャッシュメモリでは、ディレクトリの専有
指示信号が1種しかなく、専有の優先順位は固定されて
おり、優先順位の高い制御装置2台からサーチ動作によ
る専有指示があり、優先順位の低い制御装置から、リー
ド/ライト動作による専有指示を出した場合、リード/
ライト動作終了までに百数十マイクロ秒必要となり。
適正なディレクトリの更新が出来なくなる欠点があった
。
。
本発明の目的は、キャッシュメモリシステムにおいて、
適正なブイレフ) IJの更新を可能とするキャッシュ
メモリシステムを提供することにあム〔発明の概要〕 複数の制御装置と1つのキャッジ島メモリで構成したキ
ャッシュメモリシステムにおいて、ディレクトリ専有指
示の信号を、サーチ動作を行う専有指示信号と、リード
/ライト動作によりディレクトリの更新を行う専有指示
信号の2種に分け、常にサーチ動作を行う専有指示信号
より、リード/ライト動作によりディレクトリの更新を
行う専有指示信号を、ブイレフ) IJ専有の高い優先
順位に位置ずけることKより、サーチ動作によるディレ
クトリの専有が2回以上続(ことを防止し、織悪でもリ
ード/ライト動作洗よるディレクトリの更新を数十マイ
クロ秒で終了可能とする。
適正なブイレフ) IJの更新を可能とするキャッシュ
メモリシステムを提供することにあム〔発明の概要〕 複数の制御装置と1つのキャッジ島メモリで構成したキ
ャッシュメモリシステムにおいて、ディレクトリ専有指
示の信号を、サーチ動作を行う専有指示信号と、リード
/ライト動作によりディレクトリの更新を行う専有指示
信号の2種に分け、常にサーチ動作を行う専有指示信号
より、リード/ライト動作によりディレクトリの更新を
行う専有指示信号を、ブイレフ) IJ専有の高い優先
順位に位置ずけることKより、サーチ動作によるディレ
クトリの専有が2回以上続(ことを防止し、織悪でもリ
ード/ライト動作洗よるディレクトリの更新を数十マイ
クロ秒で終了可能とする。
以下、本発明の一実施例をディスクキャッシェの場合に
おいて、第1図、第2図により説明する。
おいて、第1図、第2図により説明する。
キャッシュメモリ5は4つのディスク制御装置1〜4に
よりアクセス可能であり、キャッシュメモリ5には4つ
のディスク制御装置1〜4配下のディスク駆動装置の情
報が格納されている。またキャッシュメモリ5のディレ
クトリにはキャッシュメモリ5の管理情報を格納してお
り、4つのディスク制御装置1〜4で排他制御により専
有使用される。4つのディスク制御装置1〜4は、ブイ
レフ) IJを専有使用するため、それぞれ、ディレク
トリを微マイクロ秒で終了するリード/ライト動作で使
用する短い専有指示信号7〜10と、ディレクトリを数
十マイクロ秒必要とするサーチ動作で使用する長い専有
指示信号11〜14を、キャッシュメモリ5のディレク
トリ専有制?MJ部6に出力する。また、キャッシュメ
モリ5のディレクトリ専有制御部6は、短い専有指示1
8号7〜10と長い専有指示信号11〜14の結果を専
有信号15〜1日により、それぞれのディスク制御装置
1〜4に報告する。ディレクトリ専有制御部6は、長い
専有指示信号11〜14より、短い専有指示信号7〜1
0を専有の優先順位1f!::高くしており、短い専有
指示信号7〜10がないことを見て、長い専有指示信号
11〜14を見に行(、長い専有指示信号11〜14の
いずれか1つによる専有が解除された場合も同様である
。
よりアクセス可能であり、キャッシュメモリ5には4つ
のディスク制御装置1〜4配下のディスク駆動装置の情
報が格納されている。またキャッシュメモリ5のディレ
クトリにはキャッシュメモリ5の管理情報を格納してお
り、4つのディスク制御装置1〜4で排他制御により専
有使用される。4つのディスク制御装置1〜4は、ブイ
レフ) IJを専有使用するため、それぞれ、ディレク
トリを微マイクロ秒で終了するリード/ライト動作で使
用する短い専有指示信号7〜10と、ディレクトリを数
十マイクロ秒必要とするサーチ動作で使用する長い専有
指示信号11〜14を、キャッシュメモリ5のディレク
トリ専有制?MJ部6に出力する。また、キャッシュメ
モリ5のディレクトリ専有制御部6は、短い専有指示1
8号7〜10と長い専有指示信号11〜14の結果を専
有信号15〜1日により、それぞれのディスク制御装置
1〜4に報告する。ディレクトリ専有制御部6は、長い
専有指示信号11〜14より、短い専有指示信号7〜1
0を専有の優先順位1f!::高くしており、短い専有
指示信号7〜10がないことを見て、長い専有指示信号
11〜14を見に行(、長い専有指示信号11〜14の
いずれか1つによる専有が解除された場合も同様である
。
ディスク制御装置ii1が短い専有指示信号7を出力し
、ディレクトリ専有制御部6より専有信号15を報告さ
れ、ディレクトリをリード/ライト動作で使用中に、デ
ィスク制御装置2,4に中央処理装置よりREAD命令
が来た時当該READ情報がキャッシュメモリ5に格納
されているかどうか判断するために、ディスク制御装置
2,4はディレクトリをサーチ動作で使用する長い専有
指示信号12 、14を出力し、専有信号16 、18
が報告されるのを待つ。またこの時ディスク制御装置3
がディスク駆動装置からキャッシュメモリ5にシーケン
シャルロードを実行していた場合、1トラツクロード後
、トラックスイッチのギャップ中にディレクトリの内容
を更新しなければならず専有指示信号が1種だと、先に
専有指示信号を出したディスク制御装置2,4にディレ
クトリを専有され、ディスク制御装置5がディレクトリ
を専有可能となるのは百数十マイクロ秒後となり、ディ
スク制駆動装置へ制御信号を出さなければならず、ディ
レクトリ更新のタイミングを逸してしま5゜こOよ5な
不具合をな(すため、ディスク制御装置3は、優先順位
の高い短い専有指示信号9を出力Uディスク制御装置1
のディレクトリ専有のあとへディレクトリを専有する。
、ディレクトリ専有制御部6より専有信号15を報告さ
れ、ディレクトリをリード/ライト動作で使用中に、デ
ィスク制御装置2,4に中央処理装置よりREAD命令
が来た時当該READ情報がキャッシュメモリ5に格納
されているかどうか判断するために、ディスク制御装置
2,4はディレクトリをサーチ動作で使用する長い専有
指示信号12 、14を出力し、専有信号16 、18
が報告されるのを待つ。またこの時ディスク制御装置3
がディスク駆動装置からキャッシュメモリ5にシーケン
シャルロードを実行していた場合、1トラツクロード後
、トラックスイッチのギャップ中にディレクトリの内容
を更新しなければならず専有指示信号が1種だと、先に
専有指示信号を出したディスク制御装置2,4にディレ
クトリを専有され、ディスク制御装置5がディレクトリ
を専有可能となるのは百数十マイクロ秒後となり、ディ
スク制駆動装置へ制御信号を出さなければならず、ディ
レクトリ更新のタイミングを逸してしま5゜こOよ5な
不具合をな(すため、ディスク制御装置3は、優先順位
の高い短い専有指示信号9を出力Uディスク制御装置1
のディレクトリ専有のあとへディレクトリを専有する。
このよ5に2種のディレクトリ専有指示信号を持つこと
により、適正にディレクトリの更新が可能となり、キャ
ッシュメモリ5に今ロードした、トラックが次のサーチ
動作のサーチ対照トラックとして使用可能となるため、
Φヤッシュメモリ5のヒツト率も高くなる利点がある。
により、適正にディレクトリの更新が可能となり、キャ
ッシュメモリ5に今ロードした、トラックが次のサーチ
動作のサーチ対照トラックとして使用可能となるため、
Φヤッシュメモリ5のヒツト率も高くなる利点がある。
本発明によれば、ディレクトリの更新が待時間なく行な
えるため、例えばディスクキャッシュの場合、ディスク
駆動装置からキャッジ−メモリへのシーケンシャルロー
ドにおいても、1トラツクロード後のトラックスイッチ
のギャップ中に順次ディレクトリの更新が可能となり、
ディスク駆動活着の髄126 fi穴具にたふ−(乳今
キャッシュメモリにロードしたトラックが次のサーチ動
作のサーチ対照トラックとなるため、ヒツト率も高くな
る。
えるため、例えばディスクキャッシュの場合、ディスク
駆動装置からキャッジ−メモリへのシーケンシャルロー
ドにおいても、1トラツクロード後のトラックスイッチ
のギャップ中に順次ディレクトリの更新が可能となり、
ディスク駆動活着の髄126 fi穴具にたふ−(乳今
キャッシュメモリにロードしたトラックが次のサーチ動
作のサーチ対照トラックとなるため、ヒツト率も高くな
る。
第1図は本発明の一実施例のギャッシェメモリシステム
の当該ディレクトリ専有制御部の機能ブロック図、第2
図は同じくディンクトリ専有制御部の専有指示信号と専
有信号のタイムチャート図である。 1〜4・・・ディスク制御装置、 5・・・キャッシェメモリ、 6・・・ディレクトリ専有制?a部、 7〜10・・・短い専有指示f3号、 11〜14・・・長い専有指示信号、 15〜18・・・専有信号。
の当該ディレクトリ専有制御部の機能ブロック図、第2
図は同じくディンクトリ専有制御部の専有指示信号と専
有信号のタイムチャート図である。 1〜4・・・ディスク制御装置、 5・・・キャッシェメモリ、 6・・・ディレクトリ専有制?a部、 7〜10・・・短い専有指示f3号、 11〜14・・・長い専有指示信号、 15〜18・・・専有信号。
Claims (1)
- 1 複数の制御装置からアクセスされるキャッシュメモ
リと、キャッシュメモリの管理情報を格納し、前記複数
の制御装置から排他的に使用されるディレクトリにより
構成されるキャッシュメモリシステムにおいて、前記複
数の制御装置はディレクトリを専有する時間の長短に応
じた2種の専有指示信号を出力し、さらに前記ディレク
トリは前記複数の制御装置からの各々2種の専有指示信
号を検出し、どちらの専有指示信号が出力されているか
により、専有する制御装置の優先順位を決定しディレク
トリの専有を許可し、またディレクトリを専有したか否
かの結果を前記複数の制御装置に報告することを特徴と
するキャッシュメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125912A JPH0693232B2 (ja) | 1987-05-25 | 1987-05-25 | キヤツシユメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125912A JPH0693232B2 (ja) | 1987-05-25 | 1987-05-25 | キヤツシユメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62282345A true JPS62282345A (ja) | 1987-12-08 |
| JPH0693232B2 JPH0693232B2 (ja) | 1994-11-16 |
Family
ID=14921993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62125912A Expired - Lifetime JPH0693232B2 (ja) | 1987-05-25 | 1987-05-25 | キヤツシユメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693232B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5339397A (en) * | 1990-10-12 | 1994-08-16 | International Business Machines Corporation | Hardware primary directory lock |
-
1987
- 1987-05-25 JP JP62125912A patent/JPH0693232B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5339397A (en) * | 1990-10-12 | 1994-08-16 | International Business Machines Corporation | Hardware primary directory lock |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0693232B2 (ja) | 1994-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1995006284B1 (en) | Ata interface architecture employing state machines | |
| US5307471A (en) | Memory controller for sub-memory unit such as disk drives | |
| JPS62282345A (ja) | キヤツシユメモリ | |
| KR920006768B1 (ko) | 사전에 결정된 순서대로 두개의 명령시이퀀스를 실행하는 방법 및 장치 | |
| JPH01500935A (ja) | 前以て決定された順位付けに従う2つの命令順序を実行する方法と装置 | |
| JP2000040057A (ja) | 計算機システム、バッファ制御装置及び転送方法 | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JPH0273420A (ja) | 半導体ディスク装置 | |
| JPS6252333B2 (ja) | ||
| JPS63286959A (ja) | メモリアクセス方式 | |
| JPS62168246A (ja) | メモリ書込み制御方式 | |
| JPH0421021A (ja) | 半導体ディスク装置のデータバックアップ方式 | |
| JPS61147358A (ja) | 初期プログラムロ−デイング回路 | |
| JPH03269650A (ja) | バッファ記憶装置 | |
| JPS59158464A (ja) | デイスクキヤツシユ制御方式 | |
| JPH05204550A (ja) | 磁気ディスク制御回路 | |
| JPH02253425A (ja) | フロッピィ・ディスク・コントローラ | |
| JPH0346033A (ja) | ジヨブ間データ転送制御方法 | |
| JPH054694B2 (ja) | ||
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPS63177366A (ja) | デイスク装置 | |
| JPH01255943A (ja) | 緩衝記憶制御装置 | |
| JPS60251434A (ja) | 情報検索方式 | |
| JPH01158545A (ja) | 記憶装置の制御方式 | |
| JPS62100853A (ja) | 初期プログラムロ−ド制御方式 |