JPS6057221B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6057221B2 JPS6057221B2 JP55188888A JP18888880A JPS6057221B2 JP S6057221 B2 JPS6057221 B2 JP S6057221B2 JP 55188888 A JP55188888 A JP 55188888A JP 18888880 A JP18888880 A JP 18888880A JP S6057221 B2 JPS6057221 B2 JP S6057221B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gold
- lead frame
- semiconductor element
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に半導体素子がマウン
トされ、かつ該素子の電極に接続したワイヤがボンディ
ングされる素子配設基材を改良した半導体装置に係る。
トされ、かつ該素子の電極に接続したワイヤがボンディ
ングされる素子配設基材を改良した半導体装置に係る。
一般に、半導体装置は第1図及び第2図に示す構造の
ものが知られている。即ち、第1図はシリコン半導体素
子(例えばバイポーラ半導体素子)を素子配設基材(例
えばリードフレーム)にマウ ントし、さらにワイヤボ
ンディングした状態を示す斜視図、第2図は樹脂封止、
カッティング加工後の状態を示す断面図で、図中の1は
半導体素子がマウントされるアイランド部2及びワイヤ
がボンディングされるリード部3a、3bを有するリー
ドフレームである。このリードフレーム1のアイランド
部2、リード部3a、3bのボンディング部周囲には銀
層4が被覆されている。また、前記アイランド部2には
上面にベース、エミッタの川電極5a、5bを有するシ
リコン半導体素子6が金を主成分とする層7を介してマ
ウントされている。この半導体素子6のAl電極5a、
5bには夫々金ワイヤBa、8bが接続され、かつこれ
ら金ワイヤBa、8bの他端はベース、エミッタの電極
として機能する内部リード3a、3bに夫々ポストボン
ディングされている。更に図中の9は半導体素子6を含
むアイランド部2及びりード部3a、3bの金ワイヤB
a、8b接続部付近を覆う樹脂封止層である。なお、樹
脂封止層9か’ら露出したアイランド部のリード(図示
せず)やリード部3a、3bは半田層10が被覆されて
いる。また、素子配設基材としてリードフレームの代り
に、第3図に示す如くステムを用いたハーメテイツクシ
ール構造の半導体装置が知られている。
ものが知られている。即ち、第1図はシリコン半導体素
子(例えばバイポーラ半導体素子)を素子配設基材(例
えばリードフレーム)にマウ ントし、さらにワイヤボ
ンディングした状態を示す斜視図、第2図は樹脂封止、
カッティング加工後の状態を示す断面図で、図中の1は
半導体素子がマウントされるアイランド部2及びワイヤ
がボンディングされるリード部3a、3bを有するリー
ドフレームである。このリードフレーム1のアイランド
部2、リード部3a、3bのボンディング部周囲には銀
層4が被覆されている。また、前記アイランド部2には
上面にベース、エミッタの川電極5a、5bを有するシ
リコン半導体素子6が金を主成分とする層7を介してマ
ウントされている。この半導体素子6のAl電極5a、
5bには夫々金ワイヤBa、8bが接続され、かつこれ
ら金ワイヤBa、8bの他端はベース、エミッタの電極
として機能する内部リード3a、3bに夫々ポストボン
ディングされている。更に図中の9は半導体素子6を含
むアイランド部2及びりード部3a、3bの金ワイヤB
a、8b接続部付近を覆う樹脂封止層である。なお、樹
脂封止層9か’ら露出したアイランド部のリード(図示
せず)やリード部3a、3bは半田層10が被覆されて
いる。また、素子配設基材としてリードフレームの代り
に、第3図に示す如くステムを用いたハーメテイツクシ
ール構造の半導体装置が知られている。
即ち、第3図中の11は周囲に銀層12が被覆された銅
製のステム本体である。この本体11には2つの貫通孔
13a,(13b)が設けられ、これら貫通孔13a,
(13b)には上端に広幅のヘッド部14a,(14b
)を有する銅製のリード線15a,(15b)がガラス
絶縁体16a,(16b)を介して貫通支持されている
。なお、リード線15a,(15b)のヘッド部14a
,(14b)にも銀層12が被覆されている。また、前
記ステム本体11の銀層12上には金を主成分とする接
合層17を介してバイポーラ型半導体素子18がマウン
トされ、かつ該半導体素子18上面にはベース、エミッ
タのに電極19a,(19b)が設けられている。そし
て、これらAl電極19a,(19b)には金ワイヤ2
0a,(20b)の一端が夫々接続され、かつこれら金
ワイヤ20a,(20b)の他端は前記ベース、エミッ
タ電極として機能するリード線15a,(15b)のヘ
ッド部14a,(14b)上の銀層12にボンディング
されている。更に、半導体素子18がマウントされてい
るステム本体11側には該素子18を気密にシールする
キャップ21が被覆2されている。なお、図中の22は
一端がステム本体11に接続されたコレクタ電極として
機能するリード線である。しかしながら、上述した第2
図、第3図の半導体装置において、金ワイヤが夫々接続
される半導3体素子上面の電極はアルミニウムで、素子
配設基材(リード部など)は銀層が被覆されているため
、銀層のリード部には金ワイヤを良好にポストボンディ
ングできるものの、A1電極に金ワイヤをペレットボン
ディングすると、パープルプレー3グが発生し易く、金
とアルミ−ニウムの金属間化合物が生じ、それらの接合
面にクラックが発生してペレットボンディングの信頼性
が著しく低下する欠点があつた。
製のステム本体である。この本体11には2つの貫通孔
13a,(13b)が設けられ、これら貫通孔13a,
(13b)には上端に広幅のヘッド部14a,(14b
)を有する銅製のリード線15a,(15b)がガラス
絶縁体16a,(16b)を介して貫通支持されている
。なお、リード線15a,(15b)のヘッド部14a
,(14b)にも銀層12が被覆されている。また、前
記ステム本体11の銀層12上には金を主成分とする接
合層17を介してバイポーラ型半導体素子18がマウン
トされ、かつ該半導体素子18上面にはベース、エミッ
タのに電極19a,(19b)が設けられている。そし
て、これらAl電極19a,(19b)には金ワイヤ2
0a,(20b)の一端が夫々接続され、かつこれら金
ワイヤ20a,(20b)の他端は前記ベース、エミッ
タ電極として機能するリード線15a,(15b)のヘ
ッド部14a,(14b)上の銀層12にボンディング
されている。更に、半導体素子18がマウントされてい
るステム本体11側には該素子18を気密にシールする
キャップ21が被覆2されている。なお、図中の22は
一端がステム本体11に接続されたコレクタ電極として
機能するリード線である。しかしながら、上述した第2
図、第3図の半導体装置において、金ワイヤが夫々接続
される半導3体素子上面の電極はアルミニウムで、素子
配設基材(リード部など)は銀層が被覆されているため
、銀層のリード部には金ワイヤを良好にポストボンディ
ングできるものの、A1電極に金ワイヤをペレットボン
ディングすると、パープルプレー3グが発生し易く、金
とアルミ−ニウムの金属間化合物が生じ、それらの接合
面にクラックが発生してペレットボンディングの信頼性
が著しく低下する欠点があつた。
このようなことから、ワイヤをアルミニウムで4形成し
、このアルミニウムワイヤを用いて半導体素子上面のア
ルミニウム電極と素子配設基材のリード部等に被覆した
銀層とを接続することが行なわれている。
、このアルミニウムワイヤを用いて半導体素子上面のア
ルミニウム電極と素子配設基材のリード部等に被覆した
銀層とを接続することが行なわれている。
しかしながら、.こうした構造の場合、電極とワイヤと
のペレットボンディングは良好になるものの、アルミニ
ウムワイヤを銀層にボンディングすると、水分付着によ
りアルミニウムと銀間で局部電池が発生して腐蝕が起こ
り、ポストボンディング性が著しく損なわれる。更に、
上述した第3図、第4図の半導体装置及び前記改良した
ワイヤボンディング手段は、いずれもワイヤポストボン
ディングされた素子配設基材上に銀層が被覆されている
ため、次に挙げる種々の問題を生じる。
のペレットボンディングは良好になるものの、アルミニ
ウムワイヤを銀層にボンディングすると、水分付着によ
りアルミニウムと銀間で局部電池が発生して腐蝕が起こ
り、ポストボンディング性が著しく損なわれる。更に、
上述した第3図、第4図の半導体装置及び前記改良した
ワイヤボンディング手段は、いずれもワイヤポストボン
ディングされた素子配設基材上に銀層が被覆されている
ため、次に挙げる種々の問題を生じる。
1素子配設基材のリード部(ポストボンディング部)上
に銀層をメッキにより被覆するため、素子配設基材の製
作工程が増え、銀自体も高価であることからリードフレ
ームのコストの高騰化を招く。
に銀層をメッキにより被覆するため、素子配設基材の製
作工程が増え、銀自体も高価であることからリードフレ
ームのコストの高騰化を招く。
2素子配設基材上の銀層は、空気中に放置すると硫化が
起こり、簡単な処理による除去も難しいため、ワイヤが
金/7)らなる場合でもボンディング性が悪化する。
起こり、簡単な処理による除去も難しいため、ワイヤが
金/7)らなる場合でもボンディング性が悪化する。
このため、素子配設基材に銀層をメッキした後の保管等
に細心の注意を必要とする。3素子配設基材上の銀層の
厚さが薄いと、下地の金属か酸化し、銀層の膨れや剥離
を生じ、特に高温高湿になると、更にその膨れや剥離が
生じ易くなり、ワイヤのボンディング性が著しく低下す
る。
に細心の注意を必要とする。3素子配設基材上の銀層の
厚さが薄いと、下地の金属か酸化し、銀層の膨れや剥離
を生じ、特に高温高湿になると、更にその膨れや剥離が
生じ易くなり、ワイヤのボンディング性が著しく低下す
る。
4素子配設基材のリード部等に銀層が被覆されていると
、半導体素子上面の電極に金、金合金のワイヤをボンデ
ィングする際、水素トーチがリード部上の銀層にあつた
場合、その銀層部分か酸化されるばかりか、下地の金属
も酸化されるため、ワイヤのボンディング性を損なう。
、半導体素子上面の電極に金、金合金のワイヤをボンデ
ィングする際、水素トーチがリード部上の銀層にあつた
場合、その銀層部分か酸化されるばかりか、下地の金属
も酸化されるため、ワイヤのボンディング性を損なう。
5素子配設基材のリード部等の上の銀層に金ワイヤをポ
ストボンディングした構造の半導体装置を高温雰囲気中
で長時間動作させると、素子配設基材の電極(リード部
)に水滴が付着し、このリード部から銀が溶け出す、い
わゆるマイグレーション現象が起こり、銀が他方のリー
ド部に析出して両リード間を銀て短絡させ、著しく信頼
性を損なう。6金属薄片板から製品までの製造工程を自
動化する場合、銀メッキ工程が必要なため自動化が困難
となる。
ストボンディングした構造の半導体装置を高温雰囲気中
で長時間動作させると、素子配設基材の電極(リード部
)に水滴が付着し、このリード部から銀が溶け出す、い
わゆるマイグレーション現象が起こり、銀が他方のリー
ド部に析出して両リード間を銀て短絡させ、著しく信頼
性を損なう。6金属薄片板から製品までの製造工程を自
動化する場合、銀メッキ工程が必要なため自動化が困難
となる。
7銀使用量を少なくしてコスト低減を図るために素子配
設基材のリード部等に銀層を部分メッキにより被覆する
と、素子配設基材に方向性が生じる。
設基材のリード部等に銀層を部分メッキにより被覆する
と、素子配設基材に方向性が生じる。
8金属薄片板から素子配設基材をブレス等で製作する場
合、銀層のメッキ不良はブレス中に検−査して取出すた
め、ブレスの可動率が低下する。
合、銀層のメッキ不良はブレス中に検−査して取出すた
め、ブレスの可動率が低下する。
本発明は上記様々の問題点を一挙に解消するためになさ
れたもので、少なくとも主面にニッケルもしくはニッケ
ル合金層が被覆された素子配設基材を用い、この基材に
に電極を有する半導体素子をマウントすると共に該N電
極と前記基材主面のニッケルもしくはニッケル合金層と
をアルミニウムもしくはその合金からなるワイヤで接続
することによりペレットボンディング、ポストボンディ
ングが共に良好で高信頼性の半導体装置を提供しようと
するものてある。
れたもので、少なくとも主面にニッケルもしくはニッケ
ル合金層が被覆された素子配設基材を用い、この基材に
に電極を有する半導体素子をマウントすると共に該N電
極と前記基材主面のニッケルもしくはニッケル合金層と
をアルミニウムもしくはその合金からなるワイヤで接続
することによりペレットボンディング、ポストボンディ
ングが共に良好で高信頼性の半導体装置を提供しようと
するものてある。
以下、本発明の一実施例を第4図及ひ第5図を参照して
説明する。
説明する。
第4図は例えばバイポーラ型半導体素子をりーードフレ
ームにマウントし、更にワイヤボンディングを行なつた
状態を示す斜視図、第5図は樹脂封止、カッティング加
工を施した後の半導体装置を示すものである。
ームにマウントし、更にワイヤボンディングを行なつた
状態を示す斜視図、第5図は樹脂封止、カッティング加
工を施した後の半導体装置を示すものである。
図中101は主面にニッケル層102が被覆された鉄素
材からなるリードフレームで、このリードフレーム10
1には半導体素子がマウントされるアイランド部103
及びウイヤボンデイングされるリード部104a,10
4bが形成されている。また、図中の105は第6図に
示す如くマウント面に厚さ約600Aのバナジウム層1
06,厚さ約2000Aのニッケル層107,厚さ1.
0μmの金・ゲルマニウム(Ge]2wt%)合金層1
08及ひ厚さ1000Aの金層109が順次積層された
バイポーラ型シリコ半導体素子であり、この半導体素子
105は第5図に示す如く前記ニッケル層102が被覆
されたリードフレーム101のアイランド部103に還
元性雰囲気(例えば山−N2のフォーミングガス)で加
熱押圧によつてマウントされている。つまり、半導体素
子105はアイランド部103に半導体素子105のシ
リコンが含有されないAu−e−Niの全率固溶体から
なる接合層110を介してマウントされている。また、
前記半導体素子105の上面にはベース、エミッタのA
1電極111a,111bが設けられ、これらA1電極
111a,111bには例えばA1ワイヤ112a,1
12bの一端が夫々還元性雰囲気(例えばH2−N2の
フォーミングガス)でボンディングされている。そして
、これらA1ワイヤ112a,112bの他端は前記ニ
ッケル層102が被覆されたリードフレーム101のベ
ース、エミッタの電極として機能するリード部104a
,104bに夫々還元性雰囲気(例えばH2−N2のフ
ォーミングガス)でボンディングされている。つまり、
AIワイヤ112a,112bの他端はリード部104
a,104bのニッケル層102にAu−Niの二元合
金層で接合されている。更に、半導体素子105を含む
リードフレーム101のアイランド部103及びリード
部104a,104bCf)Alワイヤ112a,11
2b接続付近は樹脂封止層113で覆われている。また
、樹脂封止層113から露出したアイランド部のリード
(図示せず)及びリード部104a,104bには半田
層114が被覆されている。なお、上述した半導体装置
は例えば以下に示す方法により造ることができる。
材からなるリードフレームで、このリードフレーム10
1には半導体素子がマウントされるアイランド部103
及びウイヤボンデイングされるリード部104a,10
4bが形成されている。また、図中の105は第6図に
示す如くマウント面に厚さ約600Aのバナジウム層1
06,厚さ約2000Aのニッケル層107,厚さ1.
0μmの金・ゲルマニウム(Ge]2wt%)合金層1
08及ひ厚さ1000Aの金層109が順次積層された
バイポーラ型シリコ半導体素子であり、この半導体素子
105は第5図に示す如く前記ニッケル層102が被覆
されたリードフレーム101のアイランド部103に還
元性雰囲気(例えば山−N2のフォーミングガス)で加
熱押圧によつてマウントされている。つまり、半導体素
子105はアイランド部103に半導体素子105のシ
リコンが含有されないAu−e−Niの全率固溶体から
なる接合層110を介してマウントされている。また、
前記半導体素子105の上面にはベース、エミッタのA
1電極111a,111bが設けられ、これらA1電極
111a,111bには例えばA1ワイヤ112a,1
12bの一端が夫々還元性雰囲気(例えばH2−N2の
フォーミングガス)でボンディングされている。そして
、これらA1ワイヤ112a,112bの他端は前記ニ
ッケル層102が被覆されたリードフレーム101のベ
ース、エミッタの電極として機能するリード部104a
,104bに夫々還元性雰囲気(例えばH2−N2のフ
ォーミングガス)でボンディングされている。つまり、
AIワイヤ112a,112bの他端はリード部104
a,104bのニッケル層102にAu−Niの二元合
金層で接合されている。更に、半導体素子105を含む
リードフレーム101のアイランド部103及びリード
部104a,104bCf)Alワイヤ112a,11
2b接続付近は樹脂封止層113で覆われている。また
、樹脂封止層113から露出したアイランド部のリード
(図示せず)及びリード部104a,104bには半田
層114が被覆されている。なお、上述した半導体装置
は例えば以下に示す方法により造ることができる。
まず、ニッケル層が被覆された鉄製薄片板をブレス加工
してニッケル層が被覆されたリードフレームを作製する
。
してニッケル層が被覆されたリードフレームを作製する
。
つづいて複数個のNpnバイポーラトランジスタが形成
されたシリコン基板のマウント面に厚さ約600Aのバ
ナジウム層、厚さ約2000Aのニッケル層、厚さ1.
0μmの金●ゲルマニウム(Gel2wt%)合金層及
び厚さ1000Aの金・層を順次真空蒸着して積層した
後、シリコン基板をその上面(マウント面と反対側の面
)よりダイヤモンドスクライブ又はブレードダイサース
クライブにより割断して第6図に示す半導体素子105
を作製する。なお、これら半導体素子は塩化ビニール等
で被覆して保管する。次いで、前記リードフレームを不
活性ガス雰囲気、好ましくはH2−N2のフォーミング
ガス(還元性雰囲気)中で370〜4000Cに加熱し
た状態で、このリードフレームのアイランド部に前記半
導体素子を振動を与え)ずに50〜80yの加重で押圧
してマウントする。その後、マウントされた半導体素子
のAl電極にA1ワイヤーの一端を前記フォーミングガ
スの雰囲気でボンディングし更にNワイヤの他端をニッ
ケル層が被覆されたリードフレームのリード部に還元性
雰囲気中、300〜350℃下でポストボンデインク几
、更に樹脂封止を施した後、延出したリード部等を半田
浴に浸漬し半田処理を施して第5図に示す半導体装置を
造る。しかして、本発明によればA1ワイヤ11−2a
,112bを用い、この一端を半導体素子105上面の
Al電極111a,111bにペレットボンディングを
行なうため、従来のAl′Ri.極、A1ワイヤのボン
ディングのようなパーブルブレーグやAl,Auの金属
間化合物を生じることなく、良好に接続できる。
されたシリコン基板のマウント面に厚さ約600Aのバ
ナジウム層、厚さ約2000Aのニッケル層、厚さ1.
0μmの金●ゲルマニウム(Gel2wt%)合金層及
び厚さ1000Aの金・層を順次真空蒸着して積層した
後、シリコン基板をその上面(マウント面と反対側の面
)よりダイヤモンドスクライブ又はブレードダイサース
クライブにより割断して第6図に示す半導体素子105
を作製する。なお、これら半導体素子は塩化ビニール等
で被覆して保管する。次いで、前記リードフレームを不
活性ガス雰囲気、好ましくはH2−N2のフォーミング
ガス(還元性雰囲気)中で370〜4000Cに加熱し
た状態で、このリードフレームのアイランド部に前記半
導体素子を振動を与え)ずに50〜80yの加重で押圧
してマウントする。その後、マウントされた半導体素子
のAl電極にA1ワイヤーの一端を前記フォーミングガ
スの雰囲気でボンディングし更にNワイヤの他端をニッ
ケル層が被覆されたリードフレームのリード部に還元性
雰囲気中、300〜350℃下でポストボンデインク几
、更に樹脂封止を施した後、延出したリード部等を半田
浴に浸漬し半田処理を施して第5図に示す半導体装置を
造る。しかして、本発明によればA1ワイヤ11−2a
,112bを用い、この一端を半導体素子105上面の
Al電極111a,111bにペレットボンディングを
行なうため、従来のAl′Ri.極、A1ワイヤのボン
ディングのようなパーブルブレーグやAl,Auの金属
間化合物を生じることなく、良好に接続できる。
また、AIワイヤ112a,112bの他端はニッケル
層102が被覆されたリ7ドフレーム101のリード部
104a,104bに夫々AI−Niの二元合金層を介
してポストボンディングされているため、従来のA1ワ
イヤ、銀層のボンディングのように水分付着による局部
電池の発生、腐蝕を招くことなく極めて良好に接続でき
る。したがつて、A1ワイヤによりペレットボンディン
グ、ポストボンディングが共に良好となるため、金ワイ
ヤを使用する場合に比べて著2しく安価てかつ高信頼性
の半導体装置を得ることができる。また、リードフレー
ム101のリード部104a,104bに銀層を被覆せ
ずにワイヤを良好にボンディングできるため、以下に列
挙する種々の2効果を発揮できる。
層102が被覆されたリ7ドフレーム101のリード部
104a,104bに夫々AI−Niの二元合金層を介
してポストボンディングされているため、従来のA1ワ
イヤ、銀層のボンディングのように水分付着による局部
電池の発生、腐蝕を招くことなく極めて良好に接続でき
る。したがつて、A1ワイヤによりペレットボンディン
グ、ポストボンディングが共に良好となるため、金ワイ
ヤを使用する場合に比べて著2しく安価てかつ高信頼性
の半導体装置を得ることができる。また、リードフレー
ム101のリード部104a,104bに銀層を被覆せ
ずにワイヤを良好にボンディングできるため、以下に列
挙する種々の2効果を発揮できる。
(1) リードフレーム上には銀層の被覆が不要となる
ため、銀メッキ工程を省略することによる工程の短縮化
と、リードフレームを安価に製作できる。
3(2)銀層の被覆が
不要となるため、銀の欠点である銀の流化によるワイヤ
の接合強度の低下、銀層下の下地の酸化を解消でき、リ
ードフレームの保管時、マウント時に細心の注意をはら
うことなく、ワイヤをリードフレームのリード部に3.
強固の接合てきる。(3) リードフレームのワイヤボ
ンディング部に銀層が被覆されていないため、半導体装
置を高温雰囲気中で長時間動作させても、銀のマイグレ
ーション現象による電極リード部間の短縮を解4/消で
き、信頼性を著しく向上できる。
ため、銀メッキ工程を省略することによる工程の短縮化
と、リードフレームを安価に製作できる。
3(2)銀層の被覆が
不要となるため、銀の欠点である銀の流化によるワイヤ
の接合強度の低下、銀層下の下地の酸化を解消でき、リ
ードフレームの保管時、マウント時に細心の注意をはら
うことなく、ワイヤをリードフレームのリード部に3.
強固の接合てきる。(3) リードフレームのワイヤボ
ンディング部に銀層が被覆されていないため、半導体装
置を高温雰囲気中で長時間動作させても、銀のマイグレ
ーション現象による電極リード部間の短縮を解4/消で
き、信頼性を著しく向上できる。
(4)半導体素子上面の電極へのNワイヤのボンディン
グに際して水素トーチがリードフレームのリード部に当
たつても、そのリード部には銀層が被覆されていないた
め、銀層が被覆されることに伴なうリード部の酸化、劣
化を起こすことなくワイヤを良好にボンディングできる
。
グに際して水素トーチがリードフレームのリード部に当
たつても、そのリード部には銀層が被覆されていないた
め、銀層が被覆されることに伴なうリード部の酸化、劣
化を起こすことなくワイヤを良好にボンディングできる
。
このA1ワイヤのボンディングに際し、還元ガス(例え
ばH2が10%程度含むフォーミングガス)を使用すれ
ば水素トーチが消えにくくなり、リードフレームのリー
ド部を構成する銅の酸化も還元されボンディング性が良
好となる。(5) リードフレームに銀層を被覆するた
めのメッキ工程を省略できるので、銀層の信頼性試験(
銀層の膨れ、剥れ試験、メッキ厚さ、メッキ不良の試験
)が不要となり、かつ半導体装置の製造に際しての自動
化が容易となり、更にブレス加工後の洗浄が簡単になる
と共に、銀層の被覆による方向性の生じない高精のリー
ドフレームを得ることができる。
ばH2が10%程度含むフォーミングガス)を使用すれ
ば水素トーチが消えにくくなり、リードフレームのリー
ド部を構成する銅の酸化も還元されボンディング性が良
好となる。(5) リードフレームに銀層を被覆するた
めのメッキ工程を省略できるので、銀層の信頼性試験(
銀層の膨れ、剥れ試験、メッキ厚さ、メッキ不良の試験
)が不要となり、かつ半導体装置の製造に際しての自動
化が容易となり、更にブレス加工後の洗浄が簡単になる
と共に、銀層の被覆による方向性の生じない高精のリー
ドフレームを得ることができる。
その他、リードフレームの洗浄中に局部電池の発生によ
る酸化が起こらない。また、マウント面にバリア金属層
(バナジウム、ニッケル層)、金、ゲルマニウム合金層
を順次積層した半導体素子を用いれば、該半導体素子を
ニッケル層(もしくはニッケル合金層)が被覆されたリ
ードフレームのアイランド部に良好にマウントできるた
め、以下に列挙する如く種々の効果を発揮できる。
る酸化が起こらない。また、マウント面にバリア金属層
(バナジウム、ニッケル層)、金、ゲルマニウム合金層
を順次積層した半導体素子を用いれば、該半導体素子を
ニッケル層(もしくはニッケル合金層)が被覆されたリ
ードフレームのアイランド部に良好にマウントできるた
め、以下に列挙する如く種々の効果を発揮できる。
6)金プリフォーム体を用いることなく、最低必要限の
金・ゲルマニウム合金層をろう材としてマウントするた
め、マウント時における位置決め精度が良好で後工程で
のワイヤボンディングの不良発生を軽減てきる。
金・ゲルマニウム合金層をろう材としてマウントするた
め、マウント時における位置決め精度が良好で後工程で
のワイヤボンディングの不良発生を軽減てきる。
7)金プリフォーム体を用いないため、金プリフォーム
体をリードフレーム(素子配設基材)に載置するための
装置が不要となり、工程も短縮できる。
体をリードフレーム(素子配設基材)に載置するための
装置が不要となり、工程も短縮できる。
3)高価な金は、金、ゲルマニウム合金として最少必要
限しか用いないため、大幅なコストダウンを図ることが
できる。
限しか用いないため、大幅なコストダウンを図ることが
できる。
))シリコンの半導体素子と金・ゲルマニウム合金層の
間のバリア金属層を介在させているため、リードフレー
ムに対して半導体素子を強固にマウントでき、しかもバ
リア金属層としてバナジウム層とニッケル層との二層構
造とすれば半導体素子と金・ゲルマニウム合金層の接着
強度を著しく向上てきる。
間のバリア金属層を介在させているため、リードフレー
ムに対して半導体素子を強固にマウントでき、しかもバ
リア金属層としてバナジウム層とニッケル層との二層構
造とすれば半導体素子と金・ゲルマニウム合金層の接着
強度を著しく向上てきる。
(10接合に関与する層が金・ゲルマニウム合金からな
り、従来構造のマウント面に被覆された金・シリコン共
晶層に比べてクラツキング性が良好なため、シリコン基
板の割断に際し、従来の如く金・シリコン共晶層側から
切断せずに、!通常の方法に従つてシリコン基板上面(
マウント面と反対側の面から)ダイシングラインに沿つ
て行なうことができ、高精度の割断が可能となる。
り、従来構造のマウント面に被覆された金・シリコン共
晶層に比べてクラツキング性が良好なため、シリコン基
板の割断に際し、従来の如く金・シリコン共晶層側から
切断せずに、!通常の方法に従つてシリコン基板上面(
マウント面と反対側の面から)ダイシングラインに沿つ
て行なうことができ、高精度の割断が可能となる。
即ち、金・シリコン共晶(シリコが2.85Wt%)と
金・ゲルマニウム共晶(ゲルマニ1ウムが12Wt%)
とのクラツキング性を比較すると、各成分の密度は金1
9.3,シリコン2.42,ゲルマニウム5.46で金
・シリコン共晶中に占めるシリコンの体積は19%,金
・ゲルマニウム共晶中に占めるゲルマニウム体積は33
%となり、1金●ゲルマニウム共晶はゲルマニウムの占
める体積が相当大で、金の占める比率が低いため、金・
シリコン共晶に比べてクラツキングが容易となり、上述
の如くシリコン基板の上面側からの割断が可能となる。
金・ゲルマニウム共晶(ゲルマニ1ウムが12Wt%)
とのクラツキング性を比較すると、各成分の密度は金1
9.3,シリコン2.42,ゲルマニウム5.46で金
・シリコン共晶中に占めるシリコンの体積は19%,金
・ゲルマニウム共晶中に占めるゲルマニウム体積は33
%となり、1金●ゲルマニウム共晶はゲルマニウムの占
める体積が相当大で、金の占める比率が低いため、金・
シリコン共晶に比べてクラツキングが容易となり、上述
の如くシリコン基板の上面側からの割断が可能となる。
(11)金とゲルマニウムの蒸気圧は10−1トール付
近で近似しているため、金・シリコンまたは金・アンチ
モンのような分別蒸発を招くことなく、真空蒸着法によ
り所定組成の金・ゲルマニウム合金層を形成できる。
近で近似しているため、金・シリコンまたは金・アンチ
モンのような分別蒸発を招くことなく、真空蒸着法によ
り所定組成の金・ゲルマニウム合金層を形成できる。
(12)金・ゲルマニウム合金層に更に金属を被覆すれ
ば、半導体素子をマウントする以前1′−おける金・ゲ
ルマニウム合金層の酸化を防止でき、マウントの強度が
極めて良好となり、信頼性の高い半導体装置を得ること
ができる。
ば、半導体素子をマウントする以前1′−おける金・ゲ
ルマニウム合金層の酸化を防止でき、マウントの強度が
極めて良好となり、信頼性の高い半導体装置を得ること
ができる。
(13)マウントに際し、370〜400℃の加熱温度
で半導体素子をニッケル層(もしくはニッケル合金層)
が被覆されたリードフレームに接触させ軽い圧力で振動
を与えることなくAu−Ge−Cuの三元合金層を形成
できるため、半導体素子への熱影響が少なく電気特定も
安定し、更に安定したマウントがなされた半導体装置を
得ることができる。
で半導体素子をニッケル層(もしくはニッケル合金層)
が被覆されたリードフレームに接触させ軽い圧力で振動
を与えることなくAu−Ge−Cuの三元合金層を形成
できるため、半導体素子への熱影響が少なく電気特定も
安定し、更に安定したマウントがなされた半導体装置を
得ることができる。
(14)銀層の被覆が不要となるため、銀の欠点である
銀の硫化によるマウント接合強度の低下、銀層下の下地
の酸化を解消てき、リードフレームの保管時、マウント
時において細心の注意をはらうことなく、半導体素子を
リードフレームに強固に接合できる。
銀の硫化によるマウント接合強度の低下、銀層下の下地
の酸化を解消てき、リードフレームの保管時、マウント
時において細心の注意をはらうことなく、半導体素子を
リードフレームに強固に接合できる。
(15)金・ゲルマニウム合金層とリードフレームとの
マウントにより形成された接合層は金、ゲルマニウム、
銅の全率形の固溶体で、金属間化合物とならない。
マウントにより形成された接合層は金、ゲルマニウム、
銅の全率形の固溶体で、金属間化合物とならない。
このため、接合層に金属間化合物ができないので、電気
抵抗が小さく、化学的に安定し、機械的強度の劣化のな
い高信頼性の半導体装置を得ることができる。また、リ
ードフレーム主面のニッケル層(もしくはニッケル合金
層)は酸化され易いが、接合層は金の拡散もしくは溶融
により貴金属化して酸化されにくくなる。更に空気中で
加熱酸化されても、金が拡散して貴金属層が広くなるた
め、酸化がマウント接合部には起こらない。なお、本発
明に係る半導体装置は、上記実施例の如くニッケル層が
主面に被覆された鉄素材からなるリードフレームを用い
る場合に限定されず、主面の層に関してはコパールなど
のニッケル合金層で形成し、素材については銅、銅合金
、コバルトなどで形成してもよい。
抵抗が小さく、化学的に安定し、機械的強度の劣化のな
い高信頼性の半導体装置を得ることができる。また、リ
ードフレーム主面のニッケル層(もしくはニッケル合金
層)は酸化され易いが、接合層は金の拡散もしくは溶融
により貴金属化して酸化されにくくなる。更に空気中で
加熱酸化されても、金が拡散して貴金属層が広くなるた
め、酸化がマウント接合部には起こらない。なお、本発
明に係る半導体装置は、上記実施例の如くニッケル層が
主面に被覆された鉄素材からなるリードフレームを用い
る場合に限定されず、主面の層に関してはコパールなど
のニッケル合金層で形成し、素材については銅、銅合金
、コバルトなどで形成してもよい。
また、ニッケル層もしくはニッケル合金層をリードフレ
ームの素材の主面のみならず全面に被覆してもよい。更
にリードフレームの素材は単層に限らず、積層構造でも
よい。本発明に係る半導体装置は上記実施例の如くNワ
イヤを用いる場合に限定されず、A1−Cuなどの合金
ワイヤを使用してもよい。
ームの素材の主面のみならず全面に被覆してもよい。更
にリードフレームの素材は単層に限らず、積層構造でも
よい。本発明に係る半導体装置は上記実施例の如くNワ
イヤを用いる場合に限定されず、A1−Cuなどの合金
ワイヤを使用してもよい。
本発明に係る半導体装置は上記実施例に示す如く、マウ
ント面にバナジウム、ニッケル、金・ゲルマニウム、金
の4層の金属層を積層した半導体素子を用い、この素子
をニッケル層が被覆されたリードフレームのアイランド
部にマウントした構造に限らず、半導体素子を金プリフ
ォーム体などのろう材、金共晶合金を介して銀ベース等
が被覆されたアイランド部にマウントしてもよい。
ント面にバナジウム、ニッケル、金・ゲルマニウム、金
の4層の金属層を積層した半導体素子を用い、この素子
をニッケル層が被覆されたリードフレームのアイランド
部にマウントした構造に限らず、半導体素子を金プリフ
ォーム体などのろう材、金共晶合金を介して銀ベース等
が被覆されたアイランド部にマウントしてもよい。
つまり、本発明の半導体装置は金もしくは金合金のワイ
ヤがボンディングされる素子配設基材の主面がニッケル
層もしくはニッケル合金層で被覆されていることが必要
で、半導体素子のマウント部に必要に応じて群層を被覆
してもよい。本発明に係る半導体装置は上記実施例の如
く、素子配設基材としてリードフレームを用いた構造に
限らず、前述した第3図に示すハメテイツクシール構造
ものにも同様に適用できる。
ヤがボンディングされる素子配設基材の主面がニッケル
層もしくはニッケル合金層で被覆されていることが必要
で、半導体素子のマウント部に必要に応じて群層を被覆
してもよい。本発明に係る半導体装置は上記実施例の如
く、素子配設基材としてリードフレームを用いた構造に
限らず、前述した第3図に示すハメテイツクシール構造
ものにも同様に適用できる。
即ち、ベース、”エミッタ取出し電極となるステムのリ
ード線を、ヘッド部上面にニッケル層(もしくはニッケ
ル合金層)を被覆した構造にし、これにA1もしくはA
l合金のワイヤをボンディングし半導体装置を構成して
もよい。この場合、ステムの本体主面もニッケル層(も
しくはニッケル合金層)を被覆し、マウント面にバリア
金属層、金・ゲルマニウム合金層を順次積層した半導体
素子を用い、前記ステム本体にマウントしてもよい。以
上詳述した如く、本発明によれば主面にニッケルもしく
はニッケル合金層が被覆された素子配設基材を用い、こ
の場合にN電極を有する半導体素子をマウントすると共
に、該Al電極と前記基材主面のニッケルもしくはニッ
ケル合金層とをNもしくはAl合金のワイヤて接続する
ことにより、ペレットボンディング、ポストボンデ,イ
ンクが共に良好て、前述の(1)〜(5)に列挙した種
々の効果を有する安価て高信頼性の半導体装置を提供で
きるものである。
ード線を、ヘッド部上面にニッケル層(もしくはニッケ
ル合金層)を被覆した構造にし、これにA1もしくはA
l合金のワイヤをボンディングし半導体装置を構成して
もよい。この場合、ステムの本体主面もニッケル層(も
しくはニッケル合金層)を被覆し、マウント面にバリア
金属層、金・ゲルマニウム合金層を順次積層した半導体
素子を用い、前記ステム本体にマウントしてもよい。以
上詳述した如く、本発明によれば主面にニッケルもしく
はニッケル合金層が被覆された素子配設基材を用い、こ
の場合にN電極を有する半導体素子をマウントすると共
に、該Al電極と前記基材主面のニッケルもしくはニッ
ケル合金層とをNもしくはAl合金のワイヤて接続する
ことにより、ペレットボンディング、ポストボンデ,イ
ンクが共に良好て、前述の(1)〜(5)に列挙した種
々の効果を有する安価て高信頼性の半導体装置を提供で
きるものである。
第1図はシリコン半導体素子をリードフレーム2にマウ
ントし、かつ同素子とリードフレームのリード部とを金
ワイヤで接続した状態を示す斜視図、第2図は第1図の
リードフレームを樹脂封止し、カッティングした後の半
導体装置を示す断面図、第3図はハーメテイツクシール
構造の半導体装置を示す断面図、第4図は本発明の一実
施例を示すシリコン半導体素子をリードフレームにマウ
ントし、かつ同素子とリードフレームのリード部とをA
lワイヤで接続した状態を示す斜視図、第5図は第4図
のリードフレームを樹脂封止し、カッティング加工した
後の半導体装置を示す断面図、第6図は第4図の半導体
素子をマウントする前の状態を示す断面図である。 101・・・・・・リードフレーム、102・・・・ニ
ッケル層、103・・・・・アイランド部、104a,
104b・・・・・リード部、105・・・・・・バイ
ポーラ型シリコン半導体素子、110・・・・・・接合
層、111a,111b・・・・・・ベース、エミッタ
のA1電極、112a,112b・・・・A1ワイヤ、
113・・・・・・樹脂封止層。
ントし、かつ同素子とリードフレームのリード部とを金
ワイヤで接続した状態を示す斜視図、第2図は第1図の
リードフレームを樹脂封止し、カッティングした後の半
導体装置を示す断面図、第3図はハーメテイツクシール
構造の半導体装置を示す断面図、第4図は本発明の一実
施例を示すシリコン半導体素子をリードフレームにマウ
ントし、かつ同素子とリードフレームのリード部とをA
lワイヤで接続した状態を示す斜視図、第5図は第4図
のリードフレームを樹脂封止し、カッティング加工した
後の半導体装置を示す断面図、第6図は第4図の半導体
素子をマウントする前の状態を示す断面図である。 101・・・・・・リードフレーム、102・・・・ニ
ッケル層、103・・・・・アイランド部、104a,
104b・・・・・リード部、105・・・・・・バイ
ポーラ型シリコン半導体素子、110・・・・・・接合
層、111a,111b・・・・・・ベース、エミッタ
のA1電極、112a,112b・・・・A1ワイヤ、
113・・・・・・樹脂封止層。
Claims (1)
- 1 少なくとも主面にニッケルもしくはニッケル合金の
層が被覆された金属素材からなる素子配設基材と、上面
に電極を有する半導体素子と、金属、金、ゲルマニウム
合金層、ニッケル層及びバナジウム層をこの順序で積層
した四層構造のろう材を用い、前記基材上に前記半導体
素子を前記ろう材をその金層が基材側に、バナジウム層
が半導体素子側に位置するように介在させた状態で還元
性雰囲気にてマウントし、かつ前記素子配設基材と前記
半導体素子の電極とをアルミニウムもしくはその合金の
ワイヤで還元性雰囲気にて接続したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188888A JPS6057221B2 (ja) | 1980-12-26 | 1980-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188888A JPS6057221B2 (ja) | 1980-12-26 | 1980-12-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57111041A JPS57111041A (en) | 1982-07-10 |
| JPS6057221B2 true JPS6057221B2 (ja) | 1985-12-13 |
Family
ID=16231632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55188888A Expired JPS6057221B2 (ja) | 1980-12-26 | 1980-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057221B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63192727U (ja) * | 1987-05-29 | 1988-12-12 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5877238A (ja) * | 1981-11-02 | 1983-05-10 | Hitachi Ltd | 半導体装置 |
-
1980
- 1980-12-26 JP JP55188888A patent/JPS6057221B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63192727U (ja) * | 1987-05-29 | 1988-12-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57111041A (en) | 1982-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675177A (en) | Ultra-thin noble metal coatings for electronic packaging | |
| US7788800B2 (en) | Method for fabricating a leadframe | |
| US4675243A (en) | Ceramic package for semiconductor devices | |
| JPH07169901A (ja) | 集積回路パッケージとリードフレーム | |
| JPS632358A (ja) | リ−ドフレ−ムとそのめっき方法 | |
| JPH034030Y2 (ja) | ||
| JPS6050343B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPS6074539A (ja) | 光半導体素子用サブマウント | |
| JPS6057219B2 (ja) | 半導体装置 | |
| JPS5936425B2 (ja) | 中間層を有するリ−ドフレ−ム構造 | |
| JPS5916353A (ja) | リ−ドフレ−ム | |
| JP3733708B2 (ja) | アルミニウムを用いるシリコンウェハーの接合方法 | |
| JPS61140160A (ja) | 半導体用リ−ドフレ−ム | |
| JPS6232622B2 (ja) | ||
| JP2000068396A (ja) | ハーメチックシール用カバー | |
| JPS6124820B2 (ja) | ||
| JPS6129142B2 (ja) | ||
| JPS6143461A (ja) | 薄膜多層配線基板 | |
| JPS6057220B2 (ja) | 半導体装置 | |
| JPS60206054A (ja) | リ−ドフレ−ム | |
| JPS60218863A (ja) | 半導体リ−ドフレ−ム | |
| JPS5815252A (ja) | バンプ構造 | |
| JPS6129139A (ja) | 半導体装置 | |
| JPH06260577A (ja) | 配線電極の被膜構造 | |
| JPH06283623A (ja) | 半導体パッケージ |