JPH0693533B2 - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH0693533B2
JPH0693533B2 JP1276835A JP27683589A JPH0693533B2 JP H0693533 B2 JPH0693533 B2 JP H0693533B2 JP 1276835 A JP1276835 A JP 1276835A JP 27683589 A JP27683589 A JP 27683589A JP H0693533 B2 JPH0693533 B2 JP H0693533B2
Authority
JP
Japan
Prior art keywords
metal frame
integrated circuit
hybrid integrated
hybrid
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1276835A
Other languages
English (en)
Other versions
JPH03136392A (ja
Inventor
義隆 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1276835A priority Critical patent/JPH0693533B2/ja
Publication of JPH03136392A publication Critical patent/JPH03136392A/ja
Publication of JPH0693533B2 publication Critical patent/JPH0693533B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランスファーモールドタイプの混成集積回
路（以下、ハイブリッドIC）に関し、特に複数の高電力
素子（以下、P0素子）を搭載したハイブリッドICに関す
る。
〔従来の技術〕
従来、この種のハイブリッドICは、第３図（ａ），
（ｂ）に示すように複数のP0素子７を搭載していること
から、P0素子相互の絶縁性を確保するため、配線基板５
上にダイボンディングした構造となっていた。
〔発明が解決しようとする課題〕
上述した従来のハイブリッドICは、P0素子が配線基板上
にダイボンディングされていたため、放熱特性が十分に
得られないという欠点があった。
〔課題を解決するための手段〕
本発明は、金属フレームと配線基板と各種半導体部品か
らなるトランスファーモールド型混成集積回路におい
て、金属フレームを分割し複数の高電力素子を金属フレ
ームに直接搭載し、かつモールド樹脂外部に金属フレー
ムを露出させたことを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。第１図
は、本発明の一実施例を示す立体図であり、第２図は第
１図のAA′断面図である。図に示すように、直接P0素子
７がダイボンディングされる金属フレーム１と各種半導
体部品６を搭載した配線基板５を搭載するため金属フレ
ーム１′とを有し、P0素子７の放熱特性を向上させるた
め、P0素子７がダイボンディングされている金属フレー
ム１を外装樹脂３より露出させ放熱板兼用としている。
〔発明の効果〕
以上説明したように本発明は、金属フレームを分割する
ことにより金属フレームに直接P0素子をダイボンディン
グし、複数のP0素子搭載を可能とすると共に、P0素子を
直接ダイボンディングした金属フレームを外装樹脂外部
に露出させているので、放熱特性を良好にする効果があ
る。
【図面の簡単な説明】
第１図は、本発明の一実施例を説明するためのハイブリ
ッドIC立体図、第２図は、第１図のAA′断面図、第３図
（ａ），（ｂ）は、従来のハイブリッドICの断面図であ
る。 1,1′…金属フレーム、２…リード端子、３…外装樹
脂、４…金属細線、５…配線基板、６…半導体部品、７
…高電力素子。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】金属フレームと配線基板と各種半導体部品
    からなるトランスファーモールド型混成集積回路におい
    て、金属フレームを分割し複数の高電力素子を金属フレ
    ームに直接搭載し、かつモールド樹脂外部に金属フレー
    ムを露出させたことを特徴とする混成集積回路。
JP1276835A 1989-10-23 1989-10-23 混成集積回路 Expired - Lifetime JPH0693533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1276835A JPH0693533B2 (ja) 1989-10-23 1989-10-23 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1276835A JPH0693533B2 (ja) 1989-10-23 1989-10-23 混成集積回路

Publications (2)

Publication Number Publication Date
JPH03136392A JPH03136392A (ja) 1991-06-11
JPH0693533B2 true JPH0693533B2 (ja) 1994-11-16

Family

ID=17575068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1276835A Expired - Lifetime JPH0693533B2 (ja) 1989-10-23 1989-10-23 混成集積回路

Country Status (1)

Country Link
JP (1) JPH0693533B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004029366D1 (de) 2003-07-17 2010-11-11 Gunze Kk Nahtverstärkungsmaterial für ein automatisches nähgerät
IL310996A (en) * 2021-08-26 2024-04-01 Vishay Gen Semiconductor Llc Packaging with increased cooling for improved heat management for electrical components

Also Published As

Publication number Publication date
JPH03136392A (ja) 1991-06-11

Similar Documents

Publication Publication Date Title
JP2708320B2 (ja) マルチチップ型半導体装置及びその製造方法
US4868349A (en) Plastic molded pin-grid-array power package
JPH064595Y2 (ja) ハイブリッドｉｃ
JP2560974B2 (ja) 半導体装置
US6242797B1 (en) Semiconductor device having pellet mounted on radiating plate thereof
JPH05218233A (ja) 半導体装置およびその製造方法
US5844779A (en) Semiconductor package, and semiconductor device using the same
US5793613A (en) Heat-dissipating and supporting structure for a plastic package with a fully insulated heat sink for an electronic device
JPH02310954A (ja) リードフレーム及びそれを用いた半導体装置
JP3061120B2 (ja) 半導体装置、その製造方法
JPH0693533B2 (ja) 混成集積回路
JPH04249353A (ja) 樹脂封止型半導体装置
JP2579222Y2 (ja) 樹脂封止型回路装置
JP3226672B2 (ja) 混成集積回路装置
JPS6139554A (ja) 樹脂封止型半導体装置
JP2778790B2 (ja) 半導体装置の実装構造及び実装方法
JP2954112B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JPS629640A (ja) 半導体部品の実装構造
JP2939094B2 (ja) 電力用半導体装置の製造方法
JP2814006B2 (ja) 電子部品搭載用基板
JP2522583Y2 (ja) 放熱フイン付きジヤンパ線ユニツト
JPS607750A (ja) 絶縁型半導体装置
JPS60206673A (ja) サ−マルヘツド
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JPH05315470A (ja) マルチチップモジュール