JPH0694797A - Ｉｃテストシステム - Google Patents
ＩｃテストシステムInfo
- Publication number
- JPH0694797A JPH0694797A JP4269413A JP26941392A JPH0694797A JP H0694797 A JPH0694797 A JP H0694797A JP 4269413 A JP4269413 A JP 4269413A JP 26941392 A JP26941392 A JP 26941392A JP H0694797 A JPH0694797 A JP H0694797A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- voltage
- offset
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims description 40
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000010998 test method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 被試験ＩＣを駆動するドライバと、被試験Ｉ
Ｃの出力を基準値と比較するコンパレータとのオフセッ
ト調整を自動的に行いうるようにする。 【構成】 ＩＣを駆動するレベルの電圧を与える入力デ
ータレベル電源１ａとドライバ７との間、およびＩＣの
出力電圧の基準値を与える出力データレベル電源（図示
なし）とコンパレータ８ａ、８ｂとの間にオフセット自
動補正回路３を配置する。ドライバ７、コンパレータ８
ａ、８ｂの入力電圧を０Ｖとし、そのときのオフセット
電圧を電圧計１０で測定し、コンピュータ２はこのオフ
セット電圧を０にするための補正値を算出し、その値を
レジスタ４にロードする。この補正値をＤ／Ａコンバー
タ５を介して増幅器６に入力することによりオフセット
を調整する。
Ｃの出力を基準値と比較するコンパレータとのオフセッ
ト調整を自動的に行いうるようにする。 【構成】 ＩＣを駆動するレベルの電圧を与える入力デ
ータレベル電源１ａとドライバ７との間、およびＩＣの
出力電圧の基準値を与える出力データレベル電源（図示
なし）とコンパレータ８ａ、８ｂとの間にオフセット自
動補正回路３を配置する。ドライバ７、コンパレータ８
ａ、８ｂの入力電圧を０Ｖとし、そのときのオフセット
電圧を電圧計１０で測定し、コンピュータ２はこのオフ
セット電圧を０にするための補正値を算出し、その値を
レジスタ４にロードする。この補正値をＤ／Ａコンバー
タ５を介して増幅器６に入力することによりオフセット
を調整する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣテストシステムに
関し、特に、多ピンデバイスをテストするＶＬＳＩ用の
テストシステムに関する。
関し、特に、多ピンデバイスをテストするＶＬＳＩ用の
テストシステムに関する。
【０００２】
【従来の技術】図３は、この種従来のＩＣテストシステ
ムの１ピン分のブロック図である。同図において、１ａ
は入力データレベル電源、１ｂは出力データレベル電
源、７は被試験ＩＣに入力信号を与えるドライバ、８
ａ、８ｂは、被試験ＩＣの出力信号と出力データレベル
電源の出力する基準電圧とを比較するコンパレータ、９
はアナログスイッチ、１０は、ドライバ７、コンパレー
タ８ａ、８ｂの出力電圧を測定する内部電圧計、１１は
パターンジェネレータの発生するテストパターンが入力
される制御入力端子（この端子に入力されるレベルに応
じてドライバ７はＨまたはＬレベルの信号を出力す
る）、１２は、被試験ＩＣのピンに接続される入出力端
子、１３はコンパレータの出力端子、１４はオフセット
調整用可変抵抗器、ＳＷ1 〜ＳＷ3 はスイッチである。
ムの１ピン分のブロック図である。同図において、１ａ
は入力データレベル電源、１ｂは出力データレベル電
源、７は被試験ＩＣに入力信号を与えるドライバ、８
ａ、８ｂは、被試験ＩＣの出力信号と出力データレベル
電源の出力する基準電圧とを比較するコンパレータ、９
はアナログスイッチ、１０は、ドライバ７、コンパレー
タ８ａ、８ｂの出力電圧を測定する内部電圧計、１１は
パターンジェネレータの発生するテストパターンが入力
される制御入力端子（この端子に入力されるレベルに応
じてドライバ７はＨまたはＬレベルの信号を出力す
る）、１２は、被試験ＩＣのピンに接続される入出力端
子、１３はコンパレータの出力端子、１４はオフセット
調整用可変抵抗器、ＳＷ1 〜ＳＷ3 はスイッチである。
【０００３】次に、このシステムのオフセット調整動作
について説明する。図４は、ドライバ７のオフセット電
圧補正過程を示すフローチャートである。まず、スイッ
チＳＷ1 、ＳＷ3 を閉、スイッチＳＷ2 を開とし、制御
入力端子１１からドライバ７がＨ側出力状態となる信号
を入力する。この状態で、入力データレベル電源の出力
電圧ＶＩＨ、ＶＩＬを共に０Ｖにし（ステップ４１）、
このときのドライバ７の出力電圧を内部電圧計１０で測
定する（ステップ４２）。ドライバ７の出力電圧が０に
なるようにＨ側の可変抵抗器１４を調整する（ステップ
４３）。次に、制御入力端子１１から、ドライバの出力
状態がＬレベルの信号を出力する状態になる信号を入力
し、上記のステップを繰り返えす。
について説明する。図４は、ドライバ７のオフセット電
圧補正過程を示すフローチャートである。まず、スイッ
チＳＷ1 、ＳＷ3 を閉、スイッチＳＷ2 を開とし、制御
入力端子１１からドライバ７がＨ側出力状態となる信号
を入力する。この状態で、入力データレベル電源の出力
電圧ＶＩＨ、ＶＩＬを共に０Ｖにし（ステップ４１）、
このときのドライバ７の出力電圧を内部電圧計１０で測
定する（ステップ４２）。ドライバ７の出力電圧が０に
なるようにＨ側の可変抵抗器１４を調整する（ステップ
４３）。次に、制御入力端子１１から、ドライバの出力
状態がＬレベルの信号を出力する状態になる信号を入力
し、上記のステップを繰り返えす。
【０００４】次に、コンパレータのオフセット調整を行
う。まず、スイッチＳＷ1 、ＳＷ3を開とし、スイッチ
ＳＷ2 を閉じ、図示のない配線によりＨ側のコンパレー
タ８ａの出力端子１３を内部電圧計１０に接続する。入
出力端子１２から０Ｖを入力するとともに、出力データ
レベル電源１ｂの出力電圧ＶＯＨを０Ｖ近傍で振らせ、
コンパレータ８ａの出力がＬレベルからＨレベルに変化
するときのＶＯＨが０Ｖとなるように、コンパレータ８
ａの可変抵抗器１４を調整する。Ｈ側のコンパレータ８
ａの調整が終了したらＬ側のコンパレータ８ｂの出力端
子１３を内部電圧計１０に接続して、Ｌ側コンパレータ
の可変抵抗器１４について同様の調整を行う。
う。まず、スイッチＳＷ1 、ＳＷ3を開とし、スイッチ
ＳＷ2 を閉じ、図示のない配線によりＨ側のコンパレー
タ８ａの出力端子１３を内部電圧計１０に接続する。入
出力端子１２から０Ｖを入力するとともに、出力データ
レベル電源１ｂの出力電圧ＶＯＨを０Ｖ近傍で振らせ、
コンパレータ８ａの出力がＬレベルからＨレベルに変化
するときのＶＯＨが０Ｖとなるように、コンパレータ８
ａの可変抵抗器１４を調整する。Ｈ側のコンパレータ８
ａの調整が終了したらＬ側のコンパレータ８ｂの出力端
子１３を内部電圧計１０に接続して、Ｌ側コンパレータ
の可変抵抗器１４について同様の調整を行う。
【０００５】次に、ＩＣのテスト方法について説明す
る。今、入出力端子１２には被試験ＩＣの入力ピンが接
続されているものとする。この場合にはスイッチＳＷ1
を閉じ、スイッチＳＷ2 を開成する。被試験ＩＣの種類
（ＥＣＬ型、ＣＭＯＳ型等）に応じて、ドライバ７には
アナログスイッチ９によりいずれかの入力データレベル
電源１ａの信号が選択されて入力される。制御入力端子
１１にはパターンジェネレータからテストパターンが入
力される。ドライバ７は、入力されたテストパターンに
従って、ＨまたはＬレベルの信号を出力する。
る。今、入出力端子１２には被試験ＩＣの入力ピンが接
続されているものとする。この場合にはスイッチＳＷ1
を閉じ、スイッチＳＷ2 を開成する。被試験ＩＣの種類
（ＥＣＬ型、ＣＭＯＳ型等）に応じて、ドライバ７には
アナログスイッチ９によりいずれかの入力データレベル
電源１ａの信号が選択されて入力される。制御入力端子
１１にはパターンジェネレータからテストパターンが入
力される。ドライバ７は、入力されたテストパターンに
従って、ＨまたはＬレベルの信号を出力する。
【０００６】入出力端子１２に接続される被試験ＩＣの
ピンが出力ピンであるときはスイッチＳＷ1 を開、スイ
ッチＳＷ2 を閉とする。被試験ＩＣの種類に応じて、ア
ナログスイッチ９によりいずれかの出力データレベル電
源１ｂの出力が選択されてコンパレータ８ａ、８ｂに入
力される。出力データレベル電源１ｂからはＶＯＨとし
て、Ｈレベルの基準値（最低基準値）の電圧が、またＶ
ＯＬとしてＬレベルの基準値（最高基準値）の電圧が出
力される。
ピンが出力ピンであるときはスイッチＳＷ1 を開、スイ
ッチＳＷ2 を閉とする。被試験ＩＣの種類に応じて、ア
ナログスイッチ９によりいずれかの出力データレベル電
源１ｂの出力が選択されてコンパレータ８ａ、８ｂに入
力される。出力データレベル電源１ｂからはＶＯＨとし
て、Ｈレベルの基準値（最低基準値）の電圧が、またＶ
ＯＬとしてＬレベルの基準値（最高基準値）の電圧が出
力される。
【０００７】被試験ＩＣの出力信号は入出力端子１２を
介してコンパレータ８ａ、８ｂに入力される。いま被試
験ＩＣがＨレベルの信号を出力しているものとし、その
値がＨレベルの基準値を超えているならばＨ側のコンパ
レータ８ａはＨレベルの信号を出力する。そうでないと
きはコンパレータ８ａはＬレベルの信号を出力する。被
試験ＩＣの出力がＬでその値が基準値以下であればＬ側
のコンパレータ８ｂはＬレベルの信号を、またその値が
基準値を超えている場合にはコンパレータ８ｂはＨレベ
ルの信号を出力する。コンパレータ８ａ、８ｂの出力す
る信号は出力端子１３を介して取り出されＩＣテスタ内
で良品が出力すべきパターンと比較される。
介してコンパレータ８ａ、８ｂに入力される。いま被試
験ＩＣがＨレベルの信号を出力しているものとし、その
値がＨレベルの基準値を超えているならばＨ側のコンパ
レータ８ａはＨレベルの信号を出力する。そうでないと
きはコンパレータ８ａはＬレベルの信号を出力する。被
試験ＩＣの出力がＬでその値が基準値以下であればＬ側
のコンパレータ８ｂはＬレベルの信号を、またその値が
基準値を超えている場合にはコンパレータ８ｂはＨレベ
ルの信号を出力する。コンパレータ８ａ、８ｂの出力す
る信号は出力端子１３を介して取り出されＩＣテスタ内
で良品が出力すべきパターンと比較される。
【０００８】
【発明が解決しようとする課題】上述した従来のＩＣテ
ストシステムでは、ドライバとコンパレータのオフセッ
ト電圧の補正を内部電圧計の目視と可変抵抗器のマニュ
アル調整で行っていたため、特に多ピンシステムでは調
整に長時間を要するという問題点があった。
ストシステムでは、ドライバとコンパレータのオフセッ
ト電圧の補正を内部電圧計の目視と可変抵抗器のマニュ
アル調整で行っていたため、特に多ピンシステムでは調
整に長時間を要するという問題点があった。
【０００９】
【課題を解決するための手段】本発明のＩＣテストシス
テムは、被試験ＩＣに入力すべきレベルの電圧を発生す
る入力データレベル電源と、前記入力データレベル電源
の出力する出力電圧を補正する入力補正回路と、前記入
力補正回路の出力信号を受けて被試験ＩＣの駆動信号を
出力するドライバと、前記ドライバの出力オフセット電
圧を測定し、これを０にするに必要な前記入力補正回路
の補正量を求め、該補正量を前記入力補正回路に設定す
る機構と、を具備するものであり、また、被試験ＩＣの
出力信号の基準レベル電圧を発生する出力データレベル
電源と、前記出力データレベル電源の出力する基準レベ
ル電圧を補正する出力補正回路と、前記出力補正回路の
出力電圧と被試験ＩＣの出力信号レベルを比較するコン
パレータと、前記コンパレータの入力オフセット電圧を
測定し、前記出力データレベル電源の出力値が０Ｖであ
るときに前記コンパレータの出力オフセット電圧を０Ｖ
とするのに必要な前記出力補正回路の補正量を求め、該
補正量を前記出力補正回路に設定する機構と、を具備す
るものである。
テムは、被試験ＩＣに入力すべきレベルの電圧を発生す
る入力データレベル電源と、前記入力データレベル電源
の出力する出力電圧を補正する入力補正回路と、前記入
力補正回路の出力信号を受けて被試験ＩＣの駆動信号を
出力するドライバと、前記ドライバの出力オフセット電
圧を測定し、これを０にするに必要な前記入力補正回路
の補正量を求め、該補正量を前記入力補正回路に設定す
る機構と、を具備するものであり、また、被試験ＩＣの
出力信号の基準レベル電圧を発生する出力データレベル
電源と、前記出力データレベル電源の出力する基準レベ
ル電圧を補正する出力補正回路と、前記出力補正回路の
出力電圧と被試験ＩＣの出力信号レベルを比較するコン
パレータと、前記コンパレータの入力オフセット電圧を
測定し、前記出力データレベル電源の出力値が０Ｖであ
るときに前記コンパレータの出力オフセット電圧を０Ｖ
とするのに必要な前記出力補正回路の補正量を求め、該
補正量を前記出力補正回路に設定する機構と、を具備す
るものである。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示すブロック図
である。同図では、被試験ＩＣの１ピン分の回路のみが
示されている。同図において、１ａは、被試験ＩＣに入
力すべき信号のレベルを与える入力データレベル電源、
２はコンピュータ、３は、レジスタ４、両極性出力型Ｄ
／Ａコンバータ５および増幅器６から構成されるオフセ
ット自動補正回路、７は、被試験ＩＣに該ＩＣを駆動す
る入力信号を与えるドライバ、８ａ、８ｂは、被試験Ｉ
Ｃの出力信号と出力データレベル電源の出力する基準電
圧（そのオフセット自動補正回路による補正電圧）とを
比較するコンパレータ、９はアナログスイッチ、１０
は、ドライバ７、コンパレータ８ａ、８ｂの出力電圧を
測定する内部電圧計、１１は、パターンジェネレータの
発生するテストパターンが入力される制御入力端子（こ
の端子に入力されるレベルに応じてドライバ７はＨまた
はＬレベルの信号を出力する）、１２は、被試験ＩＣの
ピンに接続される入出力端子、１３はコンパレータの出
力端子、ＳＷ1 〜ＳＷ3 はスイッチである。
て説明する。図１は本発明の一実施例を示すブロック図
である。同図では、被試験ＩＣの１ピン分の回路のみが
示されている。同図において、１ａは、被試験ＩＣに入
力すべき信号のレベルを与える入力データレベル電源、
２はコンピュータ、３は、レジスタ４、両極性出力型Ｄ
／Ａコンバータ５および増幅器６から構成されるオフセ
ット自動補正回路、７は、被試験ＩＣに該ＩＣを駆動す
る入力信号を与えるドライバ、８ａ、８ｂは、被試験Ｉ
Ｃの出力信号と出力データレベル電源の出力する基準電
圧（そのオフセット自動補正回路による補正電圧）とを
比較するコンパレータ、９はアナログスイッチ、１０
は、ドライバ７、コンパレータ８ａ、８ｂの出力電圧を
測定する内部電圧計、１１は、パターンジェネレータの
発生するテストパターンが入力される制御入力端子（こ
の端子に入力されるレベルに応じてドライバ７はＨまた
はＬレベルの信号を出力する）、１２は、被試験ＩＣの
ピンに接続される入出力端子、１３はコンパレータの出
力端子、ＳＷ1 〜ＳＷ3 はスイッチである。
【００１１】次に、図１、図２参照して本実施例のオフ
セット補正動作について説明する。図２は、本実施例の
ドライバオフセット電圧補正過程を示すフローチャート
である。ドライバ７のオフセット補正時にはスイッチＳ
Ｗ1 、ＳＷ3 を閉、スイッチＳＷ2 を開としておく。制
御入力端子１１からの信号によりドライバ７の出力状態
をＨ側としておき、入力データレベル電源１ａの出力電
圧を０Ｖとする（ステップ２１）。次に、オフセット自
動補正回路３内のＤ／Ａコンバータ５の出力電圧を０Ｖ
にする（ステップ２２）。
セット補正動作について説明する。図２は、本実施例の
ドライバオフセット電圧補正過程を示すフローチャート
である。ドライバ７のオフセット補正時にはスイッチＳ
Ｗ1 、ＳＷ3 を閉、スイッチＳＷ2 を開としておく。制
御入力端子１１からの信号によりドライバ７の出力状態
をＨ側としておき、入力データレベル電源１ａの出力電
圧を０Ｖとする（ステップ２１）。次に、オフセット自
動補正回路３内のＤ／Ａコンバータ５の出力電圧を０Ｖ
にする（ステップ２２）。
【００１２】次に、ドライバ７の出力オフセット電圧を
内部電圧計１０で測定し（ステップ２３）、その結果を
コンピュータ２のメモリへ格納する（ステップ２４）。
コンピュータ２は測定結果からオフセット補正電圧を算
出し（ステップ２５）、そのデータを自動補正回路３内
のレジスタ４にロードする（ステップ２６）。自動補正
回路３内のＤ／Ａコンバータ５はレジスタ４にロードさ
れたデータをアナログ電圧値に変換し（ステップ２
７）、その値を増幅器６の一方の入力端子に印加する。
その結果、ドライバ７のＨレベルの出力オフセットをキ
ャンセルするに必要な補正の加えられたＨレベル入力信
号ＶＩＨがドライバ７に入力されることになる。
内部電圧計１０で測定し（ステップ２３）、その結果を
コンピュータ２のメモリへ格納する（ステップ２４）。
コンピュータ２は測定結果からオフセット補正電圧を算
出し（ステップ２５）、そのデータを自動補正回路３内
のレジスタ４にロードする（ステップ２６）。自動補正
回路３内のＤ／Ａコンバータ５はレジスタ４にロードさ
れたデータをアナログ電圧値に変換し（ステップ２
７）、その値を増幅器６の一方の入力端子に印加する。
その結果、ドライバ７のＨレベルの出力オフセットをキ
ャンセルするに必要な補正の加えられたＨレベル入力信
号ＶＩＨがドライバ７に入力されることになる。
【００１３】次に、制御入力端子１１からの信号により
ドライバ７の出力状態をＬ側とし、上記と同様の過程を
繰り返す。但し、データレベル電源１ａのＬ側の出力電
圧およびＬ側の自動補正回路３のＤ／Ａコンバータの出
力電圧が先の補正過程において同時０Ｖに設定された場
合には、ステップ２３から開始すればよい。
ドライバ７の出力状態をＬ側とし、上記と同様の過程を
繰り返す。但し、データレベル電源１ａのＬ側の出力電
圧およびＬ側の自動補正回路３のＤ／Ａコンバータの出
力電圧が先の補正過程において同時０Ｖに設定された場
合には、ステップ２３から開始すればよい。
【００１４】ドライバ７のＨ側およびＬ側の入力電圧に
ついての補正が終了したらコンパレータ８ａ、８ｂのオ
フセット補正を行う。まず、スイッチＳＷ1 、ＳＷ3 を
開、スイッチＳＷ2 を閉とし、Ｈ側コンパレータ８ａの
出力端子１３を内部電圧計１０に接続する。この状態
で、入出力端子１２から０Ｖを入力し、Ｈ側オフセット
自動補正回路３のＤ／Ａコンバータの出力を０Ｖとす
る。この状態で出力データレベル電源（図示なし）の出
力電圧ＶＯＨを０Ｖの近傍で振り、コンパレータ８ａの
出力がＨレベルからＬレベルに切り替わるときのＶＯＨ
の電圧値を求める。コンピュータ２はその電圧値を記憶
するとともにその値をオフセット自動補正回路３のレジ
スタにロードする。
ついての補正が終了したらコンパレータ８ａ、８ｂのオ
フセット補正を行う。まず、スイッチＳＷ1 、ＳＷ3 を
開、スイッチＳＷ2 を閉とし、Ｈ側コンパレータ８ａの
出力端子１３を内部電圧計１０に接続する。この状態
で、入出力端子１２から０Ｖを入力し、Ｈ側オフセット
自動補正回路３のＤ／Ａコンバータの出力を０Ｖとす
る。この状態で出力データレベル電源（図示なし）の出
力電圧ＶＯＨを０Ｖの近傍で振り、コンパレータ８ａの
出力がＨレベルからＬレベルに切り替わるときのＶＯＨ
の電圧値を求める。コンピュータ２はその電圧値を記憶
するとともにその値をオフセット自動補正回路３のレジ
スタにロードする。
【００１５】Ｈ側コンパレータ８ａに関する補正が終了
したら、コンパレータ８ａの出力端子１３を内部電圧計
１０から切り離し、代わりにＬ側コンパレータ８ｂの出
力端子を内部電圧計１０に接続し、上記と同様にオフセ
ット補正を行う。
したら、コンパレータ８ａの出力端子１３を内部電圧計
１０から切り離し、代わりにＬ側コンパレータ８ｂの出
力端子を内部電圧計１０に接続し、上記と同様にオフセ
ット補正を行う。
【００１６】以上の過程をオフセット自動調整プログラ
ムとしてプログラム化し、このプログラムを実行するこ
とにより、自動的にオフセット調整を行うことができ
る。
ムとしてプログラム化し、このプログラムを実行するこ
とにより、自動的にオフセット調整を行うことができ
る。
【００１７】このようにして得られたオフセット補正電
圧データはディスク等の補助記憶装置に保存しておき、
システムを立ち上げる際に、オフセット自動補正回路３
のレジスタ４にロードするようにする。なお、被試験Ｉ
Ｃに対するテスト方法は従来例の場合と変わるところは
ないので、その説明は省略する。
圧データはディスク等の補助記憶装置に保存しておき、
システムを立ち上げる際に、オフセット自動補正回路３
のレジスタ４にロードするようにする。なお、被試験Ｉ
Ｃに対するテスト方法は従来例の場合と変わるところは
ないので、その説明は省略する。
【００１８】
【発明の効果】以上説明したように、本発明のＩＣテス
トシステムは、被試験ＩＣを駆動するドライバと、その
出力信号を基準値と比較するコンパレータのオフセット
を自動的に補正しうる補正回路を付加したものであるの
で、本発明によれば、オフセット電圧の調整を人手によ
る電圧計の観測と可変抵抗器のマニュアル調整に頼るこ
となく実行できるようになり、テスト工数の削減が可能
となり、特に多ピンのＶＬＳＩ（またはＵＬＳＩ）をテ
ストする場合には大幅に調整時間を短縮することができ
る。
トシステムは、被試験ＩＣを駆動するドライバと、その
出力信号を基準値と比較するコンパレータのオフセット
を自動的に補正しうる補正回路を付加したものであるの
で、本発明によれば、オフセット電圧の調整を人手によ
る電圧計の観測と可変抵抗器のマニュアル調整に頼るこ
となく実行できるようになり、テスト工数の削減が可能
となり、特に多ピンのＶＬＳＩ（またはＵＬＳＩ）をテ
ストする場合には大幅に調整時間を短縮することができ
る。
【図１】 本発明の一実施例のブロック図。
【図２】 図１の実施例のオフセット電圧補正過程を示
すフローチャート。
すフローチャート。
【図３】 従来例のブロック図。
【図４】 従来例のオフセット電圧補正過程を示すフロ
ーチャート。
ーチャート。
１ａ 入力データレベル電源 １ｂ 出力データレベル電源 ２ コンピュータ ３ オフセット自動補正回路 ４ レジスタ ５ 両極性出力型Ｄ／Ａコンバータ ６ 増幅器 ７ ドライバ ８ａ、８ｂ コンパレータ ９ アナログスイッチ １０ 内部電圧計 １１ 制御入力端子 １２ 入出力端子 １３ コンパレータの出力端子 １４ オフセット調整用可変抵抗器
Claims (2)
- 【請求項１】 被試験ＩＣに入力すべきレベルの電圧を
発生する入力データレベル電源と、 前記入力データレベル電源の出力する出力電圧を補正す
る入力補正回路と、 前記入力補正回路の出力信号を受けて被試験ＩＣの駆動
信号を出力するドライバと、 前記ドライバの出力オフセット電圧を測定し、これを０
にするのに必要な前記入力補正回路の補正量を求め、該
補正量を前記入力補正回路に設定する機構と、を具備す
るＩＣテストシステム。 - 【請求項２】 被試験ＩＣの出力信号の基準レベル電圧
を発生する出力データレベル電源と、 前記出力データレベル電源の出力する基準レベル電圧を
補正する出力補正回路と、 前記出力補正回路の出力電圧と被試験ＩＣの出力信号レ
ベルを比較するコンパレータと、 前記コンパレータの入力オフセット電圧を測定し、前記
出力データレベル電源の出力値が０Ｖであるときに前記
コンパレータの出力オフセット電圧を０Ｖとするのに必
要な前記出力補正回路の補正量を求め、該補正量を前記
出力補正回路に設定する機構と、を具備するＩＣテスト
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4269413A JPH0694797A (ja) | 1992-09-11 | 1992-09-11 | Ｉｃテストシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4269413A JPH0694797A (ja) | 1992-09-11 | 1992-09-11 | Ｉｃテストシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0694797A true JPH0694797A (ja) | 1994-04-08 |
Family
ID=17472075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4269413A Pending JPH0694797A (ja) | 1992-09-11 | 1992-09-11 | Ｉｃテストシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0694797A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001027651A (ja) * | 1999-07-14 | 2001-01-30 | Advantest Corp | 波形取得方法及びこの方法を用いて動作する波形取得装置 |
-
1992
- 1992-09-11 JP JP4269413A patent/JPH0694797A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001027651A (ja) * | 1999-07-14 | 2001-01-30 | Advantest Corp | 波形取得方法及びこの方法を用いて動作する波形取得装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3617621B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
| US20020070726A1 (en) | Power source current measurement unit for semiconductor test system | |
| JP2002304164A (ja) | ディスプレイ装置駆動デバイス、ディスプレイ装置及びドライバ回路テスト方法 | |
| JP2001099894A (ja) | 試験装置 | |
| US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
| US20100109674A1 (en) | Device, test apparatus and test method | |
| JPH07244125A (ja) | Ｉｃ試験装置 | |
| JPH0694797A (ja) | Ｉｃテストシステム | |
| JP2012220238A (ja) | 半導体装置及びその検査方法 | |
| JP3553509B2 (ja) | 半導体集積回路及びその検査方法 | |
| JPS5882346A (ja) | 電子テスト装置内に於けるピンエレクトロニクスインタ−フエ−ス回路の自動補正 | |
| US6393593B1 (en) | Tester and method for testing LSI designed for scan method | |
| JP2000165244A (ja) | 半導体集積回路装置 | |
| JPH102937A (ja) | Ｉｃ試験装置 | |
| US6253341B1 (en) | IC test system | |
| JP3089193B2 (ja) | Ｉｃ試験装置 | |
| JP4502448B2 (ja) | Ｉｃ試験装置における電圧発生器の校正方法・電圧発生器の校正装置 | |
| JP3874164B2 (ja) | Ｉｃテスタ | |
| JPH0559354U (ja) | Ｉｃ試験装置 | |
| JP3806333B2 (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 | |
| JP3481402B2 (ja) | 論理集積回路の試験装置 | |
| JPH1026655A (ja) | Ｌｓｉの試験装置 | |
| JP4729212B2 (ja) | 半導体試験装置 | |
| US6529030B1 (en) | IC testing apparatus | |
| JP2983109B2 (ja) | 抵抗検査装置 |