JPH11503590A - 容量的に負荷状態とされたホロワ回路に対するひずみ補償 - Google Patents

Abstract

(57)【要約】 容量的に負荷状態にされたホロワトランジスタ（２）の出力信号（ｖ_o）中の奇数調波ひずみ成分を、ホロワトランジスタ（２）のエミッタとホロワトランジスタ（２）のバイアス電流源（12）との間に挿入された追加のトランジスタ（14）と、ホロワトランジスタ（２）と同じ入力信号を受け、補償キャパシタ（20）を経て前記追加のトランジスタ（14）のエミッタに結合されたエミッタを有する他のホロワトランジスタ（18）とにより減少させる。補償キャパシタ（20）を流れる電流（ｉ_i）が出力電流（ｉ_o）に加算されて奇数調波ひずみを補償する。

Description

【発明の詳細な説明】 容量的に負荷状態とされたホロワ回路に対するひずみ補償 本発明は、入力信号を受ける入力端子と、入力信号に応答して緩衝出力信号を 生じる出力端子と、入力端子に結合された制御電極、出力端子に結合された第１ 主電極及び第２主電極を有する第１トランジスタと、前記第１主電極に結合され 第１バイアス電流を第１トランジスタに供給する第１バイアス電流手段とを具え るトランジスタ回路に関するものである。 このようなトランジスタ回路は周知のホロワ回路であり、容量性負荷を駆動す るバッファ回路として広く用いられている。例えば、信号をキャパシタに蓄積す るトラック−ホールド回路又はサンプル−ホールド回路のようなサンプリング回 路においては、所望の信号速度で充分な精度を以って入力信号を蓄積するのにあ る駆動容量が必要となる。この目的の極めて基本的な回路がホロワ回路である。 容量性負荷を有するホロワ回路のバイポーラ構成を図１に示す。トランジスタの 電圧−電流伝達特性は非直線である為、容量性負荷の両端間の出力信号は入力信 号のレベルシフトしたものと、偶数調波ひずみ項の列及び奇数調波ひずみ項の列 との合計として表すことができる。差動回路構成を用いると、偶数調波ひずみ項 を抑圧することができ、重複する回路部分間の整合が理想的であれば偶数調波ひ ずみ項を理論的には無くすことができる。しかし、奇数調波ひずみ項はこのよう にして抑圧することができない。 本発明の目的は、奇数調波ひずみを補償したホロワ回路を提供せんとするにあ る。 本発明は、頭書に記載したトランジスタ回路において、このトランジスタ回路 が更に、第２トランジスタと、第３トランジスタと、第２バイアス電流手段と、 補償キャパシタとを有し、第２トランジスタの制御電極が入力端子に結合され、 第２バイアス電流手段は第２トランジスタの第１主電極に接続されこの第２トラ ンジスタに第２バイアス電流を供給するようになっており、第３トランジスタは 、第１バイアス電流手段に結合された第１主電極と、第１トランジスタの第１主 電極に結合された第２主電極と、バイアス電圧を受けるように結合された制御電 極とを有していることを特徴とする。 第２トランジスタの制御電極は第１トランジスタと同じ入力信号を受ける為、 同様なひずみ成分を有する電流が補償キャパシタを流れ、この電流が第３トラン ジスタの主電流通路を経て出力電流に加わる。この補償構成はバイポーラ及びユ ニポーラトランジスタに適用しうる。 奇数調波ひずみのみならず偶数調波ひずみをも減少させるために、本発明によ るトランジスタ回路の例では、このトランジスタ回路が更に、他の入力端子と、 他の出力端子と、第４トランジスタとを具え、第４トランジスタは、前記他の入 力端子に結合された制御電極と、前記他の出力端子及び第２トランジスタの第２ 主電極に結合された第１主電極とを有していることを特徴とする。 この例は完全に平衡化されており、電力消費量が最少の差動構成を有する。そ の理由は、第２トランジスタを流れる電流が第４トランジスタをも流れる為であ る。トランジスタ技術、特にバイポーラトランジスタに対するトランジスタ技術 に応じて、本例では更に、第２トランジスタの制御電極は第１レベルシフト回路 を経て前記入力端子に結合され、第３トランジスタの制御電極は第２レベルシフ ト回路を経て前記他の入力端子に結合されているようにすることができる。 レベルシフト回路はトランジスタに対する適正なバイアス及び追加の信号範囲 の双方又はいずれか一方を生じる。レベルシフト回路の有効で簡単な構成を得る 本発明によるトランジスタ回路の他の例では、第１レベルシフト回路は第５トラ ンジスタ及び第３バイアス電流手段を有し、第５トランジスタは前記入力端子に 結合された制御電極及び第２トランジスタの制御電極に結合された第１主電極を 有し、第３バイアス電流手段は第５トランジスタの第１主電極に結合されて第３ バイアス電流を第５トランジスタに供給するようになっており、第２レベルシフ ト回路は第６トランジスタ及び第４バイアス電流手段を有し、第６トランジスタ は前記他の入力端子に結合された制御電極及び第３トランジスタの制御電極に結 合された第１主電極を有し、第４バイアス電流手段は第６トランジスタの第１主 電極に結合されて第６トランジスタに第４バイアス電流を供給するようになって いることを特徴とする。 本発明の上述した及びその他の特徴や利点は以下の図面に関する本発明の実施 例の説明から明らかになるであろう。図中、 図１は、従来のバイポーラホロワ回路を示し、 図２は、本発明によるホロワ回路のバイポーラ構成を示し、 図３は、本発明によるホロワ回路のユニポーラ構成を示し、 図４は、本発明によるホロワ回路の差動バイポーラ構成を示し、 図５は、本発明によるホロワ回路の差動バイポーラ構成を示す。 好適実施例の図面及び説明において、同一又は極めて類似する要素を示すのに 同一符号を用いている。 図１は、容量性負荷のホロワ回路のバイポーラ構成を示す。この回路はエミッ タホロワ構造のＮＰＮトランジスタ２を有する。このトランジスタ２の制御電極 すなわちベースは入力端子４に結合され、この入力端子４に供給される入力信号 ｖ_iを受ける。トランジスタ２の第１主電極すなわちエミッタは、負荷キャパシ タ８が設けられた出力端子６に結合されている。トランジスタ２の第２主電極す なわちコレクタは正供給電圧源１０に結合されている。バイアス電流源１２はト ランジスタ２のエミッタと大地との間に結合され、トランジスタ２にバイアス電 流Ｉ_oを供給する。負荷キャパシタ８の両端間の出力信号Ｖ_oは入力信号ｖ_iとエ ミッタホロワバイアス電流Ｉ_oの変調指数ｍ₁との関数、すなわち、 （１） ｖ_o＝ｖ_i−Ｖ_be＝ｖ_i−Ｖ_BEO−Ｖ_Tln（１＋ｍ_l） として表すことができる。この式において、ｍ₁はｉ_o／Ｉ_oとして規定され、ｉ_o は負荷キャパシタ８に流れる信号電流であり、Ｖ_beはトランジスタ２のベース− エミッタ電圧であり、Ｖ_BEOはＶ_beの定常状態部分であり、Ｖ_Tは周知の熱電圧ｋ Ｔ／ｑである。式（１）にある非直線項Ｖ_T ln（１＋ｍ₁）は として書き表すことができる。従って、出力信号ｖ_oは、入力信号ｖ_iが直流シフ トしたものと、偶数調波の列及び奇数調波の列との合計として書き表すことが できる。偶数調波は差動又は平衡化構成を用いることにより抑圧しうるも、奇数 調波は依然として出力信号に残存する。図２は本発明によるホロワ回路を示し、 この場合図１のホロワ回路の出力信号に生じる奇数調波を抑圧するのに容量性補 償技術を用いる。この目的のために、トランジスタ２のエミッタとバイアス電流 源１２との間にＮＰＮトランジスタ１４が挿入されている。このトランジスタ１ ４のエミッタ、コレクタ及びベースはそれぞれ、バイアス電流源１２、トランジ スタ２のエミッタ及びバイアス電圧源接続端子１６に結合されている。このホロ ワ回路は更に、エミッタホロワ構造で動作するトランジスタ２のようなＮＰＮト ランジスタ１８を有する。このトランジスタ１８のベースは入力端子４に結合さ れ、トランジスタ２と同様に入力端子４に供給される入力信号ｖ_iを受ける。ト ランジスタ１８のエミッタは補償キャパシタ２０を経てトランジスタ１４のエミ ッタに結合されている。トランジスタ１８のコレクタは正供給電圧源１０に結合 されている。バイアス電流源１２と同様のバイアス電流源２２がトランジスタ１ ８のエミッタと大地との間に結合され、トランジスタ１８にバイアス電流Ｉ_oを 供給する。 トランジスタ１４及び１８と補償キャパシタ２０との目的はエミッタホロワト ランジスタ２にバイアス電流を供給し、このバイアス電流により、電流が出力信 号ｖ_o中に奇数調波成分を生ぜしめるのを補償する。補償キャパシタ２０の両端 間の電圧ｖ_cは入力信号ｖ_iとトランジスタ１４及び１８の変調指数ｍ₂との関数 の関数として表すことができる。この式において、ｍ₂はｉ_c／Ｉ_oとして規定さ れ、ｉ_cは補償キャパシタ２０を流れる信号電流であり、ｖ_cは補償キャパキタ２ ０の両端間の信号電圧であり、ΔＶ_beはトランジスタ１８及び１４のベース−エ ミッタ電圧間の差である。信号ｖ_cにおける非直線項は として書き表すことができる。従って、補償キャパシタ２０の両端間の電圧ｖ_c は入力電圧ｖ_iがシフトしたものと奇数調波項との合計に等しくなる。変調指数 が等しい（ｍ₁＝ｍ₂）と、補償キャパシタ２０のキャパシタンスＣ_cが負荷キャ パシタ８のキャパシタンスＣ_Lに等しい場合、信号電流ｉ_cにおける奇数調波項の 大きさはエミッタホロワトランジスタ２によって発生される信号電流ｉ_oにおけ る奇数調波の大きさの２倍に等しくなる。その結果、補償キャパシタ２０を流れ る電流ｉ_cが負荷キャパシタ８を流れる電流１_oの半分に等しくなると奇数調波は 相殺される。この奇数調波の相殺はキャパシタ比Ｃ_c／Ｃ_L＝０．５で得られる。 トランジスタ２のエミッタ面積に対するトランジスタ１４及び１８の双方又は いずれか一方のエミッタ面積の比を適切に定めるか、或いはバイアス電流源１２ 及び２２に対するバイアス電流を異なる値に選択するか、或いはこれらの双方を 行なうことにより、キャパシタ比を他の値にしても同じ効果が得られることに注 意すべきである。 バイポーラトランジスタの代わりに他の技術のトランジスタを図３に示すよう に用いることができる。ユニポーラ（ＭＯＳＦＥＴ）トランジスタの場合には、 トランジスタの制御電極、第１主電極及び第２主電極がユニポーラトランジスタ のゲート、ソース及びドレインにそれぞれ相当する。この場合も補償機構の一般 的理論は同様に適用可能であるが、式（１）〜（４）はトランジスタの特定の特 性に合わせる必要がある。 所望に応じバイアス電流源を抵抗或いはその他のバイアス手段に代えることが できるも、このようにすると奇数調波の相殺が悪くなるおそれがある。 図４は、本発明によるホロワ回路のバイポーラ構成の差動又は平衡化構成を示 す。この構成は差動入力端子及び差動出力端子を有し、偶数及び奇数調波ひずみ を低減させた差動出力信号を生じる。トランジスタ１８のコレクタはＮＰＮトラ ンジスタ２４のエミッタに結合され、このトランジスタ２４のコレクタは正供給 電圧源１０に結合されている。トランジスタ２４のエミッタは他の負荷キャパシ タ２８が設けられた他の出力端子２４に結合されている。トランジスタ２４のベ ースは他の入力端子３０に結合され、相補の入力信号−ｖ_iを受ける。トランジ スタ１８のベースは第１レベルシフト回路３２を経て入力端子４に結合され、ト ランジスタ１４のベースは第２レベルシフト回路３４を経て前記他の入力端子３ ０に結合されている。この構成は、前記他の入力端子３０が図２に示す端子１６ の代わりとなり、バイアス電圧と相補入力電圧との双方をトランジスタ２４のベ ースに与える。レベルシフト回路３２及び３４はトランジスタに適切なバイアス を与えるも、トランジスタ技術が許すならば省略可能である。 図５はレベルシフト回路をより詳細に示したバイポーラ差動構成を示す。第１ レベルシフト回路３２は、ベースを入力端子４に結合し、コレクタを正供給電圧 源１０に結合し、エミッタを随意のダイオード４０を経てトランジスタ１８のベ ースに結合したエミッタホロワトランジスタ３８を有する。バイアス電流源４２ は前記随意のダイオード４０を介してトランジスタ３８のエミッタに結合されて いる。同様に、第２レベルシフト回路３４は、ベースを前記他の入力端子３０に 結合し、コレクタを正供給電圧源１０に結合し、エミッタを随意のダイオード４ ６を経てトランジスタ１４のベースに結合したエミッタホロワトランジスタ４４ を有し、バイアス電流源４８が前記随意のダイオード４６を経てトランジスタ４ ４のエミッタに結合されている。ダイオード４０及び４６はトランジスタ１４及 び１８へのコレクタ信号範囲を大きくするも、このような信号範囲を必要としな い場合には省略することができる。レベルシフトトランジスタ３８及び４４は殆 ど追加のひずみを導入しない。その理由は、これらトランジスタは容量的に負荷 状態となっていない為である。 図２〜５に示す回路は、例えば、トラック−ホールド回路又はサンプル−ホー ルド回路のようなサンプリング回路、ラインドライバ等において容量性負荷を駆 動するためのシングルエンド型又は差動型バッファとして用いるのに適している 。 図３において既に説明したように、回路はいかなるトランジスタ技術でも構成 でき、例えばバイポーラ又はＭＯＳ技術で構成できる。図示のトランジスタはダ ーリントントランジスタ又はＮＰＮ／ＰＮＰの組合せのような複合トランジスタ 或いは混合技術の複合トランジスタとすることもできる。この点で、図５の回路 におけるトランジスタ１８及び３８やトランジスタ４４及び１４も同様に複合ト ランジスタとみなすことができ、所望に応じ他の複合トランジスタに代えること ができる。 反対の導電型のトランジスタも用いることができる。この場合、供給電圧の極 性も同様に反対にする必要がある。

Claims (1)

1. 【特許請求の範囲】 １．入力信号を受ける入力端子（４）と、入力信号に応答して緩衝出力信号を生 じる出力端子（６）と、入力端子（４）に結合された制御電極、出力端子（６） に結合された第１主電極及び第２主電極を有する第１トランジスタ（２）と、前 記第１主電極に結合され第１バイアス電流を第１トランジスタ（２）に供給する 第１バイアス電流手段（12）とを具えるトランジスタ回路において、 このトランジスタ回路が更に、第２トランジスタ（18）と、第３トランジス タ（14）と、第２バイアス電流手段（22）と、補償キャパシタ（20）とを有し、 第２トランジスタ（18）の制御電極が入力端子（４）に結合され、第２バイアス 電流手段（22）は第２トランジスタ（18）の第１主電極に接続されこの第２トラ ンジスタ（18）に第２バイアス電流を供給するようになっており、第３トランジ スタ（14）は、第１バイアス電流手段（12）に結合された第１主電極と、第１ト ランジスタ（２）の第１主電極に結合された第２主電極と、バイアス電圧を受け るように結合された制御電極とを有していることを特徴とするトランジスタ回路 。 ２．請求の範囲１に記載のトランジスタ回路において、このトランジスタ回路が 更に、他の入力端子（30）と、他の出力端子（26）と、第４トランジスタ（24） とを具え、第４トランジスタ（24）は、前記他の入力端子（30）に結合された制 御電極と、前記他の出力端子（26）及び第２トランジスタ（18）の第２主電極に 結合された第１主電極とを有していることを特徴とするトランジスタ回路。 ３．請求の範囲２に記載のトランジスタ回路において、第２トランジスタ（18） の制御電極は第１レベルシフト回路（32）を経て前記入力端子（４）に結合され 、第３トランジスタ（14）の制御電極は第２レベルシフト回路（34）を経て前記 他の入力端子（30）に結合されていることを特徴とするトランジスタ回路。 ４．請求の範囲３に記載のトランジスタ回路において、第１レベルシフト回路（ 32）は第５トランジスタ（38）及び第３バイアス電流手段（42）を有し、第５ト ランジスタ（38）は前記入力端子（４）に結合された制御電極及び第２トラ ンジスタ（18）の制御電極に結合された第１主電極を有し、第３バイアス電流手 段（42）は第５トランジスタ（38）の第１主電極に結合されて第３バイアス電流 を第５トランジスタ（38）に供給するようになっており、第２レベルシフト回路 （34）は第６トランジスタ（44）及び第４バイアス電流手段（48）を有し、第６ トランジスタ（44）は前記他の入力端子（30）に結合された制御電極及び第３ト ランジスタ（14）の制御電極に結合された第１主電極を有し、第４バイアス電流 手段（48）は第６トランジスタ（44）の第１主電極に結合されて第６トランジス タ（44）に第４バイアス電流を供給するようになっていることを特徴とするトラ ンジスタ回路。