JPH0695615B2 - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH0695615B2 JPH0695615B2 JP63179416A JP17941688A JPH0695615B2 JP H0695615 B2 JPH0695615 B2 JP H0695615B2 JP 63179416 A JP63179416 A JP 63179416A JP 17941688 A JP17941688 A JP 17941688A JP H0695615 B2 JPH0695615 B2 JP H0695615B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- current mirror
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003503 early effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はカレントミラー回路に関し、特に入力電圧が低
く出力電圧が高い集積回路に好適なカレントミラー回路
に関する。
く出力電圧が高い集積回路に好適なカレントミラー回路
に関する。
従来この種のカレントミラー回路について図面を用いて
概略説明する。第２図および第３図はそれぞれ従来のカ
レントミラー回路の第１および第２の例を示す回路図で
ある。第２図に示す第１の例のカレントミラー回路よく
知られているようにカレントミラー用トランジスタ
Qa1，Qa2，Qa3と、このトランジスタQa1,QQa2，Qa3のベ
ース電流に起因する誤差を軽減するために付加された電
流増幅率補正用トランジスタQa4を含んで構成されてい
て、トランジスタQa1，Qa2，Qa3のベース電流の影響が1
/β４（但しβ４はトランジスタQa4の電流増幅率）とな
るものである。しかし、ここでトランジスタQa1のコレ
クタへの入力電流をIINで示し、トランジスタQa2，Qa3
のコレクタからの出力電流をそれぞれIOUT1，IOUT2で示
すと、このカレントミラー回路では、トランジスタ
Qa2，Qa3のアーリー効果によって電流伝達比（IOUT1／I
IN，IOUT2／IIN）が劣化するので、トランジスタQa2，Q
a3の各エミッタ抵抗Ra2，Ra3を大きな抵抗値とする必要
がある。また前記電流伝達比はトランジスタQa1，Qa2，
Qa3の特性が合っていればそれぞれRa2／Ra1，Ra3／Ra1
で決まるので抵抗Ra2，Ra3の抵抗値も大きくしたら抵抗
Ra1の抵抗値も大きくしたら抵抗Ra1５抵抗値も大きくす
る必要がある。すなわち、この回路では集積回路化した
場合チップの面積が大きくなるという欠点があった。
概略説明する。第２図および第３図はそれぞれ従来のカ
レントミラー回路の第１および第２の例を示す回路図で
ある。第２図に示す第１の例のカレントミラー回路よく
知られているようにカレントミラー用トランジスタ
Qa1，Qa2，Qa3と、このトランジスタQa1,QQa2，Qa3のベ
ース電流に起因する誤差を軽減するために付加された電
流増幅率補正用トランジスタQa4を含んで構成されてい
て、トランジスタQa1，Qa2，Qa3のベース電流の影響が1
/β４（但しβ４はトランジスタQa4の電流増幅率）とな
るものである。しかし、ここでトランジスタQa1のコレ
クタへの入力電流をIINで示し、トランジスタQa2，Qa3
のコレクタからの出力電流をそれぞれIOUT1，IOUT2で示
すと、このカレントミラー回路では、トランジスタ
Qa2，Qa3のアーリー効果によって電流伝達比（IOUT1／I
IN，IOUT2／IIN）が劣化するので、トランジスタQa2，Q
a3の各エミッタ抵抗Ra2，Ra3を大きな抵抗値とする必要
がある。また前記電流伝達比はトランジスタQa1，Qa2，
Qa3の特性が合っていればそれぞれRa2／Ra1，Ra3／Ra1
で決まるので抵抗Ra2，Ra3の抵抗値も大きくしたら抵抗
Ra1の抵抗値も大きくしたら抵抗Ra1５抵抗値も大きくす
る必要がある。すなわち、この回路では集積回路化した
場合チップの面積が大きくなるという欠点があった。
次に第３図は第１の例の欠点を改善した第２の例のカレ
ントミラー回路であって、このカレントミラー回路は第
２図のトランジスタQa1，Qa2，Qa3，Qa4に対応するトラ
ンジスタQb1，Qb2，Qb3，Qb4を備え、且つトランジスタ
Qb2，Qb3の各出力にバッファ用トランジスタQb5，Qb6を
設けて、そのコレクタから出力電流IOUT1，IOUT2を得る
ようにして、トランジスタQb2，Qb3の出力電圧を小さく
しアーリー効果を軽減する回路である。なおトランジス
タQb5，Qb6のベースにはバッファ用電源VBUFを接続す
る。しかしながら、この第２の例のカレントミラー回路
ではバッファ用電源VBUFは固定であるため入力電流が大
きくなるとトランジスタQb2，Qb3が飽和をするので入力
電流範囲が限定されてしまう欠点がある。
ントミラー回路であって、このカレントミラー回路は第
２図のトランジスタQa1，Qa2，Qa3，Qa4に対応するトラ
ンジスタQb1，Qb2，Qb3，Qb4を備え、且つトランジスタ
Qb2，Qb3の各出力にバッファ用トランジスタQb5，Qb6を
設けて、そのコレクタから出力電流IOUT1，IOUT2を得る
ようにして、トランジスタQb2，Qb3の出力電圧を小さく
しアーリー効果を軽減する回路である。なおトランジス
タQb5，Qb6のベースにはバッファ用電源VBUFを接続す
る。しかしながら、この第２の例のカレントミラー回路
ではバッファ用電源VBUFは固定であるため入力電流が大
きくなるとトランジスタQb2，Qb3が飽和をするので入力
電流範囲が限定されてしまう欠点がある。
本発明の目的は、カレントミラー用トランジスタの入力
電流範囲を狭くせずに出力電圧の影響を受けないように
することにより上記欠点を除去し、誤差を小さくし得る
ように改良して集積回路化に極めて適したカレントミラ
ー回路を提供することにある。
電流範囲を狭くせずに出力電圧の影響を受けないように
することにより上記欠点を除去し、誤差を小さくし得る
ように改良して集積回路化に極めて適したカレントミラ
ー回路を提供することにある。
本発明のカレントミラー回路は、ベースが相互に接続さ
れ、エミッタが抵抗を介して電源に接続された第１の極
性の入力側およびＮ個の出力側トランジスタを有するカ
レントミラー回路において、ベースが前記入力側トラン
ジスタのコレクタに接続され、エミッタが前記入力側お
よび出力側トランジスタのベースに接続され、コレクタ
が基準電位に接続された第１の極性の電流増幅率補償用
トランジスタと、ベースが前記入力側トランジスタのエ
ミッタに接続され、コレクタが電源に接続され、エミッ
タがレベルシフト用ダイオードを介して電流源に接続さ
れた第２の極性のトランジスタと、ベースが前記レベル
シフト用ダイオードと電源源との接続点に接続され、エ
ミッタが前記出力側トランジスタのコレクタに接続さ
れ、コレクタを出力とする第１の極性のＮ個のバッファ
用トランジスタとを有することにより構成される。
れ、エミッタが抵抗を介して電源に接続された第１の極
性の入力側およびＮ個の出力側トランジスタを有するカ
レントミラー回路において、ベースが前記入力側トラン
ジスタのコレクタに接続され、エミッタが前記入力側お
よび出力側トランジスタのベースに接続され、コレクタ
が基準電位に接続された第１の極性の電流増幅率補償用
トランジスタと、ベースが前記入力側トランジスタのエ
ミッタに接続され、コレクタが電源に接続され、エミッ
タがレベルシフト用ダイオードを介して電流源に接続さ
れた第２の極性のトランジスタと、ベースが前記レベル
シフト用ダイオードと電源源との接続点に接続され、エ
ミッタが前記出力側トランジスタのコレクタに接続さ
れ、コレクタを出力とする第１の極性のＮ個のバッファ
用トランジスタとを有することにより構成される。
〔実施例〕 以下、図面を参照しながら本発明の実施例を説明する。
第１図は本発明の一実施例に係るカレントミラー回路の
回路図である。第１図において、PNP型のカレントミラ
ー用入力側トランジスタQ1およびカレントミラー用出力
側トランジスタQ21…………Q2Nはベースが相互に接続さ
れ、エミッタがそれぞれ抵抗R1，R21，…………R2Nを介
して電源VCCに接続されている。PNP型の電流増幅率補償
用トランジスタQ0エミツタがカレントミラー用入力側お
よび出力側トランジスタQ1，Q21，…………Q2Nのベース
に接続され、ベースがカレントミラー用入力側トランジ
スタQ1のコレクタに接続され、コレクタが基準電位点
（地気）に接続されている。またNPN型のレベルシフト
用トランジスタQ5はベースがカレントミラー用入力側ト
ランジスタQ1のエミッタに接続され、コレクタが電源V
CCに接続され、エミッタが直列接続されたレベルシフト
用ダイオードD1，D2，D3を介して電流源Ｉに接続されて
いる。さらにまたバッファ用トランジスタであるダーリ
ントン接続トランジスタQ31とQ41…………Q3NとQ4Nは、
共にベースがレベルシフト用ダイオードD3のカソードに
接続され、エミッタがカレントミラー用出力側トランジ
スタQ21…………Q2Nのコレクタに接続れ、コレクタが出
力端子T01…………T0Nに接続されている。
回路図である。第１図において、PNP型のカレントミラ
ー用入力側トランジスタQ1およびカレントミラー用出力
側トランジスタQ21…………Q2Nはベースが相互に接続さ
れ、エミッタがそれぞれ抵抗R1，R21，…………R2Nを介
して電源VCCに接続されている。PNP型の電流増幅率補償
用トランジスタQ0エミツタがカレントミラー用入力側お
よび出力側トランジスタQ1，Q21，…………Q2Nのベース
に接続され、ベースがカレントミラー用入力側トランジ
スタQ1のコレクタに接続され、コレクタが基準電位点
（地気）に接続されている。またNPN型のレベルシフト
用トランジスタQ5はベースがカレントミラー用入力側ト
ランジスタQ1のエミッタに接続され、コレクタが電源V
CCに接続され、エミッタが直列接続されたレベルシフト
用ダイオードD1，D2，D3を介して電流源Ｉに接続されて
いる。さらにまたバッファ用トランジスタであるダーリ
ントン接続トランジスタQ31とQ41…………Q3NとQ4Nは、
共にベースがレベルシフト用ダイオードD3のカソードに
接続され、エミッタがカレントミラー用出力側トランジ
スタQ21…………Q2Nのコレクタに接続れ、コレクタが出
力端子T01…………T0Nに接続されている。
以上の構成において、入力電流IINに追従してバッファ
用トランジスタQ41…………Q4Nのベース電位が決まるた
め、入力電流範囲を狭めることなくカレントミラー用出
力トランジスタQ21…………Q2Nのアーリー効果の影響を
減少させることができる。その結果、電流伝達比は劣化
せず、抵抗R1，R21……R2Nの抵抗値を大きくする必要が
ない。
用トランジスタQ41…………Q4Nのベース電位が決まるた
め、入力電流範囲を狭めることなくカレントミラー用出
力トランジスタQ21…………Q2Nのアーリー効果の影響を
減少させることができる。その結果、電流伝達比は劣化
せず、抵抗R1，R21……R2Nの抵抗値を大きくする必要が
ない。
なお、本実施例では、トランジスタの電流増幅率の影響
を減少させるためにバッファ用トランジスタをダーリン
トン構成にしているが、電流増幅率の影響が無視しうる
ならば単一のトランジスタで構成しても一向に拘わな
い。
を減少させるためにバッファ用トランジスタをダーリン
トン構成にしているが、電流増幅率の影響が無視しうる
ならば単一のトランジスタで構成しても一向に拘わな
い。
以上説明したように本発明は、バッファ用トランジスタ
のベース電位を入力電流に追従するように構成すること
によって、入力電流範囲が広くとれ、かつアーリー効果
の効果の影響を小さくできるので、電流伝達比の誤差を
小さくできる効果がある。
のベース電位を入力電流に追従するように構成すること
によって、入力電流範囲が広くとれ、かつアーリー効果
の効果の影響を小さくできるので、電流伝達比の誤差を
小さくできる効果がある。
第１図は本発明の一実施例の回路図、第２図および第３
図はそれぞれ従来のカレントミラー回路の第１および第
２の例の回路図である。 Q0，Qa4，Qb4……電流増幅率補償用トランジスタ、Q1，
Qa1，Qb1……カレントミラー用入力側トランジスタ、Q5
……レベルシフト用トランジスタ、Q21〜Q2N，Qa2，
Qa3，Qb2，Qb3……カレントミラー用出力側トランジス
タ、Q31〜Q3N，Q41〜Q4N，Qb5，Qb6……トランジスタ、
D1，D2，D3……レベルシフト用ダイオード、IIN……入
力電流、IOUT1〜IOUT2……出力電流。
図はそれぞれ従来のカレントミラー回路の第１および第
２の例の回路図である。 Q0，Qa4，Qb4……電流増幅率補償用トランジスタ、Q1，
Qa1，Qb1……カレントミラー用入力側トランジスタ、Q5
……レベルシフト用トランジスタ、Q21〜Q2N，Qa2，
Qa3，Qb2，Qb3……カレントミラー用出力側トランジス
タ、Q31〜Q3N，Q41〜Q4N，Qb5，Qb6……トランジスタ、
D1，D2，D3……レベルシフト用ダイオード、IIN……入
力電流、IOUT1〜IOUT2……出力電流。
Claims (1)
- 【請求項１】ベースが相互に接続され、エミッタが抵抗
を介して電源に接続された第１の極性の入力側およびＮ
個の出力側トランジスタを有するカレントミラー回路に
おいて、ベースが前記入力側トランジスタのコレクタに
接続され、エミッタが前記入力側および出力側トランジ
スタのベースに接続され、コレクタが基準電位に接続さ
れた第１の極性の電流増幅率補償用トランジスタと、ベ
ースが前記入力側トランジスタのエミッタに接続され、
コレクタが電源に接続され、エミッタがレベルシフト用
ダイオードを介して電流源に接続された第２の極性のト
ランジスタと、ベースが前記レベルシフト用ダイオード
と電流源の接続点に接続され、エミッタが前記出力側ト
ランジスタのコレクタに接続され、コレクタを出力とす
る第１の極性のＮ個のバッファ用トランジスタとを有す
ることを特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179416A JPH0695615B2 (ja) | 1988-07-18 | 1988-07-18 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179416A JPH0695615B2 (ja) | 1988-07-18 | 1988-07-18 | カレントミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0229013A JPH0229013A (ja) | 1990-01-31 |
| JPH0695615B2 true JPH0695615B2 (ja) | 1994-11-24 |
Family
ID=16065485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63179416A Expired - Lifetime JPH0695615B2 (ja) | 1988-07-18 | 1988-07-18 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695615B2 (ja) |
-
1988
- 1988-07-18 JP JP63179416A patent/JPH0695615B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0229013A (ja) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399990A (en) | Differential amplifier circuit having reduced power supply voltage | |
| JPH0544845B2 (ja) | ||
| JPH0449287B2 (ja) | ||
| JPH0614616B2 (ja) | デジタル・アナログ・コンバータ回路のための開ループ電圧基準回路 | |
| JPS59139723A (ja) | 差動スイツチ回路 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JPH0695615B2 (ja) | カレントミラー回路 | |
| JPH0339426B2 (ja) | ||
| JPS6331214A (ja) | 可変遅延回路 | |
| JP2609668B2 (ja) | レベルシフト回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JPS6322686B2 (ja) | ||
| JPS6340915Y2 (ja) | ||
| JPS634962B2 (ja) | ||
| JP3172310B2 (ja) | バッファ回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS6133710Y2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPS5873213A (ja) | カレントミラ−回路 | |
| JPH0564486B2 (ja) | ||
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPH0358603A (ja) | 利得制御回路 | |
| JPH07183769A (ja) | ラッチ回路 | |
| JPS6155805B2 (ja) |