JPH0229013A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH0229013A JPH0229013A JP63179416A JP17941688A JPH0229013A JP H0229013 A JPH0229013 A JP H0229013A JP 63179416 A JP63179416 A JP 63179416A JP 17941688 A JP17941688 A JP 17941688A JP H0229013 A JPH0229013 A JP H0229013A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- trs
- current mirror
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000003503 early effect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 102220025296 rs397515626 Human genes 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はカレントミラー回路に関し、特に入力電圧が低
く出力電圧が高い集積回路に好適なカレントミラー回路
に関する。
く出力電圧が高い集積回路に好適なカレントミラー回路
に関する。
〔従来の技術と発明が解決しようとする課題〕従来のこ
の種のカレントミラー回路について図面を用いて概略説
明する。第２図および第３図はそれぞれ従来のカレント
ミラー回路の第１および第２の例を示す回路図である。
の種のカレントミラー回路について図面を用いて概略説
明する。第２図および第３図はそれぞれ従来のカレント
ミラー回路の第１および第２の例を示す回路図である。
第２図に示す第１の例のカレントミラー回路はよく知ら
れているようにカレントミラー用トランジスタＱａｔ、
Ｑｓ、ｚ。
れているようにカレントミラー用トランジスタＱａｔ、
Ｑｓ、ｚ。
Ｑａｉと、このトランジスタＱ ａｌ、 ＱＱ ａ２＋
Ｑ ａｉのベース電流に起因する誤差を軽減するため
に付加された電流増幅率補正用トランジスタＱａ４を含
んで構成されていて、トランジスタＱ ａ ｌ＋ Ｑ
ａ２１− Ｑ ａ３のベース電流の影響が１／β４（但
しＲ４はトランジスタＱ１１４の電流増幅率）となるも
のである。
Ｑ ａｉのベース電流に起因する誤差を軽減するため
に付加された電流増幅率補正用トランジスタＱａ４を含
んで構成されていて、トランジスタＱ ａ ｌ＋ Ｑ
ａ２１− Ｑ ａ３のベース電流の影響が１／β４（但
しＲ４はトランジスタＱ１１４の電流増幅率）となるも
のである。
しかし、ここでトランジスタＱ ａ １のコレクタへの
入力電流をＩＩＮで示し、トランジスタＱ ａ２＋ Ｑ
ａ３のコレクタからの出力電流をそれぞれＩ。Ｕ↑１゜
Ｉ ０ＵＴ２で示すと、このカレントミラー回路では、
トランジスタＱ ａ２＋ Ｑ ａｓのアーリー効果によ
って電流伝達比（Ｉ ０ＵＴＩ／ Ｉ ＩＮ、 Ｉ ｏ
ｕ↑２／ＩＩＮ＞が劣化するので、トランジスタＱ ａ
２１ Ｑ ａ ３の各エミッタ抵抗Ｒ＠２＋ Ｒａ３
を大きな抵抗値とする必要がある。また前記電流伝達比
はトランジスタＱ、１゜Ｑ Ｒ２１Ｑ Ｒ３の特性が合
っていればそれぞれＲ６□／Ｒａ＋ 、 Ｒ−３／ Ｒ
−１で決まるので抵抗Ｒａ２＋ Ｒａ３の抵抗値を大き
くしたら抵抗Ｒａｔの抵抗値も大きくする必要がある。
入力電流をＩＩＮで示し、トランジスタＱ ａ２＋ Ｑ
ａ３のコレクタからの出力電流をそれぞれＩ。Ｕ↑１゜
Ｉ ０ＵＴ２で示すと、このカレントミラー回路では、
トランジスタＱ ａ２＋ Ｑ ａｓのアーリー効果によ
って電流伝達比（Ｉ ０ＵＴＩ／ Ｉ ＩＮ、 Ｉ ｏ
ｕ↑２／ＩＩＮ＞が劣化するので、トランジスタＱ ａ
２１ Ｑ ａ ３の各エミッタ抵抗Ｒ＠２＋ Ｒａ３
を大きな抵抗値とする必要がある。また前記電流伝達比
はトランジスタＱ、１゜Ｑ Ｒ２１Ｑ Ｒ３の特性が合
っていればそれぞれＲ６□／Ｒａ＋ 、 Ｒ−３／ Ｒ
−１で決まるので抵抗Ｒａ２＋ Ｒａ３の抵抗値を大き
くしたら抵抗Ｒａｔの抵抗値も大きくする必要がある。
すなわち、この回路では集積回路化した場合チップの面
積が大きくなるという欠点があった。
積が大きくなるという欠点があった。
次に第３図は第１の例の欠点を改善した第２の例のカレ
ントミラー回路であって、このカレントミラー回路は第
２図のトランジスタＱ ａ １ ＋ Ｑ ａ ２ ＋Ｑ
ａ５．Ｑ＠４に対応するトランジスタＱｂｔ、 Ｑｂａ
＋Ｑｂｓ＋ Ｑｂ４を゛備え、且つトランジスタＱｂｚ
、 Ｑｂ３の各出力にバッファ用トランジスタＱｂｓ＋
Ｑｂ６を設けて、そのコレクタから出力電流Ｉ ０Ｕ
ＴＩＩ工。ＵＴ２を得るようにして、トランジスタＱ
ｂ２＋Ｑｂ３の出力電圧を小さくしアーリー効果を軽減
する回路である。なおトランジスタＱｂ５＋ Ｑｂ６の
ベースにはバッファ用電源ＶＢＵｐを接続する。しかし
ながら、この第２の例のカレントミラー回路ではバッフ
ァ用電源ＶＢＵＰは固定であるなめ入力電流が大きくな
るとトランジスタＱｂｚ、 Ｑｂ３が飽和をするので入
力電流範囲が限定されてしまう欠点がある。
ントミラー回路であって、このカレントミラー回路は第
２図のトランジスタＱ ａ １ ＋ Ｑ ａ ２ ＋Ｑ
ａ５．Ｑ＠４に対応するトランジスタＱｂｔ、 Ｑｂａ
＋Ｑｂｓ＋ Ｑｂ４を゛備え、且つトランジスタＱｂｚ
、 Ｑｂ３の各出力にバッファ用トランジスタＱｂｓ＋
Ｑｂ６を設けて、そのコレクタから出力電流Ｉ ０Ｕ
ＴＩＩ工。ＵＴ２を得るようにして、トランジスタＱ
ｂ２＋Ｑｂ３の出力電圧を小さくしアーリー効果を軽減
する回路である。なおトランジスタＱｂ５＋ Ｑｂ６の
ベースにはバッファ用電源ＶＢＵｐを接続する。しかし
ながら、この第２の例のカレントミラー回路ではバッフ
ァ用電源ＶＢＵＰは固定であるなめ入力電流が大きくな
るとトランジスタＱｂｚ、 Ｑｂ３が飽和をするので入
力電流範囲が限定されてしまう欠点がある。
本発明の目的は、カレントミラー用トランジスタの入力
電流範囲を狭くせずに出力電圧の影響を受けないように
することにより上記欠点を除去し、誤差を小さくし得る
ように改良して集積回路化に極めて適したカレントミラ
ー回路を提供することにある。
電流範囲を狭くせずに出力電圧の影響を受けないように
することにより上記欠点を除去し、誤差を小さくし得る
ように改良して集積回路化に極めて適したカレントミラ
ー回路を提供することにある。
本発明のカレントミラー回路は、ベースが相互に接続さ
れ、エミッタが抵抗を介して電源に接続された第１の極
性の入力側およびＮ個の出力側トランジスタを有するカ
レントミラー回路において、ベースが前記入力側トラン
ジスタのコレクタに接続され、エミッタが前記入力側お
よび出力側トランジスタのベースに接続され、コレクタ
が基準電位に接続された第１の極性の電流増幅率補償用
トランジスタと、ベースが前記入力側トランジスタのエ
ミッタに接続され、コレクタが電源に接続され、エミッ
タがレベルシフト用ダイオードを介して電源流に接続さ
れた第２の極性のトランジスタと、ベースが前記レベル
シフト用ダイオードと電流源との接続点に接続され、エ
ミッタが前記出力側トランジスタのコレクタに接続され
、コレクタを出力とする第１の極性のＮ個のバッファ用
トランジスタとを有することにより構成される。
れ、エミッタが抵抗を介して電源に接続された第１の極
性の入力側およびＮ個の出力側トランジスタを有するカ
レントミラー回路において、ベースが前記入力側トラン
ジスタのコレクタに接続され、エミッタが前記入力側お
よび出力側トランジスタのベースに接続され、コレクタ
が基準電位に接続された第１の極性の電流増幅率補償用
トランジスタと、ベースが前記入力側トランジスタのエ
ミッタに接続され、コレクタが電源に接続され、エミッ
タがレベルシフト用ダイオードを介して電源流に接続さ
れた第２の極性のトランジスタと、ベースが前記レベル
シフト用ダイオードと電流源との接続点に接続され、エ
ミッタが前記出力側トランジスタのコレクタに接続され
、コレクタを出力とする第１の極性のＮ個のバッファ用
トランジスタとを有することにより構成される。
以下、図面を参照しながら本発明の詳細な説明する。
第１図は本発明の一実施例に係るカレントミラー回路の
回路図である。第１図において、ＰＮＰ型のカレントミ
ラー用入力側トランジスタＱ１およびカレントミラー用
出力側トランジスタＱ２１・・・・・・・・・・・・Ｑ
２Ｎはベースが相互に接続され、エミッタがそれぞれ抵
抗Ｒ，、Ｆｔ２１．・・・・・・・・・・・・Ｒ２，を
介して電源Ｖｃｃに接続されている。ＰＮＰ型の電流増
幅率補償用トランジスタＱｏはエミッタがカレントミラ
ー用入力側および出力側トランジスタＱｌ＋ Ｑ２１．
・・・・・・・・・・・・Ｑ２Ｎのベースに接続され、
ベースがカレントミラー用入力側トランジスタＱ、のコ
レクタに接続され、コレクタが基準電位点（地気）に接
続されている。またＮＰＮ型のレベルシフト用トランジ
スタＱ５はベースがカレントミラー用入力側トランジス
タＱ１のエミッタに接続され、コレクタが電源Ｖ ｃ
ｃに接続され、エミッタが直列接続されたレベルシフト
用ダイオードＤＩ 、Ｄ２ 、Ｄ３を介して電流源工に
接続されている。さらにまたバッファ用トランジスタで
あるダーリントン接続のトランジスタＱ３１とＱ４１・
・・・・・・・・・・・Ｑ３ＮとＱ４Ｎは、共にベース
がレベルシフト用ダイオードＤ３のカソードに接続され
、エミッタがカレントミラー用出力側トランジスタＱ２
１・・・・・・Ｑ２Ｎのコレクタに接続され、コレクタ
が出力端子Ｔｏ１・・・・・・ＴｏＮに接続されている
。
回路図である。第１図において、ＰＮＰ型のカレントミ
ラー用入力側トランジスタＱ１およびカレントミラー用
出力側トランジスタＱ２１・・・・・・・・・・・・Ｑ
２Ｎはベースが相互に接続され、エミッタがそれぞれ抵
抗Ｒ，、Ｆｔ２１．・・・・・・・・・・・・Ｒ２，を
介して電源Ｖｃｃに接続されている。ＰＮＰ型の電流増
幅率補償用トランジスタＱｏはエミッタがカレントミラ
ー用入力側および出力側トランジスタＱｌ＋ Ｑ２１．
・・・・・・・・・・・・Ｑ２Ｎのベースに接続され、
ベースがカレントミラー用入力側トランジスタＱ、のコ
レクタに接続され、コレクタが基準電位点（地気）に接
続されている。またＮＰＮ型のレベルシフト用トランジ
スタＱ５はベースがカレントミラー用入力側トランジス
タＱ１のエミッタに接続され、コレクタが電源Ｖ ｃ
ｃに接続され、エミッタが直列接続されたレベルシフト
用ダイオードＤＩ 、Ｄ２ 、Ｄ３を介して電流源工に
接続されている。さらにまたバッファ用トランジスタで
あるダーリントン接続のトランジスタＱ３１とＱ４１・
・・・・・・・・・・・Ｑ３ＮとＱ４Ｎは、共にベース
がレベルシフト用ダイオードＤ３のカソードに接続され
、エミッタがカレントミラー用出力側トランジスタＱ２
１・・・・・・Ｑ２Ｎのコレクタに接続され、コレクタ
が出力端子Ｔｏ１・・・・・・ＴｏＮに接続されている
。
以上の構成において、入力電流ＩＩＮに追従してバッフ
ァ用トランジスタＱ４１．・・・・・・Ｑ４Ｎのベース
電位が決まるため、入力電流範囲を狭めることなくカレ
ントミラー用出力トランジスタＱ２１・・・・・・Ｑ２
Ｎのアーリー効果の影響を減少させることができる。そ
の結果、電流伝達比は劣化せず、抵抗Ｒ１Ｒ２、・・・
・・・Ｒ２Ｎの抵抗値を大きくする必要がない。
ァ用トランジスタＱ４１．・・・・・・Ｑ４Ｎのベース
電位が決まるため、入力電流範囲を狭めることなくカレ
ントミラー用出力トランジスタＱ２１・・・・・・Ｑ２
Ｎのアーリー効果の影響を減少させることができる。そ
の結果、電流伝達比は劣化せず、抵抗Ｒ１Ｒ２、・・・
・・・Ｒ２Ｎの抵抗値を大きくする必要がない。
なお、本実施例では、トランジスタの電流増幅率の影響
を減少させるためにバッファ用トランジスタをダーリン
トン構成にしているが、電流増幅率の影響が無視しうる
ならば単一のトランジスタで構成しても一向に掬わない
。
を減少させるためにバッファ用トランジスタをダーリン
トン構成にしているが、電流増幅率の影響が無視しうる
ならば単一のトランジスタで構成しても一向に掬わない
。
以上説明したように本発明は、バッファ用トランジスタ
のベース電位を入力電流に追従するように構成すること
によって、入力電流範囲が広くとれ、かつアーリー効果
の効果の影響を小さくできるので、電流伝達比の誤差を
小さくできる効果がある。
のベース電位を入力電流に追従するように構成すること
によって、入力電流範囲が広くとれ、かつアーリー効果
の効果の影響を小さくできるので、電流伝達比の誤差を
小さくできる効果がある。
第１図は本発明の一実施例の回路図、第２図および第３
図はそれぞれ従来のカレントミラー回路の第１および第
２の例の回路図である。 Ｑｏ 、 Ｑａ４＋ Ｑｂ４・・・・・・電流増幅率補
償用トランジスタ、Ｑ＋ 、 Ｑ−１，Ｑｂｔ・・・・
・・ カレントミラー用入力側トランジスタ、Ｑ５・・
・・・・レベルシフト用トランジスタ、Ｑ２ｔ〜ＱｚＮ
、 Ｑａ２＋ Ｑａ３＋ Ｑｂｚ。 Ｑｂｓ ・・・・・・カレントミラー用出力倶Ｉトラ
ンジスタ、Ｑ３１〜Ｑ３ＮＩ Ｑ４１′Ｑ４Ｎ、 Ｑｂ
５． Ｑｂ６°゛゛゛トランジスタ、Ｄ、、Ｄ２．Ｄ３
・・・・・・レベルシフト用ダイオード、ＩＩＮ・・・
・・・入力電流、Ｉｏυ↑１〜Ｉ ０１ｌＴ□・・・・
・・出力電流。 躬 ２ 図 殆 １ 又 ＼／ｒｒ 躬 ３ 叉
図はそれぞれ従来のカレントミラー回路の第１および第
２の例の回路図である。 Ｑｏ 、 Ｑａ４＋ Ｑｂ４・・・・・・電流増幅率補
償用トランジスタ、Ｑ＋ 、 Ｑ−１，Ｑｂｔ・・・・
・・ カレントミラー用入力側トランジスタ、Ｑ５・・
・・・・レベルシフト用トランジスタ、Ｑ２ｔ〜ＱｚＮ
、 Ｑａ２＋ Ｑａ３＋ Ｑｂｚ。 Ｑｂｓ ・・・・・・カレントミラー用出力倶Ｉトラ
ンジスタ、Ｑ３１〜Ｑ３ＮＩ Ｑ４１′Ｑ４Ｎ、 Ｑｂ
５． Ｑｂ６°゛゛゛トランジスタ、Ｄ、、Ｄ２．Ｄ３
・・・・・・レベルシフト用ダイオード、ＩＩＮ・・・
・・・入力電流、Ｉｏυ↑１〜Ｉ ０１ｌＴ□・・・・
・・出力電流。 躬 ２ 図 殆 １ 又 ＼／ｒｒ 躬 ３ 叉
Claims (1)
- ベースが相互に接続され、エミッタが抵抗を介して電源
に接続された第１の極性の入力側およびＮ個の出力側ト
ランジスタを有するカレントミラー回路において、ベー
スが前記入力側トランジスタのコレクタに接続され、エ
ミッタが前記入力側および出力側トランジスタのベース
に接続され、コレクタが基準電位に接続された第１の極
性の電流増幅率補償用トランジスタと、ベースが前記入
力側トランジスタのエミッタに接続され、コレクタが電
源に接続され、エミッタがレベルシフト用ダイオードを
介して電源流に接続された第２の極性のトランジスタと
、ベースが前記レベルシフト用ダイオードと電流源との
接続点に接続され、エミッタが前記出力側トランジスタ
のコレクタに接続され、コレクタを出力とする第１の極
性のＮ個のバッファ用トランジスタとを有することを特
徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179416A JPH0695615B2 (ja) | 1988-07-18 | 1988-07-18 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179416A JPH0695615B2 (ja) | 1988-07-18 | 1988-07-18 | カレントミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0229013A true JPH0229013A (ja) | 1990-01-31 |
| JPH0695615B2 JPH0695615B2 (ja) | 1994-11-24 |
Family
ID=16065485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63179416A Expired - Lifetime JPH0695615B2 (ja) | 1988-07-18 | 1988-07-18 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695615B2 (ja) |
-
1988
- 1988-07-18 JP JP63179416A patent/JPH0695615B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0695615B2 (ja) | 1994-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6223494B2 (ja) | ||
| JPH0416009A (ja) | 電流伝達回路 | |
| JPH0229013A (ja) | カレントミラー回路 | |
| US5144169A (en) | Operational amplifier circuit | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPS5992618A (ja) | レベルシフト回路 | |
| JPH0252892B2 (ja) | ||
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JP2710362B2 (ja) | ３値論理回路 | |
| JP2897522B2 (ja) | カレントミラー回路 | |
| JPH03744Y2 (ja) | ||
| JPH04227105A (ja) | 電流電圧変換回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| KR20030053493A (ko) | 낮은 전류 입력 임피던스를 갖는 ab급 바이폴라 전류콘베이어 | |
| JPH04310017A (ja) | スイッチ回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH0542486Y2 (ja) | ||
| JPH06260925A (ja) | レベルシフト回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JP2797694B2 (ja) | 電子スイッチ回路 | |
| JPS6037809A (ja) | 相補ｂ級シングルエンデイツドプツシユプル増幅回路 | |
| JPH0358603A (ja) | 利得制御回路 | |
| JPS6282805A (ja) | 入力回路 | |
| JPH06291567A (ja) | 演算増幅器のベース電流補正回路 |