JPH0695698A - ディジタル信号符号化復号化装置、ディジタル信号符号化装置及びディジタル信号復号化装置 - Google Patents

ディジタル信号符号化復号化装置、ディジタル信号符号化装置及びディジタル信号復号化装置

Info

Publication number
JPH0695698A
JPH0695698A JP24357592A JP24357592A JPH0695698A JP H0695698 A JPH0695698 A JP H0695698A JP 24357592 A JP24357592 A JP 24357592A JP 24357592 A JP24357592 A JP 24357592A JP H0695698 A JPH0695698 A JP H0695698A
Authority
JP
Japan
Prior art keywords
frequency
circuit
blocking
digital signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24357592A
Other languages
English (en)
Other versions
JP3508146B2 (ja
Inventor
Osamu Shimoyoshi
修 下吉
Kenzo Akagiri
健三 赤桐
Miki Abe
三樹 阿部
Takahiro Watanabe
高弘 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP24357592A priority Critical patent/JP3508146B2/ja
Priority to TW81108515A priority patent/TW205122B/zh
Priority to EP19930307000 priority patent/EP0592104B1/en
Priority to DE69331428T priority patent/DE69331428T2/de
Priority to US08/118,495 priority patent/US5381143A/en
Priority to KR1019930018291A priority patent/KR100331591B1/ko
Publication of JPH0695698A publication Critical patent/JPH0695698A/ja
Application granted granted Critical
Publication of JP3508146B2 publication Critical patent/JP3508146B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L23/00—Apparatus or local circuits for systems other than those covered by groups H04L15/00 - H04L21/00
    • H04L23/02—Apparatus or local circuits for systems other than those covered by groups H04L15/00 - H04L21/00 adapted for orthogonal signalling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
    • H04B14/046—Systems or methods for reducing noise or bandwidth
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

(57)【要約】 【構成】 フィルタ分割した出力をＭＤＣＴ回路で周波
数分析し、この分析出力を量子化して符号化信号を得
て、これを記録若しくは伝送し、再生若しくは受信時
に、ＩＭＤＣＴ−Ｈ回路６２３，ＩＭＤＣＴ−Ｍ回路６
２４，ＩＭＤＣＴ−Ｌ回路６２５によって周波数軸から
時間軸に変換し、これを合成フィルタ２０２，２０１で
合成することで、符号化信号を復号化する符号化復号化
装置であり、各フィルタ帯域毎に、ＭＤＣＴ，ＩＭＤＣ
Ｔ演算での演算切捨てによる雑音レベルを異ならせる。 【効果】 小さいハードウェアでかつ少ない演算量で直
交変換，逆直交変換を行い得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、いわゆる高能率符号化
によって入力ディジタルデータの符号化を行い、伝送若
しくは記録、再生し、復号化して再生信号を得るディジ
タルデータの高能率符号化装置及び復号化装置であっ
て、ディジタル信号に対していわゆるブロックフローテ
ィング処理を行うディジタル信号符号化復号化装置、デ
ィジタル信号符号化装置及びディジタル信号復号化装置
に関するものである。
【０００２】
【従来の技術】オーディオ信号等を直交変換し、その直
交変換出力を複数ワード毎にブロック化し、これらの各
ブロック単位でのフローティング処理を行って量子化を
行い、量子化出力と共にフローティング情報と量子化情
報を媒体に記録若しくは伝送する高能率符号化技術が知
られている。ここで、上記ブロックフローティング技術
は、基本的には、ブロック内の各ワードに共通の値を掛
けて大きくし、量子化時の精度を上げるものであるが、
具体的には、ブロック内の各ワードの絶対値の内で最も
大きいもの（最大絶対値）を探し出し、この最大絶対値
が飽和しないような当該ブロック内の全ワードに対して
共通のフローティング係数を用いてフローティング処理
を行うものが１例としてある。より簡易なものとして
は、ビットシフトを利用する、６ｄＢ単位のフローティ
ングもある。
【０００３】しかし従来、直交変換は、ブロックフロー
ティングを用いず、いかなる入力の時にも十分な精度を
取り、直交変換入力信号の語長精度を直交変換により損
なわれないために十分な程度に演算語長を長く取ってい
る。また信号の時間的性質により、直交変換のブロック
サイズを可変にして、分析精度を上げることが行われる
が、そのための判断指標としては、信号の隣接サンプル
間の差分の２乗のサンプル間平均が使われることがあ
る。
【０００４】ところでこのような直交変換で、入力の精
度を維持したまま演算を行うには、演算語長が長くなる
ため、ハードウェアの規模が大きくなり、経済的に困難
度が高くなってしまう。また、直交変換のブロックサイ
ズを可変にする場合に、そのための判断指標を新たにそ
のためにだけ求めることは、演算ステップ数の増大を招
く。
【０００５】また、上記ブロックフローティング処理に
おける上述の最大絶対値を探し出すためには、１ブロッ
ク内の全ワードに対して、現在のワードの絶対値が過去
のワードの最大絶対値より大きいか否かを判断してゆく
ような手順が必要となり、処理プログラムのステップ数
が多く、時間もかかる。
【０００６】このようなことから、オーディオ信号等を
フィルタ分割し、そのフィルタ出力を複数ワード毎にブ
ロック化し、これらの各ブロック単位で第１のブロック
フローティングを行い、それを直交変換し、その直交変
換出力をさらに細かな複数ワード毎にブロック化し、こ
れらの各ブロック単位で第２のブロックフローティング
処理を行って量子化を行うことにより、直交変換演算時
における演算精度劣化を防ぐ技術が提案されている。ま
た、これに対応する復号化回路では、符号化出力に対し
て第２のブロックフローティングを解除してから、逆直
交変換を行い、逆直交変換終了後に第１のブロックフロ
ーティングを解除し、フィルタ合成するようになる。
【０００７】
【発明が解決しようとする課題】ところで、上記第１の
ブロックフローティングの大きさはそのブロック内のワ
ードの最大値若しくは全ワードの絶対値を取ることによ
って決定しているため、各フィルタ出力の信号成分が大
きい帯域ほどブロックフローティングの効果が現れ難
く、信号成分が大きい帯域ほど、発生する演算誤差の量
が大きくなる。すなわち、一般にオーディオ信号は低域
側の信号成分が大きく、高域側の信号成分が小さいとい
う傾向にあるので、高域側に比べて低域側の雑音が大き
くなる場合が多い。
【０００８】しかし、聴覚の特性から見るた場合、高域
側に比べると低域側の感度の方がよいので、低域側の雑
音量が大きいことは聴感上の障害になる場合がある。こ
の低域側に発生する雑音は聴覚のマスキング効果によ
り、聞こえなくなる場合もあるが、全てのオーディオ信
号に対してこの効果が期待できるわけではない。
【０００９】例えば、図１２の（ａ）と（ｂ）に示すよ
うな二つの信号の場合、最大信号レベルが同じである
と、演算誤差による雑音量は同じになるが、マスキング
効果により聞こえ難い雑音は図１２の（ｂ）の方の信号
である。また、演算誤差の発生を抑えるために演算語長
を長くしたり、倍精度等の演算を行おうとすると、ハー
ドウェア規模の増大を招いてしまう。
【００１０】本発明は、このような実情に鑑みて提案さ
れたものであり、高能率符号化及び復号化において用い
られる直交変換及び逆直交変換演算処理を小さいハード
ウェアでかつ少ない演算量によって行い得るようなディ
ジタル信号符号化復号化装置、ディジタル信号符号化装
置及びディジタル信号復号化装置を提供することを目的
とする。
【００１１】
【課題を解決するための手段】本発明に係るディジタル
信号符号化復号化装置は、フィルタ等の非ブロッキング
周波数分析手段によって入力ディジタル信号を非ブロッ
クで周波数分析し、当該非ブロッキング周波数分析手段
の出力をブロッキング周波数分析手段によってブロック
単位で周波数分析（直交変換等）し、当該ブロッキング
周波数分析手段の周波数分析出力を量子化することで符
号化信号を得て、記録若しくは伝送し、再生若しくは送
信時に、ブロック単位で周波数合成（逆直交変換等）す
るブロッキング周波数合成手段によって周波数軸から時
間軸に変換し、当該ブロッキング周波数合成手段の出力
をフィルタ等の非ブロッキング周波数合成手段によって
非ブロックで周波数合成することで、上記符号化信号を
復号化するディジタル信号符号化復号化装置において、
上記フィルタの周波数帯域毎に、上記ブロッキング周波
数分析手段若しくはブロッキング周波数合成手段の演算
切捨てによる雑音レベルを異ならせるようにしたもので
ある。
【００１２】ここで、本発明のディジタル信号符号化復
号化装置は、聴覚特性に合わせて、上記演算切捨てによ
る雑音レベルを異ならせるようにしている。また、聴覚
的に見てダイナミックレンジが大きいことが要求される
帯域の上記演算切り捨てによる雑音レベルを低減させる
ようにしている。特に、聴覚的に見てダイナミックレン
ジが大きいことが要求される低域若しくは低中域の上記
演算切り捨てによる雑音レベルを低減させるようにして
いる。これに対して、聴覚的に見て大きなダイナミック
レンジを要求しない比較的感度の鈍い帯域の上記ブロッ
キング周波数分析手段若しくはブロッキング周波数合成
手段での演算を簡略化し、ハードウェア規模を抑えるよ
うにしている。特に、聴覚的に見て大きなダイナミック
レンジを要求しない比較的感度の鈍い高域側の上記ブロ
ッキング周波数分析手段若しくはブロッキング周波数合
成手段での演算を簡略化し、ハードウェア規模を抑える
ようにしている。
【００１３】また、本発明のディジタル信号符号化復号
化装置は、上記非ブロッキング周波数分析手段若しくは
非ブロッキング周波数合成手段の各周波数帯域の出力に
対応する上記ブロッキング周波数分析手段での直交変換
演算過程若しくは上記ブロッキング周波数合成手段での
逆直交変換演算過程でスケールダウン操作を施すと共
に、当該スケールダウン操作を、上記直交変換の演算途
中の値の判定により適応的に決定するようにしている。
この時、当該スケールダウン操作を、トーナリティーの
大きさの判定も加味して適応的に決定することもでき
る。
【００１４】さらに、本発明のディジタル信号符号化復
号化装置は、上記非ブロッキング周波数分析手段若しく
は非ブロッキング周波数合成手段の各周波数帯域の出力
に対応する上記ブロッキング周波数分析手段での直交変
換若しくは上記ブロッキング周波数合成手段での逆直交
変換においてブロックフローティングを行うと共に、そ
のブロックフローティングを上記直交変換の演算過程で
解除するようにしている。ここで、上記ブロックフロー
ティングを直交変換の演算過程でスケールダウン操作を
繰り返すことにより解除するようにしている。また、上
記スケールダウン操作の回数を上記ブロックフローティ
ングの大きさと同じにする。このようなスケールダウン
操作を行うことで、オーバーフローを防ぐようにしてい
る。
【００１５】また、上記非ブロッキング周波数分析手段
若しくは非ブロッキング周波数合成手段の少なくとも一
つの高域側出力に対応する上記ブロッキング周波数分析
手段での直交変換若しくは上記ブロッキング周波数合成
手段での逆直交変換では、適応的なスケールダウン操作
を行わないようにもしている。これに対して、上記非ブ
ロッキング周波数分析手段若しくは非ブロッキング周波
数合成手段の低域側出力に対応する上記ブロッキング周
波数分析手段での直交変換若しくは上記ブロッキング周
波数合成手段での逆直交変換のみ、適応的なスケールダ
ウン操作を行うようにしている。
【００１６】具体的に言うと、本発明のディジタル信号
符号化装置は、全帯域を二分割する第１のフィルタの低
域側出力を、さらに第２のフィルタで二分割し、合計三
帯域の出力に対してそれぞれ第１のブロックフローティ
ング処理を施し、少なくとも一つの低域側のフィルタ出
力に対しては演算途中の値で適応的にスケールダウン操
作を制御する直交変換を行い、他の高域側のフィルタ出
力に対しては固定的なスケールダウン操作を行う直交変
換を行い、全フィルタ出力に関わる直交変換出力に対し
てさらに上記第１のブロックフローティング処理よりも
小さいブロックサイズの第２のブロックフローティング
処理を施した後、量子化するようにしている。
【００１７】これに対応して、本発明のディジタル信号
復号化装置は、上記ディジタル信号符号化装置からの符
号化信号を、上記第２のブロックフローティングを解除
し、少なくとも一つの低域側のフィルタ出力は演算途中
の値で適応的にスケールダウン操作を制御する逆直交変
換を行い、他の高域側のフィルタ出力は固定的なスケー
ルダウンを行う逆直交変換を行い、各々の直交変換出力
を２つのフィルタで合成するようにしている。
【００１８】なお、本発明のディジタル信号符号化装置
及びディジタル信号復号化装置においては、上記直交変
換が変更離散コサイン変換で、上記逆直交変換が逆変更
離散コサイン変換である。また、上記直交変換及び逆直
交変換のブロックサイズは可変である。
【００１９】すなわち、本発明に係るディジタル信号符
号化復号化装置は、まず入力信号をフィルタリング等の
非ブロッキング周波数分析によって分割した後、この分
割された周波数帯域それぞれについて、マスキングや等
ラウドネス特性などの聴覚現象から見てそれぞれの帯域
が必要とする雑音レベルにそれぞれの直交変換から生じ
る演算精度に雑音を適合させるようにするものである。
このための手段としては概略等ラウドネス特性に適合す
るように、少なくとも低域は演算精度の劣化を防ぐため
の処理を追加して、演算誤差による雑音を低下させる。
【００２０】また、演算精度の劣化を防ぐ手段として
は、ブロックフローティングと組み合わせたスケールダ
ウン操作を直交変換の演算途中の値の判定により適応的
に決定すること、及び入力信号のトーナリティーの大き
さの判定も加味して適応的に決定することにより、演算
精度劣化を引き起こす要因の一つであるスケールダウン
操作の回数を最低限に減らし、且つオーバーフローを起
こさないようにスケールダウン操作を最適に制御するこ
とにより、マスキング効果の効くレベルにまで演算誤差
による雑音量を低減することが出来る。
【００２１】さらに、少なくとも高域側フィルタ出力に
対応する上記直交変換若しくは上記逆直交変換において
は適応的なスケールダウン操作を省き、演算量を減ら
し、上記課題を解決するものである。
【００２２】
【作用】本発明によれば、直交変換及び逆直交変換演算
精度を高能率符号化復号化全体及び、聴覚特性から見
て、妥当な程度に低減できるので、ハードウェア規模の
縮小及び演算量の低減が達成出来る。
【００２３】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
【００２４】本実施例のディジタル信号符号化復号化装
置は、図１に示すように、非ブロックで入力ディジタル
信号を周波数分析する非ブロッキング周波数分析手段と
しての帯域分割フィルタ１０１，１０４の出力を、ブロ
ック単位の直交変換（例えば変更離散コサイン変換；Ｉ
ＭＤＣＴ）で周波数分析するブロッキング周波数分析手
段としてのＭＤＣＴ回路１２３，１２４，１２５によっ
て周波数分析し、当該ＭＤＣＴ回路１２３，１２４，１
２５による周波数分析出力を量子化することで符号化信
号を得て、これを記録若しくは伝送し、その後再生若し
くは受信時に、図９に示すように、ブロック単位の逆直
交変換（例えばＩＭＤＣＴ）で周波数合成するブロッキ
ング周波数合成手段としてのＩＭＤＣＴ−Ｈ回路６２
３，ＩＭＤＣＴ−Ｍ回路６２４，ＩＭＤＣＴ−Ｌ回路６
２５によって周波数軸から時間軸に変換し、これを非ブ
ロッキング周波数合成手段としての帯域合成フィルタ２
０２，２０１によって非ブロックで周波数合成すること
で、上記符号化信号を復号化するディジタル信号符号化
復号化装置であって、後述するように、上記帯域分割フ
ィルタ１０１，１０２若しくは帯域合成フィルタ２０
２，２０１での周波数帯域毎に、上記ＭＤＣＴ回路１２
３，１２４，１２５若しくはＩＭＤＣＴ−Ｈ回路６２
３，ＩＭＤＣＴ−Ｍ回路６２４，ＩＭＤＣＴ−Ｌ回路６
２５での演算切捨てによる雑音レベルを異ならせるよう
にしたものである。
【００２５】ここで、本実施例のディジタル信号符号化
復号化装置は、後述するように、いわゆるマスキング効
果や等ラウドネス特性等の聴覚特性に合わせて、上記演
算切捨てによる雑音レベルを異ならせるようにしてい
る。また、聴覚的に見てダイナミックレンジが大きいこ
とが要求される帯域、特に低域若しくは低中域の上記演
算切り捨てによる雑音レベルを低減させるようにしてい
る。逆に、聴覚的に見て大きなダイナミックレンジを要
求しない比較的感度の鈍い帯域、得に高域側の上記ＭＤ
ＣＴ若しくはＩＭＤＣＴ演算を簡略化し、ハードウェア
規模を抑えるようにしている。
【００２６】また、本実施例のディジタル信号符号化復
号化装置は、上記帯域分割フィルタ１０１，１０２若し
くは帯域合成フィルタ２０２，２０１の各周波数帯域の
出力に対応する上記ＭＤＣＴ回路１２３，１２４，１２
５でのＭＤＣＴ演算過程若しくは上記若しくはＩＭＤＣ
Ｔ−Ｈ回路６２３，ＩＭＤＣＴ−Ｍ回路６２４，ＩＭＤ
ＣＴ−Ｌ回路６２５でのＩＭＤＣＴ演算過程でスケール
ダウン操作を施すと共に、当該スケールダウン操作の回
数を、上記ＭＤＣＴの演算途中の値の判定により適応的
に決定するようにしている。上記スケールダウン操作
は、入力信号のトーナリティの大きさの判定も加味して
適応的に決定するようにしている。
【００２７】さらに、本実施例のディジタル信号符号化
復号化装置は、上記帯域分割フィルタ１０１，１０２若
しくは帯域合成フィルタ２０２，２０１の各周波数帯域
の出力に対応する上記ＭＤＣＴ回路１２３，１２４，１
２５でのＭＤＣＴ演算若しくは上記ＩＭＤＣＴ−Ｈ回路
６２３，ＩＭＤＣＴ−Ｍ回路６２４，ＩＭＤＣＴ−Ｌ回
路６２５でのＩＭＤＣＴ演算においてブロックフローテ
ィングを行うと共に、そのブロックフローティングを上
記ＭＤＣＴの演算過程で解除するようにしている。例え
ば、上記ブロックフローティングをＭＤＣＴの演算過程
でスケールダウン操作を繰り返すことにより解除する。
なお、上記スケールダウン操作の回数は上記ブロックフ
ローティングの大きさと同じにしている。このように、
スケールダウン操作を行うことで、オーバーフローを防
ぐようにしている。同時に、上記帯域分割フィルタ若し
くは帯域合成フィルタの少なくとも一つの高域側出力に
対応する上記ＭＤＣＴ１２３，１２４，１２５回路での
ＭＤＣＴ演算若しくは上記ＩＭＤＣＴ−Ｈ回路６２３，
ＩＭＤＣＴ−Ｍ回路６２４，ＩＭＤＣＴ−Ｌ回路６２５
でのＩＭＤＣＴ演算では、適応的なスケールダウン操作
を行わないようにもしている。逆に、上記帯域分割フィ
ルタ１０１，１０２若しくは帯域合成フィルタ２０１，
２０２の低域側出力に対応する上記ＭＤＣＴ回路１２
３，１２４，１２５でのＭＤＣＴ演算若しくは上記ＩＭ
ＤＣＴ−Ｈ回路６２３，ＩＭＤＣＴ−Ｍ回路６２４，Ｉ
ＭＤＣＴ−Ｌ回路６２５でのＩＭＤＣＴ演算のみ、適応
的なスケールダウン操作を行うようにしている。
【００２８】具体的に言うと、本実施例のディジタル信
号符号化装置は、図１に示すように、全帯域を二分割す
る第１のフィルタ（帯域分割フィルタ１０１）の低域側
出力を、さらに第２のフィルタ（帯域分割フィルタ１０
２）で二分割し、合計三帯域の出力に対してそれぞれ第
１のブロックフローティング回路１２０，１２１，１２
２によって第１のブロックフローティング処理を施して
おり、次に、上記ＭＤＣＴ回路１２３，１２４，１２５
において、少なくとも一つの低域側のフィルタ出力に対
しては演算途中の値で適応的にスケールダウン操作を制
御するＭＤＣＴ演算を行い、他の高域側のフィルタ出力
に対しては固定的なスケールダウン操作を行うＭＤＣＴ
演算を行い、その後、第２のブロックフローティング回
路１２９によって全フィルタ出力に関わるＭＤＣＴ出力
に対してさらに上記第１のブロックフローティングより
も小さいブロックサイズの第２のブロックフローティン
グ処理を施した後、量子化するようにしている。
【００２９】これに対応して、本実施例のディジタル信
号復号化装置は、図９に示すように、上記ディジタル信
号符号化装置からの符号化信号に対して、逆フローティ
ング回路２２９によって上記第２のブロックフローティ
ングを解除し、次に、ＩＭＤＣＴ−Ｌ回路６２５によっ
て少なくとも一つの低域側のフィルタ出力に対しては演
算途中の値で適応的にスケールダウン操作を制御するＩ
ＭＤＣＴを行い、ＩＭＤＣＴ−Ｍ回路６２４，ＩＭＤＣ
Ｔ−Ｈ回路６２３によって他の高域側のフィルタ出力に
対しては固定的なスケールダウンを行うＩＭＤＣＴを行
い、その後、各々のＩＭＤＣＴ出力を２つのフィルタ
（帯域合成フィルタ２０２，２０１）で合成するように
している。
【００３０】なお、本実施例における上記ＭＤＣＴ及び
ＩＭＤＣＴのブロックサイズは可変である。
【００３１】ここで、本実施例では、説明の都合上、デ
ィジタル信号符号化復号化装置をディジタル信号符号化
装置とディジタル信号復号化装置として別々に述べるよ
うにしている。
【００３２】先ず、これ以降の説明の流れを考慮して、
本発明実施例のディジタル信号復号化装置の説明に先立
ち、本実施例のディジタル信号復号化装置に対応するデ
ィジタル信号符号化装置（高能率符号化装置）から説明
する。本実施例のディジタル信号復号化装置について
は、この高能率符号化装置についての説明の後に述べ
る。
【００３３】以下、ディジタル信号を、適応変換符号化
（ＡＴＣ）及び帯域分割符号化（ＳＢＣ）と適応変換符
号化（ＡＴＣ）を組み合わせた技術、適応ビット割当て
（ＡＰＣ−ＡＢ）の各技術を用いて高能率符号化する技
術について、図１以降を参照しながら説明する。
【００３４】図１に示す具体的な高能率符号化装置で
は、入力ディジタル信号をフィルタなどにより複数の周
波数帯域に分割すると共に、高い周波数帯域ほどバンド
幅を広く選定し、各周波数帯域毎に直交変換を行って、
得られた周波数軸のスペクトルデータを、後述する人間
の聴覚特性を考慮したいわゆる臨界帯域幅（クリティカ
ルバンド）毎もしくは高域においてはクリティカルバン
ドを更に複数帯域に分割した帯域ごとに適応的にビット
割当して符号化している。もちろんフィルタなどによる
周波数分割幅は等分割幅としてもよい。さらに、本発明
実施例においては、直交変換の前に入力信号に応じて適
応的に直交変換ブロックサイズ（ブロック長）を変化さ
せると共に、該ブロック単位で上記フローティング処理
を行っている。
【００３５】すなわち、図１において、入力端子１００
には例えば０〜２０ｋHzのオーディオＰＣＭ信号が供給
されている。この入力信号は、例えばいわゆるＱＭＦフ
ィルタ等の帯域分割フィルタ１０１により０〜１０ｋHz
帯域と１０ｋ〜２０ｋHz帯域とに分割され、０〜１０ｋ
Hz帯域の信号は同じくいわゆるＱＭＦフィルタ等の帯域
分割フィルタ１０２により０〜５ｋHz帯域と５ｋ〜１０
ｋHz帯域とに分割される。ここで上述したフィルタとし
ては、例えばＱＭＦフィルタがあり、1976 R.E. Croch
iere, Digital coding of speech in subbands, Bell S
yst. Tech. J.Vol.55, No.8 1976 に述べられている。
また、ICASSP 83, BOSTON, PolyphaseQuadrature filt
ers -A new subband coding technique, Joseph H. Rot
hweilerには等バンド幅のフィルタ分割手法が述べられ
ている。
【００３６】帯域分割フィルタ１０１からの１０ｋ〜２
０ｋHz帯域の信号は、先ず２．５ｍｓごとのブロックで
サンプルの絶対値が取られてそれらの論理和を得る最短
ブロックシフト量算出回路１０３で処理され、次に直交
変換ブロックサイズ決定回路１０６で決定された直交変
換ブロックサイズを用いて、そのサイズでのシフト量
を、可変ブロックシフト量決定回路１０７で算出する。
それには２．５ｍｓごとの最短ブロックシフト量算出回
路１０３の出力を決定された直交変換ブロックサイズで
比較して、最小のものを選択する。可変ブロックシフト
量決定回路１０７の出力を用いて第１のブロックフロー
ティング回路１２０でブロックフローティングされた
後、直交変換回路の一例であるModified Discrete Cosi
ne Transform（ＭＤＣＴ）回路１２３に送られることに
よりＭＤＣＴ処理される。
【００３７】次に、帯域分割フィルタ１０２からの５ｋ
〜１０ｋHz帯域の信号も同様に、先ず２．５ｍｓごとの
ブロックでサンプルの絶対値が取られてそれらの論理和
を得る最短ブロックシフト量算出回路１０４で処理さ
れ、次に直交変換ブロックサイズ決定回路１０６で決定
された直交変換ブロックサイズを用いて、そのサイズで
のシフト量を、可変ブロックシフト量決定回路１０８で
算出する。それには２．５ｍｓごとの最短ブロックシフ
ト量算出回路１０４の出力を決定された直交変換ブロッ
クサイズで比較して、最小のものを選択する。可変ブロ
ックシフト量決定回路１０８の出力を用いて第１のブロ
ックフローティング回路１２１でブロックフローティン
グされた後、ＭＤＣＴ回路１２４に送られることにより
ＭＤＣＴ処理される。
【００３８】さらに、帯域分割フィルタ１０２からの０
〜５ｋHz帯域の信号も同様に、先ず２．５ｍｓごとのブ
ロックでサンプルの絶対値が取られてそれらの論理和を
得る最短ブロックシフト量算出回路１０５で処理され、
次に直交変換ブロックサイズ決定回路１０６で決定され
た直交変換ブロックサイズを用いて、そのサイズでのシ
フト量を、可変ブロックシフト量決定回路１０９で算出
する。それには２．５ｍｓごとの最短ブロックシフト量
算出回路１０５の出力を直交変換ブロックサイズで比較
して、最小のものを選択する。可変ブロックシフト量決
定回路１０９の出力を用いて第１のブロックフローティ
ング回路１２２でブロックフローティングされた後、Ｍ
ＤＣＴ回路１２５に送られることによりＭＤＣＴ処理さ
れる。
【００３９】上記ＭＤＣＴ（変更離散コサイン変換）に
ついては、例えば、 ICASSP 1987Subband/Transform C
oding Using Filter Bank Designs Based on Time Doma
inAliasing Cancellation, J.P.Princen, A.B.Bradle
y, Univ. of Surrey RoyalMelbourne Inst. of Tech.
に述べられている。
【００４０】次に図２において、ブロックフローティン
グ動作を説明すると、入力端子１には、図１のフィルタ
１０１、１０２の出力のディジタル信号が供給されてい
る。このディジタル信号は、絶対値算出回路２に送られ
て各ワードの絶対値が算出され、フローティング係数を
求めるための論理和（ＯＲ）回路３に送られる。ＯＲ回
路３からの論理和出力データは、ラッチあるいはレジス
タとして１ワードを記憶するメモリ４に送られ、このメ
モリ４からの出力データがＯＲ回路３に戻されて、上記
絶対値算出回路２からの現在ワードの絶対値と論理和演
算される。すなわち、ＯＲ回路３からの論理和演算出力
がメモリ４で１ワード遅延されて入力された現在のワー
ドと論理和されることにより、順次累積的に各ワードの
論理和がとられることになる。メモリ４は１ブロックの
Ｎワードのデータが入力される毎にリセット（ゼロクリ
ア）され、結果として、１ブロックＮワードの各絶対値
全体についての論理和がとられることになる。
【００４１】ＯＲ回路３からの論理和出力データは、シ
フト量検出回路５に送られる。このシフト量検出回路５
では、最上位から下位に向かって各ビットを見るときに
初めて“１”が現れるまでの桁数、あるいは論理和出力
データを左シフトして最上位ビット（ＭＳＢ）に初めて
“１”が表れる直前までのシフト量を検出する。すなわ
ち１ブロック中の各ワードの絶対値の論理和出力の各桁
の値としては、いずれかのワードに“１”がある桁は
“１”となり、いずれのワードも“０”である桁のみが
“０”となるから、論理和出力の最上位から順に“０”
となっている桁はいずれのワードも当該桁が“０”であ
ることになる。これは、論理和出力の有効桁数（最上位
からの“０”を無視した桁数）がブロック内最大絶対値
の有効桁数と等しくなることである。従って、上記シフ
ト量はブロック内最大絶対値に基づくシフト量と等しい
ものとなる。
【００４２】また、上記入力端子１からのディジタル信
号は、フローティング処理の時間合わせのためのＮワー
ド遅延回路６を介し、正規化（シフトあるいはフローテ
ィング）回路７に送られており、この正規化回路７にシ
フト量検出回路５からのシフト量情報が送られている。
正規化回路７は、入力された１ブロックＮワードの各デ
ータを上記検出されたシフト量だけ左シフトすることに
よって正規化あるいはフローティング処理を行う。この
後、例えば再量子化器等により上位から一定ビットを取
り出すようにしてもよい。この正規化回路７からのデー
タは端子８を介して取り出される。
【００４３】ここで図３は、上記論理和処理をソフトウ
ェア的に実現する際の手順を示すフローチヤートであ
り、上記絶対値算出回路２に相当する工程としては、ス
テップＳ１１で各ワードの絶対値を算出している。次の
ステップＳ１２では、ＯＲ回路３と同様に、論理和演算
を行っており、次のステップＳ１３で１ブロック内の全
ワード（Ｎワード）が終了したか否かを判別している。
全ワードの論理和演算が終了していない（ＮＯ）ときは
ステップＳ１１に戻り、全ワードの論理和演算が終了し
た（ＹＥＳ）ときは次のステップＳ１４に進んでいる。
【００４４】ステップＳ１４及びステップＳ１５は上記
シフト量検出回路５での動作に対応するものであり、ス
テップＳ１４で左シフトし、ステップＳ１５でシフト結
果の最上位ビット（ＭＳＢ）が“１”となることを検出
したか否かを判別している。このステップＳ１５でＭＳ
Ｂに“１”が検出されない（ＮＯ）ときはステップＳ１
４に戻り、“１”が検出された（ＹＥＳ）ときは次のス
テップＳ１６に進む。ステップＳ１６、Ｓ１７は上記正
規化回路７に対応し、ステップＳ１６で各ワードを正規
化し、ステップＳ１７で１ブロック内のＮワード全てを
正規化したか否かを判別しており、ＮＯのときはステッ
プＳ１６に戻り、ＹＥＳ（全ワード正規化終了）のとき
は処理を終了している。
【００４５】このような実施例によれば、従来のように
ブロック内の最大絶対値を検出するという複雑な処理が
不要となり、ブロック内の絶対値の論理和をとるだけの
単純な処理により、フローティング係数、すなわち上記
シフト量を求めることができる。これは、マイクロプロ
グラムによりソフトウェア的に実現する際のステップ数
を少なくでき、その分高速処理が図れることにもなる。
【００４６】ここで、図１の各ＭＤＣＴ回路１２３、１
２４、１２５に供給する各帯域毎のブロックについての
標準的な入力信号に対する具体例を図４に示す。この図
４の具体例においては、高域側ほど周波数帯域を広げる
と共に時間分解能を高め（ブロック長を短くし）てい
る。すなわち、低域側の０〜５ｋHz帯域の信号に対して
は１ブロックＢＬL を例えば２５６サンプルとし、また
中域の５ｋ〜１０ｋHz帯域の信号に対しては、上記低域
側の長さＴBLのブロックＢＬL のそれぞれ半分の長さＴ
BL／２のブロックＢＬM1、ＢＬM2でブロック化し、高域
側の１０ｋ〜２０ｋHz帯域の信号に対しては、上記低域
側のブロックＢＬL のそれぞれ１／４の長さＴBL／４の
ブロックＢＬH1、ＢＬH2、ＢＬH3及びＢＬH4でブロック
化している。なお、入力信号として０〜２２ｋHzの帯域
を考慮する場合には、低域が０〜５．５ｋHz、中域が
５．５ｋ〜１１ｋHz、高域が１１ｋ〜２２ｋHzとなる。
【００４７】次に直交変換ブロックサイズ決定回路１０
６の動作について説明すると、最短ブロックシフト量算
出回路１０３、１０４、１０５からの２．５ｍｓごとの
シフト可能ビット数を得て２０ｍｓでひとまとめにし
て、シフト可能ビット数が急激に例えば４ビット以上減
少する所があるとき、急激な信号の振幅増加があったと
みなして、直交変換ブロックサイズを半分ないしは１／
４にすることができる。決定されたブロックサイズは、
可変ブロックシフト量決定回路１０７、１０８、１０９
及び第１のブロックフローティング回路１２０、１２
１、１２２に渡される。ブロックサイズの変更は、帯域
分割フィルタ１０１、１０２の各帯域ごとに独立にコン
トロールすることも、共通のコントロールをすることも
できる。なお、この直交変換ブロックサイズの情報は、
出力端子１３３からも出力されるようになっている。
【００４８】再び図１において、各ＭＤＣＴ回路１２
３、１２４、１２５にてＭＤＣＴ処理されて得られた周
波数軸上のスペクトルデータあるいはＭＤＣＴ係数デー
タは、各クリティカルバンドごとに若しくは高域におい
てはクリティカルバンドを更に複数帯域に分割した帯域
ごとに、第２のブロックフローティング回路１２９にて
ブロックフローティングを行い、ビットの有効利用を図
る。このときもまたフローティング幅を６ｄＢステップ
とすることもできるが、第２のブロックフローティング
のブロック内サンプル数を、第１のブロックフローティ
ングのブロック内サンプル数よりも小さくすることで、
ブロックフローティングの利得を大きく取り、かつ高能
率符号の利得を大きくするために、６ｄＢよりも細かい
ステップでのブロックフローティングを行うこともでき
る。この実施例では、約１．８ｄＢ単位のブロックフロ
ーティングを行う。第１と第２のブロックフローティン
グ量は別々に復号装置に送られるのではなく、ブロック
フローティング合計量算出回路１２８でブロックフロー
ティング量の合計が求められて、出力端子１３２から送
り出される。
【００４９】いわゆる臨界帯域（クリティカルバンド）
ごとに若しくは高域においてはクリティカルバンドを更
に複数帯域に分割した帯域ごとにブロックフローティン
グされた信号は、適応ビット割当符号化回路１３０に送
られる。このクリティカルバンドとは、人間の聴覚特性
を考慮して分割された周波数帯域であり、ある純音の周
波数近傍の同じ強さの狭帯域バンドノイズによって当該
純音がマスクされるときのそのノイズの持つ帯域のこと
である。このクリティカルバンドは、高域ほど帯域幅が
広くなっており、上記０〜２０ｋHzの全周波数帯域は例
えば２５のクリティカルバンドに分割されている。
【００５０】許容雑音算出回路１２７は、上記クリティ
カルバンド毎に分割されたスペクトルデータに基づき、
いわゆるマスキング効果等を考慮した各クリティカルバ
ンド毎の許容ノイズ量を求め、この許容ノイズ量と各ク
リティカルバンド毎もしくは高域においてはクリティカ
ルバンドを更に複数帯域に分割した帯域のエネルギある
いはピーク値等に基づいて、各クリティカルバンド毎も
しくは高域においてはクリティカルバンドを更に複数帯
域に分割した帯域に割当ビット数を求めて、適応ビット
割当符号化回路１３０により各クリティカルバンド毎も
しくは高域においてはクリティカルバンドを更に複数帯
域に分割した帯域に割り当てられたビット数に応じて各
スペクトルデータ（あるいはＭＤＣＴ係数データ）を再
量子化す力るようにしている。このようにして符号化さ
れたデータは、出力端子１３１を介して取り出される。
【００５１】さらに詳しく上記許容雑音算出回路１２７
について説明すると、ＭＤＣＴ回路１２３、１２４、１
２５で得られたＭＤＣＴ係数は可変ブロックシフト量決
定回路１０７、１０８、１０９から得られたブロックシ
フト量をつかって、ブロックフローティング解除回路１
２６で解除される。図５は上記許容雑音算出回路１３０
の一具体例の概略構成を示すブロック回路図である。こ
の図５において、入力端子５２１には、ブロックフロー
ティング解除回路１２６からの周波数軸上のスペクトル
データが供給されている。
【００５２】この周波数軸上の入力データは、帯域毎の
エネルギ算出回路５２２に送られて、上記クリティカル
バンド（臨界帯域）毎のエネルギが、例えば当該バンド
内での各振幅値の総和を計算すること等により求められ
る。この各バンド毎のエネルギの代わりに、振幅値のピ
ーク値、平均値等が用いられることもある。このエネル
ギ算出回路５２２からの出力として、例えば各バンドの
総和値のスペクトルは、一般にバークスペクトルと称さ
れている。図６はこのような各クリティカルバンド毎の
バークスペクトルＳＢを示している。ただし、この図６
では、図示を簡略化するため、上記クリティカルバンド
のバンド数を１２バンド（Ｂ1 〜Ｂ12）で表現してい
る。
【００５３】ここで、上記バークスペクトルＳＢのいわ
ゆるマスキングに於ける影響を考慮するために、該バー
クスペクトルＳＢに所定の重み付け関数を掛けて加算す
るような畳込み（コンボリューション）処理を施す。こ
のため、上記帯域毎のエネルギ算出回路５２２の出力す
なわち該バークスペクトルＳＢの各値は、畳込みフィル
タ回路５２３に送られる。該畳込みフィルタ回路５２３
は、例えば、入力データを順次遅延させる複数の遅延素
子と、これら遅延素子からの出力にフィルタ係数（重み
付け関数）を乗算する複数の乗算器（例えば各バンドに
対応する２５個の乗算器）と、各乗算器出力の総和をと
る総和加算器とから構成されるものである。この畳込み
処理により、図６中点線で示す部分の総和がとられる。
【００５４】なお、上記マスキングとは、人間の聴覚上
の特性により、ある信号によって他の信号がマスクされ
て聞こえなくなる現象をいうものであり、このマスキン
グ効果には、時間軸上のオーディオ信号による時間軸マ
スキング効果と、周波数軸上の信号による同時刻マスキ
ング効果とがある。これらのマスキング効果により、マ
スキングされる部分にノイズがあったとしても、このノ
イズは聞こえないことになる。このため、実際のオーデ
ィオ信号では、このマスキングされる範囲内のノイズは
許容可能なノイズとされる。
【００５５】ここで、上記畳込みフィルタ回路５２３の
各乗算器の乗算係数（フィルタ係数）の一具体例を示す
と、任意のバンドに対応する乗算器Ｍの係数を１とする
とき、乗算器Ｍ−１で係数０．１５を、乗算器Ｍ−２で
係数０．００１９を、乗算器Ｍ−３で係数０．００００
０８６を、乗算器Ｍ＋１で係数０．４を、乗算器Ｍ＋２
で係数０．０６を、乗算器Ｍ＋３で係数０．００７を各
遅延素子の出力に乗算することにより、上記バークスペ
クトルＳＢの畳込み処理が行われる。ただし、Ｍは１〜
２５の任意の整数である。
【００５６】次に、上記畳込みフィルタ回路５２３の出
力は引算器５２４に送られる。該引算器５２４は、上記
畳込んだ領域での後述する許容可能なノイズレベルに対
応するレベルαを求めるものである。なお当該許容可能
なノイズレベル（許容ノイズレベル）に対応するレベル
αは、後述するように、逆コンボリューション処理を行
うことによって、クリティカルバンドの各バンド毎の許
容ノイズレベルとなるようなレベルである。ここで上記
引算器５２４には、上記レベルαを求めるための許容関
数（マスキングレベルを表現する関数）が供給される。
この許容関数を増減させることで上記レベルαの制御を
行っている。当該許容関数は、次に説明するような（ｎ
−ａｉ）関数発生回路５２５から供給されているもので
ある。
【００５７】すなわち、許容ノイズレベルに対応するレ
ベルαは、クリティカルバンドのバンドの低域から順に
与えられる番号をｉとすると、次の（Ａ）式で求めるこ
とができる。 α＝Ｓ−（ｎ−ａｉ） ・・・（Ａ） この（Ａ）式において、ｎ，ａは定数でａ＞０、Ｓは畳
込み処理されたバークスペクトルの強度であり、（Ａ）
式中(n-ai)が許容関数となる。本実施例ではｎ＝３８，
ａ＝１としており、この時の音質劣化はなく、良好な符
号化が行えた。
【００５８】このようにして、上記レベルαが求めら
れ、このデータは、割算器５２６に伝送される。当該割
算器５２６では、上記畳込みされた領域での上記レベル
αを逆コンボリューションするためのものである。した
がって、この逆コンボリューション処理を行うことによ
り、上記レベルαからマスキングスレッショールドが得
られるようになる。すなわち、このマスキングスレッシ
ョールドが許容ノイズスペクトルとなる。なお、上記逆
コンボリューション処理は、複雑な演算を必要とする
が、本実施例では簡略化した割算器５２６を用いて逆コ
ンボリューションを行っている。
【００５９】次に、上記マスキングスレッショールド
は、合成回路５２７を介して減算器５２８に伝送され
る。ここで、当該減算器５２８には、上記帯域毎のエネ
ルギ検出回路５２２からの出力、すなわち前述したバー
クスペクトルＳＢが、遅延回路５２９を介して供給され
ている。したがって、この減算器５２８で上記マスキン
グスレッショールドとバークスペクトルＳＢとの減算演
算が行われることで、図７に示すように、上記バークス
ペクトルＳＢは、該マスキングスレッショールドＭＳの
レベルで示すレベル以下がマスキングされることにな
る。
【００６０】当該減算器５２８からの出力は、許容雑音
補正回路５３０を介し、出力端子５３１を介して取り出
され、例えば割当てビット数情報が予め記憶されたＲＯ
Ｍ等（図示せず）に送られる。このＲＯＭ等は、上記減
算回路５２８から許容雑音補正回路５３０を介して得ら
れた出力（上記各バンドのエネルギと上記ノイズレベル
設定手段の出力との差分のレベル）に応じ、各バンド毎
の割当ビット数情報を出力する。この割当ビット数情報
が上記適応ビット割当符号化回路１３０に送られること
で、ＭＤＣＴ回路１２３、１２４、１２５からの周波数
軸上の各スペクトルデータがそれぞれのバンド毎に割り
当てられたビット数で量子化されるわけである。
【００６１】すなわち要約すれば、適応ビット割当符号
化回路１３０では、上記クリティカルバンドの各バンド
帯域（クリティカルバンド）毎もしくは高域においては
クリティカルバンドを更に複数帯域に分割した帯域のエ
ネルギもしくはピーク値と上記ノイズレベル設定手段の
出力との差分のレベルに応じて割当てられたビット数で
上記各バンド毎のスペクトルデータを量子化することに
なる。なお、遅延回路５２９は上記合成回路５２７以前
の各回路での遅延量を考慮してエネルギ検出回路５２２
からのバークスペクトルＳＢを遅延させるために設けら
れている。
【００６２】ところで、上述した合成回路５２７での合
成の際には、最小可聴カーブ発生回路５３２から供給さ
れる図８に示すような人間の聴覚特性であるいわゆる最
小可聴カーブＲＣを示すデータと、上記マスキングスレ
ッショールドＭＳとを合成することができる。この最小
可聴カーブにおいて、雑音絶対レベルがこの最小可聴カ
ーブ以下ならば該雑音は聞こえないことになる。この最
小可聴カーブは、コーディングが同じであっても例えば
再生時の再生ボリュームの違いで異なるものとなが、現
実的なディジタルシステムでは、例えば１６ビットダイ
ナミックレンジへの音楽のはいり方にはさほど違いがな
いので、例えば４ｋHz付近の最も耳に聞こえやすい周波
数帯域の量子化雑音が聞こえないとすれば、他の周波数
帯域ではこの最小可聴カーブのレベル以下の量子化雑音
は聞こえないと考えられる。
【００６３】したがって、このように例えばシステムの
持つワードレングスの４ｋHz付近の雑音が聞こえない使
い方をすると仮定し、この最小可聴カーブＲＣとマスキ
ングスレッショールドＭＳとを共に合成することで許容
ノイズレベルを得るようにすると、この場合の許容ノイ
ズレベルは、図８中の斜線で示す部分までとすることが
できるようになる。なお、本実施例では、上記最小可聴
カーブの４ｋHzのレベルを、例えば２０ビット相当の最
低レベルに合わせている。また、この図８は、信号スペ
クトルＳＳも同時に示している。
【００６４】また、上記許容雑音補正回路５３０では、
補正情報出力回路５３３から送られてくる例えば等ラウ
ドネスカーブの情報に基づいて、上記減算器５２８から
の出力における許容雑音レベルを補正している。ここ
で、等ラウドネスカーブとは、人間の聴覚特性に関する
特性曲線であり、例えば１ｋHzの純音と同じ大きさに聞
こえる各周波数での音の音圧を求めて曲線で結んだもの
で、ラウドネスの等感度曲線とも呼ばれる。またこの等
ラウドネス曲線は、図８に示した最小可聴カーブＲＣと
略同じ曲線を描くものである。この等ラウドネス曲線に
おいては、例えば４ｋHz付近では１ｋHzのところより音
圧が８〜１０ｄＢ下がっても１ｋHzと同じ大きさに聞こ
え、逆に、５０ｋHz付近では１ｋHzでの音圧よりも約１
５ｄＢ高くないと同じ大きさに聞こえない。
【００６５】このため、上記最小可聴カーブのレベルを
越えた雑音（許容ノイズレベル）は、該等ラウドネス曲
線に応じたカーブで与えられる周波数特性を持つように
するのが良いことがわかる。このようなことから、上記
等ラウドネス曲線を考慮して上記許容ノイズレベルを補
正することは、人間の聴覚特性に適合していることがわ
かる。
【００６６】ここで、補正情報出力回路５３３として、
上記符号化回路１３０での量子化の際の出力情報量（デ
ータ量）の検出出力と、最終符号化データのビットレー
ト目標値との間の誤差の情報に基づいて、上記許容ノイ
ズレベルを補正するようにしてもよい。これは、全ての
ビット割当単位ブロックに対して予め一時的な適応ビッ
ト割当を行って得られた総ビット数が、最終的な符号化
出力データのビットレートによって定まる一定のビット
数（目標値）に対して誤差を持つことがあり、その誤差
分を０とするように再度ビット割当をするものである。
すなわち、目標値よりも総割当ビット数が少ないときに
は、差のビット数を各単位ブロックに割り振って付加す
るようにし、目標値よりも総割当ビット数が多いときに
は、差のビット数を各単位ブロックに割り振って削るよ
うにするわけである。
【００６７】このようなことを行うため、上記総割当ビ
ット数の上記目標値からの誤差を検出し、この誤差デー
タに応じて補正情報出力回路５３３が各割当ビット数を
補正するための補正データを出力する。ここで、上記誤
差データがビット数不足を示す場合は、上記単位ブロッ
ク当たり多くのビット数が使われることで上記データ量
が上記目標値よりも多くなっている場合を考えることが
できる。また、上記誤差データが、ビット数余りを示す
データとなる場合は、上記単位ブロック当たり少ないビ
ット数で済み、上記データ量が上記目標値よりも少なく
なっている場合を考えることができる。
【００６８】したがって、上記補正情報出力回路５３３
からは、この誤差データに応じて、上記減算器５２８か
らの出力における許容ノイズレベルを、例えば上記等ラ
ウドネス曲線の情報データに基づいて補正させるための
上記補正値のデータが出力されるようになる。上述のよ
うな補正値が、上記許容雑音補正回路５３０に伝送され
ることで、上記減算器５２８からの許容ノイズレベルが
補正されるようになる。また別の実施例としては上記目
標値のビットを各ブロックに始めから固定的に割り当て
ておくことも出来る。この時演算量の大幅な削減が得ら
れる。更にまた別の実施例では各ブロックの信号の大き
さに依存したビットの割当を行うこともできる。この時
は雑音エネルギを最小にすることも可能である。
【００６９】次に、本発明実施例のディジタル信号復号
化装置について図９以降の各図を参照しながら説明す
る。
【００７０】すなわち、この図９において、入力端子２
３１には、図１の出力端子１３１から得られる周波数軸
上の符号化データが供給されており、この符号化データ
は、先ず適応ビット割当の復号化回路２３０に送られて
復号処理される。次に上記第２のブロックフローティン
グを解除する逆フローティング回路２２９に送られる。
逆フローティング回路２２９は臨界帯域（クリティカル
バンド）毎もしくは高域においてはクリティカルバンド
を更に複数帯域に分割した帯域ごとに処理される。この
時使用される第２のブロックフローティングのシフト量
は次のように算出される。
【００７１】先ず、上述した符号化装置からのフローテ
ィング量は、端子２３２に与えられる。上記第１のブロ
ックフローティング量を求めるための第１シフト量算出
回路２３４は、上記直交変換ブロック単位で、その中に
含まれるフローティング量の中で最も小さいビットシフ
ト量を算出することで、上記第１のブロックフローティ
ング量を求める。第１のブロックフローティング量は６
ｄＢ（１ビット）単位の値になっている。
【００７２】次の第２ブロックフローティング量を求め
るための第２シフト量算出回路２２８は、臨界帯域（ク
リティカルバンド）毎若しくは高域においてはクリティ
カルバンドを更に複数帯域に分割した帯域のブロック毎
に、端子２３２に与えられた符号化装置からのフローテ
ィング量から、上記第１シフト量算出回路２３４で求ま
った上記第１のブロックフローティング量を差し引くこ
とで上記第２のブロックフローティング量を求める。
【００７３】また、入力端子２３３には、上記符号化装
置からのブロックサイズデータが与えられており、第１
シフト量算出回路２３４及び各帯域毎の逆直交変換回路
である高域側のＩＭＤＣＴ−Ｈ回路６２３と中域のＩＭ
ＤＣＴ−Ｍ回路６２４と低域側のＩＭＤＣＴ−Ｌ回路６
２５に供給される。ここで、上記ＩＭＤＣＴ−Ｈ回路６
２３，ＩＭＤＣＴ−Ｍ回路６２４の中高域と、上記ＩＭ
ＤＣＴ−Ｌ回路６２５の低域とでは演算方法を変えるこ
とにより演算精度を変えるようにしている。
【００７４】先ず、上記ＩＭＤＣＴ−Ｈ回路６２３及び
ＩＭＤＣＴ−Ｍ回路６２４について説明する。上記第２
シフト量算出回路２２８からの第２のブロックフローテ
ィング量を用いて上記逆フローティング回路２２９によ
って第２のブロックフローティングを解除されたワード
の一部は、上記ＩＭＤＣＴ−Ｈ回路６２３及びＩＭＤＣ
Ｔ−Ｍ回路６２４でＩＭＤＣＴ演算を施されることによ
り、直交変換が解除される。同時にこれらＩＭＤＣＴ−
Ｈ回路６２３及びＩＭＤＣＴ−Ｍ回路６２４でのＩＭＤ
ＣＴの演算過程では後述のスケールダウン回数決定回路
２２７の出力に応じたスケールダウン操作が施され、さ
らに後述の第３シフト量算出回路２２６からの第３シフ
ト量に応じてシフトされ、１／２のスケールすなわちＬ
ＳＢ側へ１ビットシフトされた状態で出力される。
【００７５】ここで、上記スケールダウン回数決定回路
２２７では第１シフト量算出回路２３４の出力からＩＭ
ＤＣＴ−Ｈ回路６２３及びＩＭＤＣＴ−Ｍ回路６２４に
おけるスケールダウン回数を決定する。
【００７６】また、第３シフト量算出回路２２６では上
記第１シフト量と上記スケールダウン回数から第３シフ
ト量を算出し、ＩＭＤＣＴ−Ｈ回路６２３及びＩＭＤＣ
Ｔ−Ｍ回路６２４へ供給する。なお、第３シフト量とは
各ＩＭＤＣＴ−Ｈ回路６２３及びＩＭＤＣＴ−Ｍ回路６
２４の出力を一律に正規のスケールの１／２、すなわち
ＬＳＢ側へ１ビットシフトされた値にするためのシフト
量である。
【００７７】上記スケールダウン決定回路２２７、第３
シフト量算出回路２２６及び、ＩＭＤＣＴ−Ｈ回路６２
３及びＩＭＤＣＴ−Ｍ回路６２４における実際の動作に
ついてＩＭＤＣＴ計算手法の一例を用いて、詳しく説明
する。まず、ＩＭＤＣＴ計算手順について説明する。Ｉ
ＭＤＣＴの計算式は、数１の数式(1) で与えられるもの
であり、これは、例えばＦＦＴ（高速フーリエ変換）を
用いて高速に計算を行うことが出来る。
【００７８】
【数１】
【００７９】以下にその計算手順を示す。先ず、Ｕ(k)
を数２の数式(2) で定義する。
【００８０】
【数２】
【００８１】次に、これより、数式(3) の変換により、
複素数列Ｚ(l) を求める。
【００８２】 Z(l)＝ (U(2l)+iU(2l+1))exp(-i2πl/M) ， ０≦ｌ＜M/2 ・・・・・(3)
【００８３】実際には次の数式(4) のように複素数を実
数に展開して計算する。
【００８４】 Re[Z(l)]＝ U(2l)cos(-2πl/M)-U(2l+1)sin(-2πl/M) Im[Z(l)]＝ U(2l+1)cos(-2πl/M)+U(2l)sin(-2πl/M) ０≦ｌ＜M/2 ・・・・・(4)
【００８５】ここで、数３の数式(5) に示すように、Ｚ
(l) にＦＦＴを施すことにより、ｚ(n) を得る。
【００８６】
【数３】
【００８７】このＦＦＴの演算においては、例えば、一
般的に良く知られているクーリーチューキーのアルゴリ
ズム(Cooley-Tukey algorithm)を用い、Ｚ(l) に対し
て、Ｎ段((２のＮ乗）＝Ｍ／２）のバタフライ演算を施
す。このＦＦＴの出力ｚ(n) に対し、数式(6) に示す変
換を施すことにより、ｕ(n) を得ることが出来る。
【００８８】 ｕ(n) ＝a0,nRe[z(n)]+a1,n Re[z(M/2-1-n)] ＋a2,nIm[z(n)]+a3,n Im[z(M/2-1-n)] u(M-1-n)＝a2,nRe[z(n)]-a3,n Re[z(M/2-1-n)] −a0,nIm[z(n)]+a1,n Im[z(M/2-1-n)] ０≦ｎ＜M/2 ・・・・・(6)
【００８９】ただし、この数式(6) においては、数４の
数式(7) に示す条件付けがなされる。
【００９０】
【数４】
【００９１】次に、ｕ(n) を以下のように並び変えて、
長さ２Ｍに拡張することにより、数５の数式(8) に示す
ようにｙ(n) を得る。
【００９２】
【数５】
【００９３】以上がＩＭＤＣＴの計算手順である。
【００９４】次に、上記スケールダウン回数決定回路２
２７で決定されるスケールダウン回数と上記ＩＭＤＣＴ
演算との関係について説明する。先ず、スケールダウン
回数決定回路２２７によって決定されるスケールダウン
回数を受けて、実際に適用される数式は上記数式(4),
(5),(6) である。上記数式(4),(6) はそれぞれ１回ずつ
のスケールダウンであるが、数式(5) についてはバタフ
ライ演算の各段に適用するため、Ｎ回になる。もちろん
このスケールダウンは可変的であり、第１シフト量に応
じて変化する。従って、スケールダウンを施す最大回数
（最大スケールダウン回数）はバタフライ演算の段数、
すなわちＩＭＤＣＴを行うブロック長Ｍによって決ま
る。ここで、最大スケールダウン回数をＭＳＤとする
と、この最大スケールダウン回数ＭＳＤは次の数式(9)
で表すことが出来る。なお、式中Ｎはバタフライ演算の
段数である。
【００９５】 ＭＳＤ＝１＋Ｎ＋１ ＝Ｎ＋２ ・・・・・(9)
【００９６】ここで、例えば、Ｍ＝１２８の場合、バタ
フライ演算の段数Ｎは６になるため、最大スケールダウ
ン回数ＭＳＤは上記数式(9) より８回となり、スケール
ダウン回数決定回路２２７で決定されるスケールダウン
回数が８回を越えることはない。
【００９７】また、上記第１シフト量算出回路２３４の
出力をＩＢＦ１（第１シフト量ＩＢＦ１）とし、スケー
ルダウン回数をＩＳＤとし、上記最大スケールダウン回
数を上記ＭＳＤとする時、上記スケールダウン回数ＩＳ
Ｄは次の数式(10)で表すことが出来る。
【００９８】 ＩＳＤ＝１ (IBF1＜0) ＩＳＤ＝ＩＢＦ１＋１ (0 ≦IBF1＜MSD) ＩＳＤ＝ＭＳＤ (IBF1≧MSD) ・・・・(10)
【００９９】ここで、上記第１シフト量ＩＢＦ１が正の
数の時はＬＳＢ側へのシフト量を表しているが、第１シ
フト量ＩＢＦ１が負の数のときは絶対値でＭＳＢ側への
シフト量を表している。また、スケールダウン回数ＩＳ
Ｄが１の時は上記数式(4) だけスケールダウンを施し、
以下、スケールダウン回数ＩＳＤの値が１増加する毎に
数式(5) の１段目、数式(5) の２段目の順にスケールダ
ウンを施す。
【０１００】次に、第３シフト量算出回路２２６につい
て説明する。第３シフト量とは上記ＩＭＤＣＴ計算手順
での上記数式(8) の出力時のスケールを一律に合わせる
ためのシフト量であって、数式(8) の出力時のスケール
は正規のスケールの１／２の値、すなわちＬＳＢ側へ１
ビットシフトされた状態にするためのシフト量である。
この第３シフト量を以下ＩＢＦ３と表す。この第３シフ
ト量ＩＢＦ３が正の数の時はＬＳＢ側へのシフト量を表
し、当該第３シフト量ＩＢＦ３が負の数の時は絶対値で
ＭＳＢ側へのシフト量を表している。ここで、上記数式
(8) の出力を１／２のスケールにするのはオーバーフロ
ーを防止するためであって、ＭＳＢ側に１ビットの余裕
を持たせている。また、上記第１シフト量ＩＢＦ１，ス
ケールダウン回数ＩＳＤと第３シフト量ＩＢＦ３の関係
は、第１シフト量ＩＢＦ１の値に関係せず、次の数式(1
1)で表すことが出来る。
【０１０１】 ＩＢＦ１−ＩＳＤ−ＩＢＦ３＝１ ・・・・・(11)
【０１０２】上記数式(11)においては、上記第１シフト
量ＩＢＦ１に相当するフローティングはスケールダウン
回数ＩＳＤと第３シフト量ＩＢＦ３により解除され、Ｉ
ＭＤＣＴ出力時の各ワードのスケールは一律に−１、す
なわち、ＬＳＢ側へ１ビットシフトされた状態となって
いることを表している。
【０１０３】すなわち、例えばＩＭＤＣＴブロック長Ｍ
＝１２８の場合（ＦＦＴのバタフライ段数６段）におけ
る第１シフト量ＩＢＦ１とスケールダウン回数ＩＳＤと
第３シフト量ＩＢＦ３との関係は、表１にし示すように
なる。なお、表中の（＊）はスケールダウンを施すこと
を意味している。この表１から、第１シフト量ＩＢＦ１
がこの表１で表されている以外の値を取る場合も、上記
の規則に従ってスケールダウン回数ＩＳＤ，第３シフト
量ＩＢＦ３は決定される。
【０１０４】
【表１】
【０１０５】次に、上記ＩＭＤＣＴ−Ｈ回路６２３及び
ＩＭＤＣＴ−Ｍ回路６２４についてより具体的な構成例
を挙げて説明する。図１０は上記ＩＭＤＣＴの計算手順
に基づいて演算を行う場合のＩＭＤＣＴ−Ｈ回路６２３
及びＩＭＤＣＴ−Ｍ回路６２４の内部構成を示したブロ
ック回路図である。
【０１０６】すなわち、図１０の構成は、上記逆フロー
ティング回路２２９からのデータＸ(k) が供給される端
子３０１と、スケールダウン回数決定回路２２７からの
スケールダウン回数ＩＳＤが供給される端子３０２と、
第３シフト量算出回路２２６からの第３シフト量ＩＢＦ
３が供給される端子３０３と、上記数式(2) の演算によ
りＵ(k) を求めるＵ(k) 演算回路３１１と、上記数式
(3) 又は数式(4) の演算によりＺ(l) を求めるＺ(l) 演
算回路３１２と、上記数式(5) の演算によりｚ(n) を求
めるｚ(n) 演算回路３１３と、上記数式(6) の演算によ
りｕ(n) を求めるｕ(n) 演算回路３１４と、上記数式
(8) の演算によりｙ(n) を求めるｙ(n) 演算回路３１５
と、上記第３シフト量ＩＢＦ３に応じたシフトを行うシ
フト回路３１６と、出力端子３３０とを有するものであ
り、これらにより、上述の計算手順に従って数式(2),
(4),(5),(6),(8) の順に次々と演算がなされる。さら
に、上記Ｚ(l) 演算回路３１２とｚ(n) 演算回路３１３
とｕ(n) 演算回路３１４には、上記スケールダウン回数
ＩＳＤが供給され、この値に基づいてスケールダウンが
施される。また、上記シフト回路３１６には上記端子３
０３を介した第３シフト量ＩＢＦ３が与えられており、
このシフト回路３１６で上記ｙ(n) 演算回路３１５の出
力ｙ(n) の全てのワードが上記第３シフト量ＩＢＦ３に
よって各ワード毎にシフトされる。その後、このシフト
回路３１６の出力が端子３３０から取り出され、これが
上記ＩＭＤＣＴ−Ｈ回路６２３及びＩＭＤＣＴ−Ｍ回路
６２４の出力となる。これにより、上記第１シフト量Ｉ
ＢＦ１に相当するシフト量、すなわちフローティング量
は完全に解除される。但し、上記ＩＭＤＣＴ−Ｈ回路６
２３及びＩＭＤＣＴ−Ｍ回路６２４における各ワードの
出力は１／２、すなわちＬＳＢ側へ１ビットシフトされ
た状態で出力される。
【０１０７】ここで、図１０に示す上記ｚ(n) 演算回路
３１３は、上記Ｚ(l) 演算回路３１２からの出力Ｚ (l)
に対して、Ｎ段((２のＮ乗）＝Ｍ／２）のバタフライ演
算を施すために、上記出力Ｚ (l)のデータを並べ換える
並び換え回路３１７と、１段目からＮ段目までのバタフ
ライ演算の各演算回路３１８〜３２０とから構成され
る。また、このｚ(n) 演算回路３１３は、上述したよう
に、スケールダウン回数ＩＳＤの値が適用され、この値
に基づいてスケールダウンが施される。
【０１０８】次に、ＩＭＤＣＴ−Ｌ回路６２５について
説明する。図１１は上記ＩＭＤＣＴ−Ｌ回路６２５の内
部演算の様子を示したブロック回路図である。この図１
１において、上記第２のブロックフローティングを解除
されたワードの一部は、端子４０１に与えられ、上記Ｉ
ＭＤＣＴ−Ｈ回路６２３及びＩＭＤＣＴ−Ｍ回路６２４
の場合と同様に上述のＩＭＤＣＴ計算手順に従って演算
がなされる。ここで、当該ＩＭＤＣＴ−Ｌ回路６２５と
上記ＩＭＤＣＴ−Ｈ回路６２３及びＩＭＤＣＴ−Ｍ回路
６２４との相違点は、スケールダウンの施され方が異な
ることであり、このＩＭＤＣＴ−Ｌ回路６２５では、各
計算式の入力データ列を参照することにより、スケール
ダウンの有無を判定する。
【０１０９】例えば、図１１において、端子４０１を介
した入力Ｘ(k) のデータ列が上記数式(2) 同様の演算を
行うＵ(k) 演算回路４１１を介した出力Ｕ(k) のデータ
列は、スケールダウン判定回路４２１に送られ、このス
ケールダウン判定回路４２１により上記数式(3) 又は数
式(4) 同様のの演算を行うＺ(l) 演算回路４１２でスケ
ールダウンを施すか否かが判定される。このスケールダ
ウン判定回路４２１での判定結果により、上記Ｚ(l) 演
算回路４１２で上記数式(3) 又は数式(4) の演算がなさ
れ、その演算結果Ｚ(l) が得られる。同時に、このスケ
ールダウン判定回路４２１でのスケールダウン判定の結
果は、一時的にレジスタ等のメモリーに記憶され、後段
のスケールダウン判定回路４２２を介してシフト量算出
回路４２４に送られる。
【０１１０】この図１１の構成においては、以下、図１
０同様のｚ(n) 演算回路４１３とｕ(n) 演算回路４１４
についても上述同様に、スケールダウン判定回路４２２
及びスケールダウン判定回路４２３によって、スケール
ダウンの有無の判定がなされ、この判定結果によりスケ
ールダウンが施される。
【０１１１】ここで、上記スケールダウン判定回路４２
１、４２２、４２３には、予めスケールダウン判定基準
となる値がスケールダウンを必要とする各計算式毎に設
定されている。これらスケールダウン判定回路４２１、
４２２、４２３では、対応する計算式の入力データ列
（例えば数式(3) 又は数式(4) のＺ(l) 演算回路４１２
においては上記Ｕ(k) ）の値と、上記スケールダウン判
定基準の値とを比較し、全ての入力データ列（例えばＵ
(k) ）の絶対値がスケールダウン判定基準を越えなけれ
ば、スケールダウンを施さないと判定する。逆に、入力
データ列の絶対値の中で一つでもスケールダウンの判定
基準を超える値があれば、スケールダウンを施すと判定
する。
【０１１２】上記スケールダウン判定基準とは、各演算
回路での対応する各計算式において、当該計算式の出力
データ列がオーバーフローを起こさないように、入力デ
ータ列の値からスケールダウンの有無を判定するための
値である。このスケールダウン判定のための値は、例え
ば、次のように設定する。
【０１１３】仮に、データの表現し得る範囲を−１．０
〜１．０とすると、この範囲を超える値はオーバーフロ
ーを起こすことになる。例えば、ｙ(n) ＝ｘ１(n) ＋ｘ
２(n) の場合、入力データ列はｘ１(n) ，ｘ２(n) で、
出力データ列はｙ(n) であり、ここで入力データ列の各
々の絶対値｜ｘ１(n) ｜, ｜ｘ２(n) ｜が共に０．５を
越えなければ、出力データ列の絶対値｜ｙ (n)｜が１．
０を越えることはなく、オーバーフローが起こることは
ないと言える。また、仮に上記絶対値｜ｘ１(n) ｜, ｜
ｘ２(n) ｜のどちらかが０．５を越えていると、絶対値
｜ｙ (n)｜が１．０越える、すなわちオーバーフローを
起こす可能性が生じるので、オーバーフローを防ぐため
にスケールダウンを施す必要性が生まれる。
【０１１４】このようなことから、ｙ(n) ＝ｘ１(n) ＋
ｘ２(n) の場合では入力データ列の絶対値｜ｘ１(n)
｜, ｜ｘ２(n) ｜を０．５と比較することにより、すべ
ての絶対値｜ｘ１(n) ｜，｜ｘ２(n) ｜が０．５を越え
なければ、スケールダウンを施す必要はなく、絶対値｜
ｘ１(n) ｜，｜ｘ２(n) ｜の中で、ひとつでも０．５を
越えるデータがあれば、スケールダウンを施すという具
合にスケールダウンの有無を判定することが出来る。こ
の０．５がスケールダウン判定基準である。もちろん、
スケールダウン判定基準の値は決められているわけでは
なく、基本的にはどのような値を使っても良い。
【０１１５】次に、具体的に上記数式(3) 又は数式(4)
の上記Ｚ(l) 演算回路４１３でのスケールダウン判定基
準について説明する。このＺ(l) 演算回路４１３では、
実際には数式(4) で計算される。ここで、次の数式(12)
が取り得る最大の値が１．４１４であることから、入力
データ列の絶対値｜Ｕ(k) ｜が１．４１４＝０．７０７
を越えなければ、出力データ列の絶対値｜Re(Z(l))｜，
｜Im(Z(l))｜は共に、１．０を越えることはない。
【０１１６】 ｜cos(-2πl/M)｜＋｜sin(-2πl/M)｜ ・・・・・(12)
【０１１７】従って、数式 (4)の上記Ｚ(l) 演算回路４
１３でのスケールダウン判定基準は０．７０７に設定す
ることが望ましい。また、スケールダウン判定を簡単に
するためにスケールダウン判定基準を０．５に設定する
方法もある。同様にして、数式(5) のｚ(n) 演算回路４
１３の各段及び、数式(6) のｕ(n) 演算回路４１４につ
いてもスケールダウン判定基準を設定すればよい。
【０１１８】再び図１１において、端子４０２には上記
第１シフト量ＩＢＦ１が与えられており、上記スケール
ダウン判定回路４２１、４２２及び４２３と共に、シフ
ト量算出回路４２４に供給されている。当該シフト量算
出回路４２４ではシフト回路４１６でシフトするための
シフト量ＩＢＦ４が算出される。ここで、スケールダウ
ン判定回路４２１、４２２、４２３から得られるスケー
ルダウンを施す回数の総和をＩＳＤＬとすると、上記シ
フト量ＩＢＦ４は次の数式(13)で表せられる。
【０１１９】 ＩＢＦ４＝ＩＢＦ１−ＩＳＤＬ＋１ ・・・・・(13)
【０１２０】すなわち、上記シフト量ＩＢＦ４は上記Ｉ
ＭＤＣＴ−Ｌ回路６２５の出力を一律に正規のスケール
の１／２すなわちＬＳＢ側へ１ビットシフトされた値に
するためのシフト量である。
【０１２１】上記数式(8) のｙ(n) 演算回路４１５の出
力ｙ(n) の全てのワードは、シフト回路４１６により、
上記シフト量ＩＢＦ４に応じて各ワード毎にシフトさ
れ、端子４３０から取り出され、上記ＩＭＤＣＴ−Ｌ回
路６２５の出力となる。これにより、上記第１シフト量
ＩＢＦ１に相当するシフト量すなわちフローティング量
は完全に解除される。但し、上記ＩＭＤＣＴ−Ｌ回路６
２５における各ワードの出力は１／２すなわちＬＳＢ側
へ１ビットシフトされた状態で出力される。
【０１２２】再び図９に戻って、上記ＩＭＤＣＴ−Ｈ回
路６２３及びＩＭＤＣＴ−Ｍ回路６２４の出力は１ビッ
トシフト回路２２０，２２１に送られ、１／２のスケー
ルで出力されたワードをＭＳＢ側へ１ビットシフトする
ことにより、正規のスケールに戻される。これにより、
上記第１のブロックフローティングが完全に解除された
ことになる。
【０１２３】また、上記ＩＭＤＣＴ−Ｌ回路６２５の出
力は１ビットシフト回路２２２に送られ、１／２のスケ
ールで出力されたワードをＭＳＢ側へ１ビットシフトす
ることにより、正規のスケールに戻される。これで上記
第１のブロックフローティングが完全に解除されたこと
になる。
【０１２４】その後、上記１ビットシフト回路２２１と
２２２の出力は帯域合成フィルタ２０２で合成され、上
記１ビットシフト回路２２０の出力と帯域合成フィルタ
２０２の出力は帯域合成フィルタ２０１で合成されて再
生信号となり、出力端子２００より取り出される。
【０１２５】上述したように、本実施例は低域でのスケ
ールダウン操作を適応的に制御することにより、復号化
装置におけるＩＭＤＣＴ演算の演算効率及び演算精度を
向上させることができる。また、本発明は復号化装置に
限らず、同様に符号化装置についても適用可能である。
なお、本発明は上記実施例のみに限定されるものではな
く、例えば、オーディオＰＣＭ信号のみならず、ディジ
タル音声（スピーチ）信号等の信号処理装置にも適用可
能である。
【０１２６】
【発明の効果】本発明のディジタル信号符号化復号化装
置によれば、符号化装置側で直交変換演算時におけるス
ケールダウン操作を、演算途中の値に基づいて各計算式
毎に適応的に判定しているため、演算途中でのオーバー
フローを防ぐと共に、演算精度劣化を引き起こす余分な
スケールダウン操作を省き、演算誤差による雑音を低減
することが出来る。また、復号化装置側においては適応
的なスケールダウン操作が正弦波に近い信号、すなわち
トーナリティーの大きい信号ほどスケールダウンの回数
を減らすように作用するため、マスキングの効き難い正
弦波などの信号に対しては有効である。また、各フィル
ター出力毎の直交変換演算の際に、適応的なスケールダ
ウン操作を低域にだけ適用し、中高域に対しては固定の
スケールダウン操作を用いるようにしているため、演算
量の増加に伴うハードウェア規模の増大を必要最小限に
留めることができる。
【図面の簡単な説明】
【図１】本発明の一実施例となるディジタル信号符号化
装置を示すブロック回路図である。
【図２】本発明実施例のブロックフローティングの動作
を行う具体的な構成を示すブロック回路図である。
【図３】本発明実施例のブロックフローティングの動作
を説明するためのフローチヤートである。
【図４】図１の装置における分割帯域及び各帯域での時
間軸方向のブロック化の具体例を示す図である。
【図５】図１の装置の許容雑音算出回路２２の具体例を
示すブロック回路図である。
【図６】バークスペクトルを示す図である。
【図７】マスキングスペクトルを示す図である。
【図８】最小可聴カーブ、マスキングスペクトルを合成
した図である。
【図９】本発明の一実施例となるディジタル信号復号化
装置を示すブロック回路図である。
【図１０】図９のＩＭＤＣＴ−Ｈ回路及びＩＭＤＣＴ−
Ｍ回路の内部をさらに詳しく示したブロック回路であ
る。
【図１１】図９のＩＭＤＣＴ−Ｌ回路の内部をさらに詳
しく示したブロック回路である。
【図１２】信号成分と演算誤差雑音との関係を周波数軸
上で示した図である。
【符号の説明】
２・・・・・・・・絶対値算出回路 ３・・・・・・・・論理和（ＯＲ）回路 ４・・・・・・・・メモリ（１ワード遅延回路） ５・・・・・・・・シフト量検出回路 ６・・・・・・・・Ｎワード遅延回路 ７・・・・・・・・正規化回路 １００・・・・・・符号化回路入力端子 １０１、１０２・・・・・・・・帯域分割フィルタ １０３、１０４、１０５・・・・最短ブロックシフト量
算出回路 １０７、１０８、１０９・・・・可変ブロックシフト量
算出回路 １２０、１２１、１２２・・・・第１のブロックフロー
ティング回路 １０６・・・・・・直交変換ブロックサイズ決定回路 １２３、１２４、１２５・・・・ＭＤＣＴ回路 １２６・・・・・・ブロックフローティング解除回路 １２７・・・・・・許容雑音算出回路 １２８・・・・・・ブロックフローティング合計量算出
回路 １２９・・・・・・第２のブロックフローティング回路 １３０・・・・・・適応ビット割当符号化回路 １３１、１３２、１３３・・・・符号化回路出力端子 ２００・・・・・・復号化回路出力端子 ２０１、２０２・・・・・・・・帯域合成フィルタ ２２０、２２１、２２２・・・・１ビットシフト回路 ２２６・・・・・・第３シフト量算出回路 ２２７・・・・・・スケールダウン回数決定回路 ２２８・・・・・・第２シフト量算出回路 ２２９・・・・・・逆フローティング回路 ２３０・・・・・・適応ビット割当復号化回路 ２３１、２３２、２３３・・・・復号化回路入力端子 ２３４・・・・・・第１シフト量算出回路 ６２３・・・・・・ＩＭＤＣＴ−Ｈ回路 ６２４・・・・・・ＩＭＤＣＴ−Ｍ回路 ６２５・・・・・・ＩＭＤＣＴ−Ｌ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡邉 高弘 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 非ブロッキング周波数分析手段によって
    入力ディジタル信号を非ブロックで周波数分析し、当該
    非ブロッキング周波数分析手段の出力をブロッキング周
    波数分析手段によってブロック単位で周波数分析し、当
    該ブロッキング周波数分析手段の周波数分析出力を量子
    化することで符号化信号を得て、記録若しくは伝送し、
    再生若しくは送信時に、ブロック単位で周波数合成する
    ブロッキング周波数合成手段によって周波数軸から時間
    軸に変換し、当該ブロッキング周波数合成手段の出力を
    非ブロッキング周波数合成手段によって非ブロックで周
    波数合成することで、上記符号化信号を復号化するディ
    ジタル信号符号化復号化装置において、 上記非ブロッキング周波数分析手段若しくは非ブロッキ
    ング周波数合成手段での周波数帯域毎に、上記ブロッキ
    ング周波数分析手段若しくはブロッキング周波数合成手
    段の演算切捨てによる雑音レベルを異ならせることを特
    徴とするディジタル信号符号化復号化装置。
  2. 【請求項２】 聴覚特性に合わせて、上記ブロッキング
    周波数分析手段若しくはブロッキング周波数合成手段の
    演算切捨てによる雑音レベルを異ならせることを特徴と
    する請求項１記載のディジタル信号符号化復号化装置。
  3. 【請求項３】 聴覚的に見てダイナミックレンジが大き
    いことが要求される周波数帯域の、上記ブロッキング周
    波数分析手段若しくはブロッキング周波数合成手段の演
    算切捨てによる雑音レベルを低減させることを特徴とす
    る請求項１記載のディジタル信号符号化復号化装置。
  4. 【請求項４】 聴覚的に見てダイナミックレンジが大き
    いことが要求される低周波数帯域若しくは低中周波数帯
    域の、上記ブロッキング周波数分析手段若しくはブロッ
    キング周波数合成手段の演算切捨てによる雑音レベルを
    低減させることを特徴とする請求項１記載のディジタル
    信号符号化復号化装置。
  5. 【請求項５】 聴覚的に見て大きなダイナミックレンジ
    を要求しない感度の鈍い周波数帯域の、上記ブロッキン
    グ周波数分析手段若しくはブロッキング周波数合成手段
    の演算量を低減することを特徴とする請求項１記載のデ
    ィジタル信号符号化復号化装置。
  6. 【請求項６】 聴覚的に見て大きなダイナミックレンジ
    を要求しない感度の鈍い高周波数帯域側の、上記ブロッ
    キング周波数分析手段若しくはブロッキング周波数合成
    手段の演算量を低減することを特徴とする請求項１記載
    のディジタル信号符号化復号化装置。
  7. 【請求項７】 上記非ブロッキング周波数分析手段若し
    くは非ブロッキング周波数合成手段の各周波数帯域の出
    力に対応する上記ブロッキング周波数分析手段での周波
    数分析演算過程若しくは上記ブロッキング周波数合成手
    段での周波数合成演算過程でスケールダウン操作を施す
    と共に、当該スケールダウン操作を、上記ブロッキング
    周波数分析手段での周波数分析の演算途中の値の判定に
    より適応的に決定することを特徴とする請求項１記載の
    ディジタル信号符号化復号化装置。
  8. 【請求項８】 信号のトーナリティの大きさの判定を行
    い、上記スケールダウン操作を、上記トーナリティの大
    きさの判定結果に基づいて適応的に決定することを特徴
    とする請求項７記載のディジタル信号符号化復号化装
    置。
  9. 【請求項９】 上記非ブロッキング周波数分析手段若し
    くは非ブロッキング周波数合成手段の各周波数帯域の出
    力に対応する上記ブロッキング周波数分析手段での周波
    数分析若しくは上記ブロッキング周波数合成手段での周
    波数合成においてブロックフローティングを行うと共
    に、そのブロックフローティングを上記ブロッキング周
    波数分析手段での周波数分析の演算過程で解除すること
    を特徴とする請求項１記載のディジタル信号符号化復号
    化装置。
  10. 【請求項１０】 上記ブロッキング周波数分析手段での
    周波数分析の演算過程でスケールダウン操作を繰り返す
    ことにより、上記ブロックフローティングを解除するこ
    とを特徴とする請求項９記載のディジタル信号符号化復
    号化装置。
  11. 【請求項１１】 上記スケールダウン操作の回数を、上
    記ブロックフローティングの大きさと同じにすることを
    特徴とする請求項１０記載のディジタル信号符号化復号
    化装置。
  12. 【請求項１２】 上記スケールダウン操作を行うこと
    で、オーバーフローの発生を防止することを特徴とする
    請求項７、８、１０及び１１記載のディジタル信号符号
    化復号化装置。
  13. 【請求項１３】 上記非ブロッキング周波数分析手段若
    しくは非ブロッキング周波数合成手段の少なくとも一つ
    の高周波数帯域側出力に対応する上記ブロッキング周波
    数分析手段での周波数分析若しくは上記ブロッキング周
    波数合成手段での周波数合成では、上記適応的なスケー
    ルダウン操作を行わないことを特徴とする請求項７及び
    ８記載のディジタル信号符号化復号化装置。
  14. 【請求項１４】 上記非ブロッキング周波数分析手段若
    しくは非ブロッキング周波数合成手段の低周波数帯域側
    出力に対応する上記ブロッキング周波数分析手段での周
    波数分析若しくは上記ブロッキング周波数合成手段での
    周波数合成のみ、上記適応的なスケールダウン操作を行
    うことを特徴とする請求項７及び８記載のディジタル信
    号符号化復号化装置。
  15. 【請求項１５】 全周波数帯域を二分割する第１のフィ
    ルタと、 上記第１のフィルタの低周波数帯域側出力を二分割する
    第２のフィルタと、 上記第１のフィルタ及び第２のフィルタからの合計三つ
    の周波数帯域の出力に対してそれぞれ第１のブロックフ
    ローティング処理を施す第１のブロックフローティング
    手段と、 少なくとも一つの低周波数帯域側のフィルタ出力に対し
    ては演算途中の値で適応的にスケールダウン操作を制御
    する直交変換を行い、他の高周波数帯域側のフィルタ出
    力に対しては固定的なスケールダウン操作を行う直交変
    換を行う直交変換手段と、 全フィルタ出力に関わる直交変換出力に対してさらに上
    記第１のブロックフローティング処理よりも小さいブロ
    ックサイズの第２のブロックフローティング処理を施す
    第２のブロックフローティング手段とを有し、 上記第２のブロックフローティング手段の出力を量子化
    することを特徴とするディジタル信号符号化装置。
  16. 【請求項１６】 全周波数帯域を二分割する第１のフィ
    ルタの低周波数帯域側出力を、さらに第２のフィルタで
    二分割し、合計三つの周波数帯域の出力に対してそれぞ
    れ第１のブロックフローティング処理を施し、少なくと
    も一つの低周波数域側のフィルタ出力に対しては演算途
    中の値で適応的にスケールダウン操作を制御する直交変
    換を行い、他の高周波数帯域側のフィルタ出力に対して
    は固定的なスケールダウン操作を行う直交変換を行い、
    全フィルタ出力に関わる直交変換出力に対してさらに上
    記第１のブロックフローティング処理よりも小さいブロ
    ックサイズの第２のブロックフローティング処理を施し
    た後、量子化して得た符号化信号を復号化するディジタ
    ル信号復号化装置であって、 上記第２のブロックフローティングを解除する第２のブ
    ロックフローティング解除手段と、 少なくとも一つの低周波数帯域側のフィルタ出力に対応
    する上記第２のブロックフローティング解除手段の出力
    に対しては演算途中の値で適応的にスケールダウン操作
    を制御する逆直交変換を行い、他の高周波数帯域側のフ
    ィルタ出力に対応する上記第２のブロックフローティン
    グ解除手段の出力に対しては固定的なスケールダウン操
    作を行う逆直交変換を行う逆直交変換手段と、 各々の直交変換出力を合成する合成フィルタとを有して
    なることを特徴とするディジタル信号復号化装置。
  17. 【請求項１７】 上記直交変換は変更離散コサイン変換
    で、上記逆直交変換は逆変更離散コサイン変換であるこ
    とを特徴とする請求項１５記載のディジタル信号符号化
    装置及び請求項１６記載のディジタル信号復号化装置。
  18. 【請求項１８】 上記直交変換及び逆直交変換のブロッ
    クサイズは可変であることを特徴とする請求項１５及び
    １７記載のディジタル信号符号化装置及び請求項１６及
    び１７記載のディジタル信号復号化装置。
JP24357592A 1992-09-11 1992-09-11 ディジタル信号符号化復号化装置、ディジタル信号符号化装置及びディジタル信号復号化装置 Expired - Lifetime JP3508146B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP24357592A JP3508146B2 (ja) 1992-09-11 1992-09-11 ディジタル信号符号化復号化装置、ディジタル信号符号化装置及びディジタル信号復号化装置
TW81108515A TW205122B (en) 1992-09-11 1992-10-24 Digital signal encoding and decoding device
EP19930307000 EP0592104B1 (en) 1992-09-11 1993-09-06 Coding and decoding of digital signals
DE69331428T DE69331428T2 (de) 1992-09-11 1993-09-06 Kodierung und Dekodierung digitaler Signale
US08/118,495 US5381143A (en) 1992-09-11 1993-09-08 Digital signal coding/decoding apparatus, digital signal coding apparatus, and digital signal decoding apparatus
KR1019930018291A KR100331591B1 (ko) 1992-09-11 1993-09-11 디지탈신호부호화복호화장치,디지탈신호부호화장치및디지탈신호복호화장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24357592A JP3508146B2 (ja) 1992-09-11 1992-09-11 ディジタル信号符号化復号化装置、ディジタル信号符号化装置及びディジタル信号復号化装置

Publications (2)

Publication Number Publication Date
JPH0695698A true JPH0695698A (ja) 1994-04-08
JP3508146B2 JP3508146B2 (ja) 2004-03-22

Family

ID=17105873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24357592A Expired - Lifetime JP3508146B2 (ja) 1992-09-11 1992-09-11 ディジタル信号符号化復号化装置、ディジタル信号符号化装置及びディジタル信号復号化装置

Country Status (6)

Country Link
US (1) US5381143A (ja)
EP (1) EP0592104B1 (ja)
JP (1) JP3508146B2 (ja)
KR (1) KR100331591B1 (ja)
DE (1) DE69331428T2 (ja)
TW (1) TW205122B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284402B1 (ko) * 1997-12-26 2001-03-02 김영환 에이씨-3 오디오 디코더의 산술 연산 장치
KR100300844B1 (ko) * 1997-12-26 2001-09-03 박종섭 에이씨-3디코더의아이엠디씨티회로
KR100460159B1 (ko) * 1996-03-19 2005-02-23 루센트 테크놀러지스 인크 오디오신호인코딩방법및장치
JP2015018373A (ja) * 2013-07-10 2015-01-29 日本電気株式会社 データ変換装置、データ変換回路及びデータ変換方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5115240A (en) * 1989-09-26 1992-05-19 Sony Corporation Method and apparatus for encoding voice signals divided into a plurality of frequency bands
EP0506394A2 (en) * 1991-03-29 1992-09-30 Sony Corporation Coding apparatus for digital signals
DE69231369T2 (de) * 1991-09-30 2001-03-29 Sony Corp., Tokio/Tokyo Verfahren und Einrichtung zur Audiodatenkompression
US5475381A (en) * 1992-01-28 1995-12-12 Servio Logic Corp. High speed infrared communications system using pulse sets
JP3153933B2 (ja) * 1992-06-16 2001-04-09 ソニー株式会社 データ符号化装置及び方法並びにデータ復号化装置及び方法
JP3186292B2 (ja) * 1993-02-02 2001-07-11 ソニー株式会社 高能率符号化方法及び装置
JP3186307B2 (ja) * 1993-03-09 2001-07-11 ソニー株式会社 圧縮データ記録装置及び方法
JP3123290B2 (ja) * 1993-03-09 2001-01-09 ソニー株式会社 圧縮データ記録装置及び方法、圧縮データ再生方法、記録媒体
TW232116B (en) * 1993-04-14 1994-10-11 Sony Corp Method or device and recording media for signal conversion
JP3173218B2 (ja) * 1993-05-10 2001-06-04 ソニー株式会社 圧縮データ記録方法及び装置、圧縮データ再生方法、並びに記録媒体
US5581654A (en) * 1993-05-25 1996-12-03 Sony Corporation Method and apparatus for information encoding and decoding
ES2165389T3 (es) * 1993-05-31 2002-03-16 Sony Corp Aparato y metodo para codificar o descodificar señales, y medio de grabacion.
EP0663739B1 (en) * 1993-06-30 2001-08-22 Sony Corporation Digital signal encoding device, its decoding device, and its recording medium
TW327223B (en) * 1993-09-28 1998-02-21 Sony Co Ltd Methods and apparatus for encoding an input signal broken into frequency components, methods and apparatus for decoding such encoded signal
US5737720A (en) * 1993-10-26 1998-04-07 Sony Corporation Low bit rate multichannel audio coding methods and apparatus using non-linear adaptive bit allocation
KR100269213B1 (ko) * 1993-10-30 2000-10-16 윤종용 오디오신호의부호화방법
US5805770A (en) * 1993-11-04 1998-09-08 Sony Corporation Signal encoding apparatus, signal decoding apparatus, recording medium, and signal encoding method
CN1111959C (zh) * 1993-11-09 2003-06-18 索尼公司 量化装置、量化方法、高效率编码装置、高效率编码方法、解码装置和高效率解码装置
US5764698A (en) * 1993-12-30 1998-06-09 International Business Machines Corporation Method and apparatus for efficient compression of high quality digital audio
US5731767A (en) * 1994-02-04 1998-03-24 Sony Corporation Information encoding method and apparatus, information decoding method and apparatus, information recording medium, and information transmission method
US5608713A (en) * 1994-02-09 1997-03-04 Sony Corporation Bit allocation of digital audio signal blocks by non-linear processing
JP3186412B2 (ja) * 1994-04-01 2001-07-11 ソニー株式会社 情報符号化方法、情報復号化方法、及び情報伝送方法
JP3277699B2 (ja) * 1994-06-13 2002-04-22 ソニー株式会社 信号符号化方法及び装置並びに信号復号化方法及び装置
JP3250376B2 (ja) * 1994-06-13 2002-01-28 ソニー株式会社 情報符号化方法及び装置並びに情報復号化方法及び装置
JP3277705B2 (ja) 1994-07-27 2002-04-22 ソニー株式会社 情報符号化装置及び方法、並びに情報復号化装置及び方法
JP3341474B2 (ja) * 1994-07-28 2002-11-05 ソニー株式会社 情報符号化方法及び復号化方法、情報符号化装置及び復号化装置、並びに情報記録媒体
US6167093A (en) * 1994-08-16 2000-12-26 Sony Corporation Method and apparatus for encoding the information, method and apparatus for decoding the information and method for information transmission
US5654952A (en) * 1994-10-28 1997-08-05 Sony Corporation Digital signal encoding method and apparatus and recording medium
JP3557674B2 (ja) * 1994-12-15 2004-08-25 ソニー株式会社 高能率符号化方法及び装置
JP3371590B2 (ja) * 1994-12-28 2003-01-27 ソニー株式会社 高能率符号化方法及び高能率復号化方法
JPH08223049A (ja) * 1995-02-14 1996-08-30 Sony Corp 信号符号化方法及び装置、信号復号化方法及び装置、情報記録媒体並びに情報伝送方法
US5644505A (en) * 1995-04-07 1997-07-01 Delco Electronics Corporation Universal audio analyzer
JP3189660B2 (ja) * 1996-01-30 2001-07-16 ソニー株式会社 信号符号化方法
US5852806A (en) * 1996-03-19 1998-12-22 Lucent Technologies Inc. Switched filterbank for use in audio signal coding
JP3318825B2 (ja) * 1996-08-20 2002-08-26 ソニー株式会社 デジタル信号符号化処理方法、デジタル信号符号化処理装置、デジタル信号記録方法、デジタル信号記録装置、記録媒体、デジタル信号伝送方法及びデジタル信号伝送装置
JPH1084284A (ja) * 1996-09-06 1998-03-31 Sony Corp 信号再生方法および装置
TW384434B (en) 1997-03-31 2000-03-11 Sony Corp Encoding method, device therefor, decoding method, device therefor and recording medium
US5960401A (en) * 1997-11-14 1999-09-28 Crystal Semiconductor Corporation Method for exponent processing in an audio decoding system
US6252905B1 (en) 1998-02-05 2001-06-26 International Business Machines Corporation Real-time evaluation of compressed picture quality within a digital video encoder
US6353584B1 (en) * 1998-05-14 2002-03-05 Sony Corporation Reproducing and recording apparatus, decoding apparatus, recording apparatus, reproducing and recording method, decoding method and recording method
US6353807B1 (en) 1998-05-15 2002-03-05 Sony Corporation Information coding method and apparatus, code transform method and apparatus, code transform control method and apparatus, information recording method and apparatus, and program providing medium
AUPR433901A0 (en) * 2001-04-10 2001-05-17 Lake Technology Limited High frequency signal construction method
US6757648B2 (en) * 2001-06-28 2004-06-29 Microsoft Corporation Techniques for quantization of spectral data in transcoding
US7447631B2 (en) * 2002-06-17 2008-11-04 Dolby Laboratories Licensing Corporation Audio coding system using spectral hole filling
US20050232497A1 (en) * 2004-04-15 2005-10-20 Microsoft Corporation High-fidelity transcoding
US7873515B2 (en) * 2004-11-23 2011-01-18 Stmicroelectronics Asia Pacific Pte. Ltd. System and method for error reconstruction of streaming audio information
US8457958B2 (en) 2007-11-09 2013-06-04 Microsoft Corporation Audio transcoder using encoder-generated side information to transcode to target bit-rate
US8164862B2 (en) * 2008-04-02 2012-04-24 Headway Technologies, Inc. Seed layer for TMR or CPP-GMR sensor
US8396114B2 (en) * 2009-01-29 2013-03-12 Microsoft Corporation Multiple bit rate video encoding using variable bit rate and dynamic resolution for adaptive video streaming
US8311115B2 (en) * 2009-01-29 2012-11-13 Microsoft Corporation Video encoding using previously calculated motion information
US8270473B2 (en) * 2009-06-12 2012-09-18 Microsoft Corporation Motion based dynamic resolution multiple bit rate video encoding
US8705616B2 (en) 2010-06-11 2014-04-22 Microsoft Corporation Parallel multiple bitrate video encoding to reduce latency and dependences between groups of pictures
WO2012128897A2 (en) * 2011-02-25 2012-09-27 California Insitute Of Technology Systems and methods for acquiring and decoding signals using compressed sensing
US9591318B2 (en) 2011-09-16 2017-03-07 Microsoft Technology Licensing, Llc Multi-layer encoding and decoding
US11089343B2 (en) 2012-01-11 2021-08-10 Microsoft Technology Licensing, Llc Capability advertisement, configuration and control for video coding and decoding
KR20180035574A (ko) * 2016-09-29 2018-04-06 김병국 면 장식 교환 방법
JP7447085B2 (ja) * 2018-08-21 2024-03-11 ドルビー・インターナショナル・アーベー コンパンディングによる密過渡イベントの符号化

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4184049A (en) * 1978-08-25 1980-01-15 Bell Telephone Laboratories, Incorporated Transform speech signal coding with pitch controlled adaptive quantizing
US4455649A (en) * 1982-01-15 1984-06-19 International Business Machines Corporation Method and apparatus for efficient statistical multiplexing of voice and data signals
US4535472A (en) * 1982-11-05 1985-08-13 At&T Bell Laboratories Adaptive bit allocator
JPS59223032A (ja) * 1983-06-01 1984-12-14 Sony Corp ディジタル信号伝送装置
JPH0734291B2 (ja) * 1986-07-28 1995-04-12 株式会社日立製作所 デイジタル信号記録再生システム
DE3639753A1 (de) * 1986-11-21 1988-06-01 Inst Rundfunktechnik Gmbh Verfahren zum uebertragen digitalisierter tonsignale
NL8700985A (nl) * 1987-04-27 1988-11-16 Philips Nv Systeem voor sub-band codering van een digitaal audiosignaal.
US5109417A (en) * 1989-01-27 1992-04-28 Dolby Laboratories Licensing Corporation Low bit rate transform coder, decoder, and encoder/decoder for high-quality audio
US5142656A (en) * 1989-01-27 1992-08-25 Dolby Laboratories Licensing Corporation Low bit rate transform coder, decoder, and encoder/decoder for high-quality audio
US4932062A (en) * 1989-05-15 1990-06-05 Dialogic Corporation Method and apparatus for frequency analysis of telephone signals
US5166686A (en) * 1989-06-30 1992-11-24 Nec Corporation Variable length block coding with changing characteristics of input samples
JP2844695B2 (ja) * 1989-07-19 1999-01-06 ソニー株式会社 信号符号化装置
US5115240A (en) * 1989-09-26 1992-05-19 Sony Corporation Method and apparatus for encoding voice signals divided into a plurality of frequency bands
JPH03117919A (ja) * 1989-09-30 1991-05-20 Sony Corp ディジタル信号符号化装置
US5185800A (en) * 1989-10-13 1993-02-09 Centre National D'etudes Des Telecommunications Bit allocation device for transformed digital audio broadcasting signals with adaptive quantization based on psychoauditive criterion
JPH03132228A (ja) * 1989-10-18 1991-06-05 Victor Co Of Japan Ltd 直交変換信号符号化復号化方式
US5040217A (en) * 1989-10-18 1991-08-13 At&T Bell Laboratories Perceptual coding of audio signals
JP2861238B2 (ja) * 1990-04-20 1999-02-24 ソニー株式会社 ディジタル信号符号化方法
JP3033156B2 (ja) * 1990-08-24 2000-04-17 ソニー株式会社 ディジタル信号符号化装置
US5049992A (en) * 1990-08-27 1991-09-17 Zenith Electronics Corporation HDTV system with receivers operable at different levels of resolution
US5134475A (en) * 1990-12-11 1992-07-28 At&T Bell Laboratories Adaptive leak hdtv encoder
CA2075156A1 (en) * 1991-08-02 1993-02-03 Kenzo Akagiri Digital encoder with dynamic quantization bit allocation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460159B1 (ko) * 1996-03-19 2005-02-23 루센트 테크놀러지스 인크 오디오신호인코딩방법및장치
KR100284402B1 (ko) * 1997-12-26 2001-03-02 김영환 에이씨-3 오디오 디코더의 산술 연산 장치
KR100300844B1 (ko) * 1997-12-26 2001-09-03 박종섭 에이씨-3디코더의아이엠디씨티회로
JP2015018373A (ja) * 2013-07-10 2015-01-29 日本電気株式会社 データ変換装置、データ変換回路及びデータ変換方法

Also Published As

Publication number Publication date
EP0592104A2 (en) 1994-04-13
DE69331428D1 (de) 2002-02-14
JP3508146B2 (ja) 2004-03-22
TW205122B (en) 1993-05-01
EP0592104A3 (en) 1994-12-14
EP0592104B1 (en) 2002-01-09
DE69331428T2 (de) 2002-08-14
KR940008316A (ko) 1994-04-29
US5381143A (en) 1995-01-10
KR100331591B1 (ko) 2002-07-27

Similar Documents

Publication Publication Date Title
JP3508146B2 (ja) ディジタル信号符号化復号化装置、ディジタル信号符号化装置及びディジタル信号復号化装置
JP3185413B2 (ja) 直交変換演算並びに逆直交変換演算方法及びその装置、ディジタル信号符号化及び／又は復号化装置
JP3127600B2 (ja) ディジタル信号復号化装置及び方法
JP3178026B2 (ja) ディジタル信号符号化装置及び復号化装置
JP3134338B2 (ja) ディジタル音声信号符号化方法
JP3278900B2 (ja) データ符号化装置及び方法
JP3153933B2 (ja) データ符号化装置及び方法並びにデータ復号化装置及び方法
JP3186292B2 (ja) 高能率符号化方法及び装置
PL182240B1 (pl) Koder akustyczny wielokanalowy PL PL PL PL PL PL PL PL PL
TWI438770B (zh) 使用通道間及時間冗餘減少之音訊信號編碼
US7096240B1 (en) Channel coupling for an AC-3 encoder
US6995699B2 (en) Encoding method, and encoding apparatus, and decoding method and decoding apparatus
US6775587B1 (en) Method of encoding frequency coefficients in an AC-3 encoder
JPH08123488A (ja) 高能率符号化方法、高能率符号記録方法、高能率符号伝送方法、高能率符号化装置及び高能率符号復号化方法
JP3291948B2 (ja) 高能率符号化方法及び装置、並びに伝送媒体
JP3134335B2 (ja) ディジタル信号符号化方法及びディジタル信号復号化装置
JP3089691B2 (ja) ディジタルデータの高能率符号化方法
JP3513879B2 (ja) 情報符号化方法及び情報復号化方法
JP3334311B2 (ja) ディジタル信号処理方法及び装置
JP3200886B2 (ja) オーディオ信号処理方法
JP3141853B2 (ja) オーディオ信号処理方法
JPH07161140A (ja) ディジタルオーディオ信号の伝送装置及び受信装置、並びにディジタルオーディオ信号の伝送方法及び受信方法
Absar et al. AC-3 Encoder Implementation on the D950 DSP-Core
JPH04302538A (ja) ディジタル信号符号化方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9