JPH0697203A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0697203A
JPH0697203A JP4136441A JP13644192A JPH0697203A JP H0697203 A JPH0697203 A JP H0697203A JP 4136441 A JP4136441 A JP 4136441A JP 13644192 A JP13644192 A JP 13644192A JP H0697203 A JPH0697203 A JP H0697203A
Authority
JP
Japan
Prior art keywords
source
semiconductor device
bonding pad
bonding wire
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4136441A
Other languages
English (en)
Inventor
Osamu Shiozaki
修 塩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4136441A priority Critical patent/JPH0697203A/ja
Publication of JPH0697203A publication Critical patent/JPH0697203A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】高周波高出力用電界効果トランジスタチップを
パッケージ内に装着した半導体装置において、接地イン
ダクタンスを直列接続の形でキャパシタンスを付加する
ことで直列共振させ、実効的に動作周波数にて接地のイ
ンダクタンスの成分を殆んど零にし、電力利得の改善を
計る。 【構成】電界効果トランジスタチップ３のソースボンデ
ィングパッド５とチップキャパシタ４とをボンディング
ワイヤ６で接続する。電界効果トランジスタチップ３の
ソースが実効的にキャパシタンスの容量を介して接地さ
れる。この場合、ボンディングワイヤのインダクタンス
をＬ，チップキャパシタの容量をＣ，動作周波数をｆと
したときに、次の関係式が成立する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
高周波，高出力用途にて使用する半導体装置に関する。
【０００２】
【従来の技術】従来の高周波，高出力用途のＧａＡｓ系
の電界効果トランジスタチップを有する半導体装置の場
合、図３に示すように、放熱性を良くするために電界効
果トランジスタチップ３を銅等の放熱性の良い金属でで
きているフランジ２に直接マウントする。さらに、フラ
ンジ２は、電気的に接地されている。そこで、電界効果
トランジスタチップ３の接地領域、即ち、ソース領域と
フランジ２との間の電気的接続は、金線等のボンディン
グワイヤ６により接続することにより実現する。
【０００３】一方、ソース部（ストライプ部またはボン
ディングパッド部）にバイアホールを備えた電界効果ト
ランジスタチップを有する半導体装置の場合は、直接マ
ウントすることにより、電界効果トランジスタチップ３
の接地とフランジ２は電気的に接続される。
【０００４】どちらの場合においても、高周波的には完
全なショートではなく、ある値のインダクタンス成分を
介して電界効果トランジスタチップ３のソース部と外部
接地であるフランジ２が接続されることは避けられな
い。
【０００５】
【発明が解決しようとする課題】このような従来構造の
半導体装置の場合は、金線等のボンディングワイヤによ
る接地接続にしろ、ソース部に施したバイアホールによ
る接地接続にしろ高周波的にはある値のインダクタンス
成分が介在し、高周波で動作する場合には、インダクタ
ンス成分が損失となって半導体装置の利得等の低下をひ
き起こし高周波動作が不安定になるという問題点があっ
た。
【０００６】本発明の目的は、インダクタンス成分の損
失による利得等の低下がなく、高周波動作が安定な半導
体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、（１）ソース
と該ソースに接続するソースボンディングパッドとを備
えた電界効果トランジスタチップと、該電界効果トラン
ジスタチップの前記ソースボンディングパッドに金線を
含むボンディングワイヤを介して接続するチップキャパ
シタとを同一パッケージ内に装着した半導体装置におい
て、前記ボンディングワイヤにて形成される接地インダ
クタンスをＬ，前記チップキャパシタが持つ容量をＣ，
動作周波数をｆとしたときに、
【０００８】
【０００９】の関係式が成立することを特徴とする。
【００１０】（２）ソースと該ソースに接続するソース
ボンディングパッドと該ソースボンディングパッドを接
地面に電気的に接続する金線を含むボンディングワイヤ
と前記ソースボンディングパッドの裏面に形成された有
底の非貫通バイアホールと該バイアホールの内面全面に
形成されたメタライズ層とを備えた電界効果トランジス
タチップをパッケージ内に装着した半導体装置におい
て、前記ボンディングワイヤにて形成される接地インダ
クタンスをＬ，前記バイアホール底部の前記メタライズ
層と前記ソースボンディングパッド間に形成されるキャ
パシタの容量をＣ，動作周波数をｆとしたときに、
【００１１】
【００１２】の関係式が成立することを特徴とする。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１４】図１は本発明の第１の実施例の平面図であ
る。
【００１５】第１の実施例は、図１に示すように、ま
ず、半導体装置のパッケージ１内のフランジ２に電界効
果トランジスタチップ３とチップキャパシタ４を金−ス
ズ等のろう材によってマウントする。
【００１６】次に、電界効果トランジスタチップ３のソ
ースボンディングパッド５とチップキャパシタ４を金線
等のボンディングワイヤ６にて接続する。
【００１７】この場合、ボンディングワイヤ６にて形成
される接地インダクタンスをＬ，チップキャパシタ４が
持つ容量をＣ，そして半導体装置の動作周波数をｆとす
ると、
【００１８】
【００１９】の関係式が成立するようにボンディングワ
イヤ６とチップキャパシタ４を設定する。
【００２０】図２は本発明の第２の実施例のバイアホー
ル部の部分拡大断面図である。
【００２１】第２の実施例は、図２に示すように、ま
ず、電界効果トランジスタチップ３の表面にソースボン
ディングパッド７を設ける。
【００２２】次に、電界効果トランジスタチップのＧａ
Ａｓ層９の裏面よりバイアホール８をエッチング等によ
り形成する。ここで、図２より明かなように、バイアホ
ール８を表面のソースボンディングパッド７まで貫通さ
せないで、ある厚さのＧａＡｓ層９が残るように形成す
る。
【００２３】次に、バイアホール８の内面全面にバイア
ホール内面メタライズ層１０をなめらかに形成する。
【００２４】ここで、ソースボンディングパッド７を接
地する金線等のボンディングワイヤにて形成される接地
インダクタンスをＬ，バイアホール内面メタライズ層１
０とソースボンディングパッド７の間にある厚さのＧａ
Ａｓ層９が持つキャパシタンスの容量をＣ，半導体装置
の動作周波数をｆとすると、
【００２５】
【００２６】の関係式が成立するような厚さのＧａＡｓ
層９を残すようにバイアホール８のエッチングを実施す
る。
【００２７】
【発明の効果】以上説明したように本発明は、ボンディ
ングワイヤまたはバイアホール内面メタライズ層が持つ
接地インダクタンスをそのインダクタンス成分に対し直
列接続の形でキャパシタンスを形成し、そのキャパシタ
ンスが持つ容量の値を半導体装置が動作周波数でインダ
クタンスと直列共振するように設定することにより、実
効的に半導体装置の動作周波数にて接地のインダクタン
ス成分が殆ど零の状態になり、高周波動作における電力
利得の向上に大いに寄与する効果がある。
【００２８】この利点は、動作周波数が高ければ高いほ
ど顕著となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の平面図である。
【図２】本発明の第２の実施例のバイアホール部の部分
拡大断面図である。
【図３】従来の電界効果トランジスタチップを有する半
導体装置の一例の平面図である。
【符号の説明】
１ パッケージ ２ フランジ ３ 電界効果トランジスタチップ ４ チップキャパシタ ５，７ ソースボンディングパッド ６ ボンディングワイヤ ８ バイアホール ９ ＧａＡｓ層 １０ バイアホール内面メタライズ層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ソースと該ソースに接続するソースボン
    ディングパッドとを備えた電界効果トランジスタチップ
    と、該電界効果トランジスタチップの前記ソースボンデ
    ィングパッドに金線を含むボンディングワイヤを介して
    接続するチップキャパシタとを同一パッケージ内に装着
    した半導体装置において、前記ボンディングワイヤにて
    形成される接地インダクタンスをＬ，前記チップキャパ
    シタが持つ容量をＣ，動作周波数をｆとしたときに、 の関係式が成立することを特徴とする半導体装置。
  2. 【請求項２】 ソースと該ソースに接続するソースボン
    ディングパッドと該ソースボンディングパッドを接地面
    に電気的に接続する金線を含むボンディングワイヤと前
    記ソースボンディングパッドの裏面に形成された有底の
    非貫通バイアホールと該バイアホールの内面全面に形成
    されたメタライズ層とを備えた電界効果トランジスタチ
    ップをパッケージ内に装着した半導体装置において、前
    記ボンディングワイヤにて形成される接地インダクタン
    スをＬ，前記バイアホール底部の前記メタライズ層と前
    記ソースボンディングパッド間に形成されるキャパシタ
    の容量をＣ，動作周波数をｆとしたときに、 の関係式が成立することを特徴とする半導体装置。
JP4136441A 1992-05-28 1992-05-28 半導体装置 Withdrawn JPH0697203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4136441A JPH0697203A (ja) 1992-05-28 1992-05-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4136441A JPH0697203A (ja) 1992-05-28 1992-05-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH0697203A true JPH0697203A (ja) 1994-04-08

Family

ID=15175196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4136441A Withdrawn JPH0697203A (ja) 1992-05-28 1992-05-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH0697203A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063246A3 (en) * 2002-01-24 2004-03-11 Koninkl Philips Electronics Nv Rf amplifier
JP2010226606A (ja) * 2009-03-25 2010-10-07 Denso Corp 負荷制御装置及びコンデンサのインピーダンス調整方法
JP2011103399A (ja) * 2009-11-11 2011-05-26 Canon Inc 半導体装置
JP2017531914A (ja) * 2014-09-23 2017-10-26 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 無線周波数電力コンポーネントおよび無線周波数信号送受信デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063246A3 (en) * 2002-01-24 2004-03-11 Koninkl Philips Electronics Nv Rf amplifier
JP2010226606A (ja) * 2009-03-25 2010-10-07 Denso Corp 負荷制御装置及びコンデンサのインピーダンス調整方法
JP2011103399A (ja) * 2009-11-11 2011-05-26 Canon Inc 半導体装置
JP2017531914A (ja) * 2014-09-23 2017-10-26 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 無線周波数電力コンポーネントおよび無線周波数信号送受信デバイス

Similar Documents

Publication Publication Date Title
US5635751A (en) High frequency transistor with reduced parasitic inductance
JPH06125208A (ja) マイクロ波集積回路およびその製造方法
US5028741A (en) High frequency, power semiconductor device
JPH0786460A (ja) 半導体装置
JP3674780B2 (ja) 高周波半導体装置
JPS6135714B2 (ja)
JP2728322B2 (ja) 半導体装置
JP2000353920A (ja) ガンダイオード発振器
JP3744828B2 (ja) 半導体装置
JP2755250B2 (ja) 半導体集積回路
JP2976634B2 (ja) 半導体集積回路
US5406114A (en) Bipolar high-frequency transistor
JPH05335487A (ja) 伝送回路素子
JP2538072B2 (ja) 半導体装置
US5161000A (en) High-frequency thick-film semiconductor circuit
JPS6364081B2 (ja)
JPH0575314A (ja) マイクロ波集積回路素子
JP2701644B2 (ja) 半導体装置
JPH02276269A (ja) 半導体装置
JPS5929377Y2 (ja) 高周波高出力トランジスタ装置
JPS6360923B2 (ja)
JPH05243871A (ja) 高周波トランジスタ
JP2570638B2 (ja) 半導体用パッケージ
JPS6190454A (ja) 半導体チツプの高周波接地構造
JPS6256684B2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803