JPH0697223A - 半導体実装構造とその実装方法 - Google Patents
半導体実装構造とその実装方法Info
- Publication number
- JPH0697223A JPH0697223A JP4243087A JP24308792A JPH0697223A JP H0697223 A JPH0697223 A JP H0697223A JP 4243087 A JP4243087 A JP 4243087A JP 24308792 A JP24308792 A JP 24308792A JP H0697223 A JPH0697223 A JP H0697223A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- connection pattern
- board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、各種電子機器の回路構成に使用さ
れるプリント板の半導体実装構造とその実装方法に関
し、リペアー時においてプリント基板から半導体チップ
の離脱を容易に行えることを目的とする。 【構成】 実装する半導体チップ２の各リード端子2aと
対応する位置から当該半導体チップ２の各側面より外側
となる位置まで接続パターン11ａを形成して、その先端
に半田メッキを施した半田接合部11ｂをそれぞれ配した
薄型基板11に、上記リード端子2aを該接続パターン11ａ
に圧接した状態で接着剤３により上記半導体チップ２を
固着し、上記薄型基板11の該接続パターン11ａ形成部を
それぞれＵ字状に曲折して上記半田接合部11ｂをプリン
ト基板１と対向させ、当該半田接合部11ｂの半田により
上記プリント基板１の接合パッド1aと接合する。
れるプリント板の半導体実装構造とその実装方法に関
し、リペアー時においてプリント基板から半導体チップ
の離脱を容易に行えることを目的とする。 【構成】 実装する半導体チップ２の各リード端子2aと
対応する位置から当該半導体チップ２の各側面より外側
となる位置まで接続パターン11ａを形成して、その先端
に半田メッキを施した半田接合部11ｂをそれぞれ配した
薄型基板11に、上記リード端子2aを該接続パターン11ａ
に圧接した状態で接着剤３により上記半導体チップ２を
固着し、上記薄型基板11の該接続パターン11ａ形成部を
それぞれＵ字状に曲折して上記半田接合部11ｂをプリン
ト基板１と対向させ、当該半田接合部11ｂの半田により
上記プリント基板１の接合パッド1aと接合する。
Description
【０００１】
【産業上の利用分野】本発明は、各種電子機器の回路構
成に使用されるプリント板の半導体実装構造とその実装
方法に関する。
成に使用されるプリント板の半導体実装構造とその実装
方法に関する。
【０００２】最近、特に各種電算機等の電子機器に装着
されるプリント板ユニットは多様化と小型化の要求に伴
い、プリント基板に実装される半導体装置は高集積化さ
れるとともにパッケージ型から素子本体（以下半導体チ
ップと略称する）に変化し、この半導体チップの表面実
装においては接着剤によりプリント基板へ固着すること
で接合パッドに半導体チップのリード端子を圧設させて
接続している。
されるプリント板ユニットは多様化と小型化の要求に伴
い、プリント基板に実装される半導体装置は高集積化さ
れるとともにパッケージ型から素子本体（以下半導体チ
ップと略称する）に変化し、この半導体チップの表面実
装においては接着剤によりプリント基板へ固着すること
で接合パッドに半導体チップのリード端子を圧設させて
接続している。
【０００３】そのため、リペアー時にはプリント基板か
ら半導体チップの取外しが困難で且つ接合パッドを破壊
する恐れが生じているから、半導体チップをプリント基
板から容易に離脱することができる新しい半導体実装構
造とその実装方法が必要とされている。
ら半導体チップの取外しが困難で且つ接合パッドを破壊
する恐れが生じているから、半導体チップをプリント基
板から容易に離脱することができる新しい半導体実装構
造とその実装方法が必要とされている。
【０００４】
【従来の技術】従来広く使用されている半導体実装構造
は、図４に示すようにプリント基板１の主面に形成され
た接合パッド1aに半導体チップ２のそれぞれリード端子
2aを圧接させ、この圧接した接合パッド1aとリード端子
2aを覆う状態で半導体チップ２の実装面とプリント基板
１の主面で形成された隙間に接着剤３を充填して硬化さ
せている。
は、図４に示すようにプリント基板１の主面に形成され
た接合パッド1aに半導体チップ２のそれぞれリード端子
2aを圧接させ、この圧接した接合パッド1aとリード端子
2aを覆う状態で半導体チップ２の実装面とプリント基板
１の主面で形成された隙間に接着剤３を充填して硬化さ
せている。
【０００５】そして、半導体の実装方法は、実装される
半導体チップ２の各リード端子2aとプリント基板１のそ
れぞれ接合パッド1aを覆うとともに、該半導体チップ２
の実装面側と前記プリント基板１の主面で形成される隙
間を充填できる量の接着剤３を、当該プリント基板１の
それぞれ接合パッド1aで囲まれた主面の中央部に滴下し
て、当該接合パッド1aと前記半導体チップ２の該リード
端子2aを位置合わせして該半導体チップ２をプリント基
板１の主面に載置し、当該半導体チップ２の上面を押圧
して前記リード端子2aと接合パッド1aを圧接することに
より、前記各リード端子2aとプリント基板１のそれぞれ
接合パッド1aを覆うとともに該半導体チップ２の実装面
側と前記プリント基板１の間に接着剤３を充填して、当
該接着剤３を硬化させることにより該プリント基板１の
主面に上記半導体チップ２が実装されている。
半導体チップ２の各リード端子2aとプリント基板１のそ
れぞれ接合パッド1aを覆うとともに、該半導体チップ２
の実装面側と前記プリント基板１の主面で形成される隙
間を充填できる量の接着剤３を、当該プリント基板１の
それぞれ接合パッド1aで囲まれた主面の中央部に滴下し
て、当該接合パッド1aと前記半導体チップ２の該リード
端子2aを位置合わせして該半導体チップ２をプリント基
板１の主面に載置し、当該半導体チップ２の上面を押圧
して前記リード端子2aと接合パッド1aを圧接することに
より、前記各リード端子2aとプリント基板１のそれぞれ
接合パッド1aを覆うとともに該半導体チップ２の実装面
側と前記プリント基板１の間に接着剤３を充填して、当
該接着剤３を硬化させることにより該プリント基板１の
主面に上記半導体チップ２が実装されている。
【０００６】
【発明が解決しようとする課題】以上説明した従来の半
導体の実装構造とその実装方法で問題となるのは、半導
体チップ２のリード端子2aとプリント基板１の接合パッ
ド1aを圧接した状態で当該半導体チップ２の実装面と前
記プリント基板１の間に接着剤３を充填し、前記リード
端子2aと接合パッド1aを覆った状態で当該接着剤３を硬
化させているために、半導体チップ２の障害等によるプ
リント基板１からの取り外しに多くの時間を要するとと
もに取り外しに際して当該プリント基板１の接合パッド
1aが破損して信頼性を低下させるという問題が生じてい
る。
導体の実装構造とその実装方法で問題となるのは、半導
体チップ２のリード端子2aとプリント基板１の接合パッ
ド1aを圧接した状態で当該半導体チップ２の実装面と前
記プリント基板１の間に接着剤３を充填し、前記リード
端子2aと接合パッド1aを覆った状態で当該接着剤３を硬
化させているために、半導体チップ２の障害等によるプ
リント基板１からの取り外しに多くの時間を要するとと
もに取り外しに際して当該プリント基板１の接合パッド
1aが破損して信頼性を低下させるという問題が生じてい
る。
【０００７】本発明は上記のような問題点に鑑み、リペ
アー時においてプリント基板から半導体チップの離脱を
容易に行うことができる半導体の実装構造とその実装方
法の提供を目的とする。
アー時においてプリント基板から半導体チップの離脱を
容易に行うことができる半導体の実装構造とその実装方
法の提供を目的とする。
【０００８】
【課題を解決するための手段】本発明は、図１に示すよ
うに実装する半導体チップ２の各リード端子2aと対応す
る位置から当該半導体チップ２の各側面より外側となる
位置まで接続パターン11ａを形成して、その先端に半田
メッキを施した半田接合部11ｂをそれぞれ配した薄型基
板11に、上記リード端子2aを該接続パターン11ａに圧接
した状態で接着剤３により上記半導体チップ２を固着
し、上記薄型基板11の該接続パターン11ａ形成部をそれ
ぞれＵ字状に曲折して上記半田接合部11ｂをプリント基
板１と対向させ、当該半田接合部11ｂの半田により上記
プリント基板１の接合パッド1aと接合する。
うに実装する半導体チップ２の各リード端子2aと対応す
る位置から当該半導体チップ２の各側面より外側となる
位置まで接続パターン11ａを形成して、その先端に半田
メッキを施した半田接合部11ｂをそれぞれ配した薄型基
板11に、上記リード端子2aを該接続パターン11ａに圧接
した状態で接着剤３により上記半導体チップ２を固着
し、上記薄型基板11の該接続パターン11ａ形成部をそれ
ぞれＵ字状に曲折して上記半田接合部11ｂをプリント基
板１と対向させ、当該半田接合部11ｂの半田により上記
プリント基板１の接合パッド1aと接合する。
【０００９】
【作用】本発明では、接着剤３を介して薄型基板11に半
導体チップ２の実装面を固着することで当該半導体チッ
プ２のリード端子2aを上記薄型基板11の接続パターン11
ａへ圧接接合し、その薄型基板11の各周端縁をそれぞれ
反転させて上記接続パターン11ａと導通した半田接合部
11ｂとプリント基板１の接合パッド1aを半田接合してい
るから、この半田接合部11ｂの半田を加熱溶融すること
によりプリント基板１の接合パッド1aから薄型基板11が
離別できるので、リペアー時にはプリント基板１より半
導体チップ２を容易に取り外すことが可能となる。
導体チップ２の実装面を固着することで当該半導体チッ
プ２のリード端子2aを上記薄型基板11の接続パターン11
ａへ圧接接合し、その薄型基板11の各周端縁をそれぞれ
反転させて上記接続パターン11ａと導通した半田接合部
11ｂとプリント基板１の接合パッド1aを半田接合してい
るから、この半田接合部11ｂの半田を加熱溶融すること
によりプリント基板１の接合パッド1aから薄型基板11が
離別できるので、リペアー時にはプリント基板１より半
導体チップ２を容易に取り外すことが可能となる。
【００１０】
【実施例】以下図１〜図３について本発明の実施例を詳
細に説明する。図１は一実施例による半導体実装構造を
示す模式的断面図、図２は本実施例の薄型基板を示す模
式的平面図、図３は本実施例による半導体実装方法の工
程順側断面図を示し、図中において、図４と同一部材に
は同一記号が付してあるが、その他の11は半導体のリー
ド端子とプリント基板の接合パッドの間に介在させる半
導体実装用の薄型基板である。
細に説明する。図１は一実施例による半導体実装構造を
示す模式的断面図、図２は本実施例の薄型基板を示す模
式的平面図、図３は本実施例による半導体実装方法の工
程順側断面図を示し、図中において、図４と同一部材に
は同一記号が付してあるが、その他の11は半導体のリー
ド端子とプリント基板の接合パッドの間に介在させる半
導体実装用の薄型基板である。
【００１１】薄型基板11は、図２に示すように実装する
半導体チップ２より大きい四角形に成形した例えば柔軟
な樹脂よりなる絶縁板の一方の面に、半導体チップ２の
リード端子2aを圧接させる接続パターン11ａを当該リー
ド端子2aと対応する位置より前記絶縁板の外周縁までそ
れぞれ平行に形成し、各接続パターン11ａの先端には図
４に示すプリント基板１の接合パッド1aと接合する半田
メッキを施した半田接合部11ｂを設けて、各角に半導体
チップ２の周縁に達する切り欠きを形成することにより
上記半田接合部11ｂを有する突出部を成形している。
半導体チップ２より大きい四角形に成形した例えば柔軟
な樹脂よりなる絶縁板の一方の面に、半導体チップ２の
リード端子2aを圧接させる接続パターン11ａを当該リー
ド端子2aと対応する位置より前記絶縁板の外周縁までそ
れぞれ平行に形成し、各接続パターン11ａの先端には図
４に示すプリント基板１の接合パッド1aと接合する半田
メッキを施した半田接合部11ｂを設けて、各角に半導体
チップ２の周縁に達する切り欠きを形成することにより
上記半田接合部11ｂを有する突出部を成形している。
【００１２】上記部材を使用した半導体実装構造は、図
１に示すように薄型基板11の各接続パターン11ａに半導
体チップ２のリード端子2aを圧接して、接着剤３により
その接続パターン11ａと該リード端子2aを覆う状態で該
半導体チップ２を固着した上記薄型基板11の上記半田接
合部11ｂが形成された先端縁をそれぞれＵ字状に反転さ
せ、当該半田接合部11ｂとプリント基板１の主面に形成
された接合パッド1aとを半田により接合している。
１に示すように薄型基板11の各接続パターン11ａに半導
体チップ２のリード端子2aを圧接して、接着剤３により
その接続パターン11ａと該リード端子2aを覆う状態で該
半導体チップ２を固着した上記薄型基板11の上記半田接
合部11ｂが形成された先端縁をそれぞれＵ字状に反転さ
せ、当該半田接合部11ｂとプリント基板１の主面に形成
された接合パッド1aとを半田により接合している。
【００１３】上記実装構造を形成するための実装方法
は、図３の工程順側断面図に示すように、(a) は、絶縁
板の一方の面に形成された各接続パターン11ａと上記半
田接合部11ｂを上側にして薄型基板11を延伸した状態で
平板，例えば定盤12の上面に載置し、実装される半導体
チップの各リード端子と前記接続パターン11ａの一部を
覆うとともに、該半導体チップ２の実装面側と前記薄型
基板11の主面で形成される隙間を充填できる量の接着剤
３を、当該薄型基板11の中央部に滴下して供給した状
態、(b) は、定盤12の上面に載置した上記薄型基板11の
接続パターン11ａと上記リード端子2aを位置合わせして
半導体チップ２を上記薄型基板11の主面に載置するとと
もに、押圧部材13により当該半導体チップ２の上面を押
圧して前記接続パターン11ａに該リード端子2aを圧接す
ることにより、圧接された前記各リード端子2aと該接続
パターン11ａを覆うとともに該半導体チップ２の実装面
側と前記薄型基板11の間に接着剤３を充填させて硬化し
た状態、(c) は、上記リード端子2aと該接続パターン11
ａが圧接した状態で上記半導体チップ２を固着した該薄
型基板11の上記突出部根元よりそれぞれＵ字状に反転さ
せて、前記各突出部の先端縁に形成した上記半田接合部
11ｂをプリント基板１の主面に形成したそれぞれの接合
パッド1aと対向させ、当該接合パッド1aと該半田接合部
11ｂを位置合わせした後に上記薄型基板11を介してプリ
ント基板１の主面に上記半導体チップ２を載置し、図示
していないリフローボンディング装置等の加熱で該半田
接合部11ｂに施した半田メッキを溶融して該接合パッド
1aと該半田接合部11ｂを接合した状態、の順序で上記半
導体チップ２を該プリント基板１の主面に実装してい
る。
は、図３の工程順側断面図に示すように、(a) は、絶縁
板の一方の面に形成された各接続パターン11ａと上記半
田接合部11ｂを上側にして薄型基板11を延伸した状態で
平板，例えば定盤12の上面に載置し、実装される半導体
チップの各リード端子と前記接続パターン11ａの一部を
覆うとともに、該半導体チップ２の実装面側と前記薄型
基板11の主面で形成される隙間を充填できる量の接着剤
３を、当該薄型基板11の中央部に滴下して供給した状
態、(b) は、定盤12の上面に載置した上記薄型基板11の
接続パターン11ａと上記リード端子2aを位置合わせして
半導体チップ２を上記薄型基板11の主面に載置するとと
もに、押圧部材13により当該半導体チップ２の上面を押
圧して前記接続パターン11ａに該リード端子2aを圧接す
ることにより、圧接された前記各リード端子2aと該接続
パターン11ａを覆うとともに該半導体チップ２の実装面
側と前記薄型基板11の間に接着剤３を充填させて硬化し
た状態、(c) は、上記リード端子2aと該接続パターン11
ａが圧接した状態で上記半導体チップ２を固着した該薄
型基板11の上記突出部根元よりそれぞれＵ字状に反転さ
せて、前記各突出部の先端縁に形成した上記半田接合部
11ｂをプリント基板１の主面に形成したそれぞれの接合
パッド1aと対向させ、当該接合パッド1aと該半田接合部
11ｂを位置合わせした後に上記薄型基板11を介してプリ
ント基板１の主面に上記半導体チップ２を載置し、図示
していないリフローボンディング装置等の加熱で該半田
接合部11ｂに施した半田メッキを溶融して該接合パッド
1aと該半田接合部11ｂを接合した状態、の順序で上記半
導体チップ２を該プリント基板１の主面に実装してい
る。
【００１４】その結果、薄型基板11の半田接合部11ｂと
プリント基板１の接合パッド1aを加熱して接合用の半田
を溶融することにより当該接合パッド1aと該半田接合部
11ｂが離別できるので、リペアー時には障害が発生した
半導体チップ２をプリント基板１より容易に取り外すこ
とができる。
プリント基板１の接合パッド1aを加熱して接合用の半田
を溶融することにより当該接合パッド1aと該半田接合部
11ｂが離別できるので、リペアー時には障害が発生した
半導体チップ２をプリント基板１より容易に取り外すこ
とができる。
【００１５】
【発明の効果】以上の説明から明らかなように本発明に
よれば極めて簡単な構成で、薄型基板の半田接合部とプ
リント基板の接合パッドの接合半田を溶融することによ
り半導体チップをプリント基板より容易に取り外すこと
ができる等の利点があり、著しい経済的及び、信頼性向
上の効果が期待できる半導体実装構造とその実装方法を
提供することができる。
よれば極めて簡単な構成で、薄型基板の半田接合部とプ
リント基板の接合パッドの接合半田を溶融することによ
り半導体チップをプリント基板より容易に取り外すこと
ができる等の利点があり、著しい経済的及び、信頼性向
上の効果が期待できる半導体実装構造とその実装方法を
提供することができる。
【図１】 本発明の一実施例による半導体実装構造を示
す模式的断面図である。
す模式的断面図である。
【図２】 本実施例の薄型基板を示す模式的平面図であ
る。
る。
【図３】 本実施例による半導体実装方法を示す工程順
側断面図である。
側断面図である。
【図４】 従来の半導体実装構造を示す模式的断面図で
ある。
ある。
１はプリント基板、 1aは接合パッ
ド、２は半導体チップ、 2aはリード
端子、３は接着剤、11は薄型基板、11ａは接続パター
ン、 11ｂは半田接合部、12は定盤、13
は押圧部材、
ド、２は半導体チップ、 2aはリード
端子、３は接着剤、11は薄型基板、11ａは接続パター
ン、 11ｂは半田接合部、12は定盤、13
は押圧部材、
Claims (2)
- 【請求項１】 実装する半導体チップ(2) の各リー
ド端子(2a)と対応する位置から当該半導体チップ(2) の
各側面より外側となる位置まで接続パターン(11a) を形
成して、その先端に半田メッキを施した半田接合部(11
b) をそれぞれ配した薄型基板(11)に、上記リード端子
(2a)を該接続パターン(11a) に圧接した状態で接着剤
(3) により上記半導体チップ(2) を固着し、上記薄型基
板(11)の該接続パターン(11a) 形成部をそれぞれＵ字状
に曲折して上記半田接合部(11b) をプリント基板(1) と
対向させ、当該半田接合部(11b) の半田により上記プリ
ント基板(1) の接合パッド(1a)と接合したことを特徴と
する半導体実装構造。 - 【請求項２】 上記接続パターン(11a) と該半田接
合部(11b) を上側にして上記薄型基板(11)を平板上に延
伸し、中央部に実装される半導体チップ(2)の実装面と
該薄型基板(11)の主面で形成される隙間を充填できる量
の接着剤(3)を供給して、当該半導体チップ(2) のリー
ド端子(2a)を上記接続パターン(11a)に圧接させた状態
で該接着剤(3) を硬化し、上記薄型基板(11)の該接続パ
ターン(11a) 形成部をそれぞれＵ字状に曲折して上記半
田接合部(11b) をプリント基板(1) の主面と対向させ、
加熱により該半田接合部(11b) に施した半田メッキを溶
融して当該半田接合部(11b) と該接合パッド(1a)を接合
したことを特徴とする請求項１記載の半導体実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243087A JPH0697223A (ja) | 1992-09-11 | 1992-09-11 | 半導体実装構造とその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243087A JPH0697223A (ja) | 1992-09-11 | 1992-09-11 | 半導体実装構造とその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697223A true JPH0697223A (ja) | 1994-04-08 |
Family
ID=17098596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4243087A Withdrawn JPH0697223A (ja) | 1992-09-11 | 1992-09-11 | 半導体実装構造とその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697223A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0860877A3 (en) * | 1997-02-25 | 2001-02-28 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for producing thereof |
-
1992
- 1992-09-11 JP JP4243087A patent/JPH0697223A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0860877A3 (en) * | 1997-02-25 | 2001-02-28 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for producing thereof |
| EP1577944A1 (en) * | 1997-02-25 | 2005-09-21 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for production thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
| TW501208B (en) | Semiconductor device and manufacturing method of the same | |
| EP0558325B1 (en) | Raised feature on substrate for flip chip interconnection | |
| JPWO2001026147A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP5036397B2 (ja) | チップ内蔵基板の製造方法 | |
| JPS63150930A (ja) | 半導体装置 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JP3974834B2 (ja) | 電子部品の装着方法 | |
| JPH0697223A (ja) | 半導体実装構造とその実装方法 | |
| JP2001223465A (ja) | プリント配線基板の接続方法及び接続構造 | |
| JP4288026B2 (ja) | 装着ツール及びｉｃチップの装着方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP2002118197A (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| EP1317001A1 (en) | A semiconductor device | |
| JPH0677285A (ja) | Ｉｃ素子の実装方法 | |
| JPH04329659A (ja) | 混成集積回路装置およびその製造方法 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |