JPH0697398B2 - 電子楽器のキ−アサイナ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子楽器のキー開閉器走査状況を電子的に走査
し情報を得て、楽音発生器を制御する電子楽器のキーア
サイナに関する。

キーアサイナがキー開閉器の操作状況を知って発音処理
手段を動作させたとき、キー開閉器における接点構造と
して、第１・第２接点を有し、第１接点より時間的に遅
れて操作される第２接点の操作がなされたことを検出し
てから、発音処理をしていた。そのため各接点の出力信
号により発音される手段を各別に有する構成として、２
種類の発音処理を相次いで行ったとき、極めてゆっくり
押鍵すると不自然な楽音となって、演奏者に不評であっ
た。その改善策が要望されている。

［従来の技術］ 電子楽器特に電子鍵盤楽器では、演奏者が押鍵したとき
の速さを検出し、音色に「タッチレスポンス」効果を加
えることが多くなった。この押鍵速度検出のためキー開
閉器には、通常第11図または第12図に示す接点構造を採
用している。即ち１つの鍵に第１接点１と第２接点２と
を有し、２つの接点間を、鍵３が移動する時間から押鍵
速度を検出していた。この構成は圧電素子や光学的方式
を用いたものと比較し、均一に製造することができ安価
である。第11図において、共通ライン４に高速パルスを
印加しておく。第１接点出力端子５には、常時正電圧Vc
cを与えてあり、第１接点１は常時は閉じているので、
端子５の信号は正電圧Vccと零電圧との間をパルス状に
高速に操り返している。第２接点出力端子６は正電圧Vc
cの値に一定である。キー３が押されたとき棹７が押さ
れて第１接点１を開き、間もなく第２接点を閉じる。第
２接点出力端子６の電位はその後にパルス状の繰り返し
を行うため、押鍵速度は第１接点出力端子５のパルス状
変化が停止してから、第２接点出力端子６がパルス状の
変化を始めるまでのパルス数に反比例する。

第12図では冠状の上蓋８と、接点台９とが対向してい
る。第12図Ｂに示すように第１接点の接触面1a、第２接
点の接触面2aが円環状をなしている。第12図Ｃに示すよ
うに接点台９の接触面では第１接点に1b,1cが、第２接
点に2b,2cが存る。キー３を押下げたとき上蓋８が押下
げられ、まず第１接点1aと1bが閉じるから、第１接点出
力端子５からパルス状変化のある信号が得られる。第２
接点は直流出力で変化がない。次に第２接点が閉じたと
き、端子６からパルス状変化のある信号が得られ、端子
５は相変わらず変化のある信号が得られる。そのため端
子5,6間でパルス状変化の開始時の間隔を調べ、その間
に生じたパルス数に反比例する値が押鍵速度となる。

したがって第11図・第12図に示す接点構造によりパルス
数を計測して、タッチレスポンス効果用信号としてい
る。

押鍵が開始され、第１接点１が開または閉となった以降
第２接点２が閉じるまでの時間について調べた所、第13
図に示すように1m秒乃至20m秒という極めて大きな違い
があり、６〜12m秒の値となる場合の多いことが判っ
た。第13図は棒グラフ状に示してあるが、その中間値も
存在する。第14図は前記所要時間の逆数として押鍵速度
を求めた例を示している。最高速度は1m秒で得られ、最
低速度は20m秒で得られる。押鍵速度の例は1m秒に対し7
F_H（_Hは16進数の表示であることを表す）、20m秒以上は
00_Hである。

そしてハモンドオルガンで代表されるようなタッチレス
ポンス効果の必要のないティビィア／ドローバ音などに
対しては、第１接点出力信号により直ぐ発音処理を開始
させ、ピアノ音のようにタッチレスポンス効果の必要の
ある音に対しては第２接点出力信号により発音処理を行
うことが検討された。

［発明が解決しようとする問題点］ 発音処理手段を２つ具備し押鍵の時間経過に伴い両者が
各別に発音を開始したとき、音の立上りに時間差が生じ
た。その時間差が大きくなるとき例えばゆっくりとした
押鍵のとき、演奏者に不快感を与えるようになる。演奏
者が故意に第１接点と第２接点の間で押鍵を中断すれ
ば、タッチレスポンス効果のついたピアノ音は発生でき
ない。本発明の目的は前述の欠点を改善し、不自然な押
鍵のされたときも発音処理手段の動作を出来るだけ自然
な状態で開始できるような電子楽器のキーアサイナを提
供することにある。

［問題点を解決するための手段］ 第１図は本発明の原理構成を示すブロック図である。第
１図において、10はキー開閉器、11は第１接点、12は第
２接点、13は計時手段、20はキーアサイナ、21は第１発
音処理手段、31は第２発音処理手段を示す。１鍵当たり
２個の接点が鍵の走査方向に離して配置され、押鍵操作
により先ず第１接点が、次に第２接点が閉成するキー開
閉器と、該キー開閉器の接点の走査結果に基づき発音処
理を行うキーアサイナとを有する電子楽器において、前
記キー開閉器10は、第１接点11の開閉に基づき第１接点
出力信号を発生し、第２接点12の閉成に基づき第２接点
出力信号を発生するものであり、前記キーアサイナ20
は、前記第１接点出力信号を受けて発音処理をおこなう
第１発音処理手段21と、前記第１接点出力信号の発生の
時から計時を開始し所定時間を経過すると出力信号を発
生する計時手段13と、前記第２接点出力信号または前記
計時手段13の出力信号の何れか早く発生した出力信号を
受けて発音処理を行う第２発音処理手段31とを具備す
る。

〔作用〕

鍵が押鍵された結果、キー開閉器10の開閉情報として先
ず第１接点11の開放（または閉成）による出力信号が第
１発音処理手段21に印加される。第１発音処理手段21は
この信号に基づき例えばティビア・ドローバー音のよう
にタッチレスポンスの不要な音を発生させる。

このとき計時手段13が計時を始める。所定時間例えば20
m秒経過する以前に、第２接点12の出力信号が第２発音
処理手段31に印加されたときは、通常に発音処理を開始
する。若しその時間内に第２接点12の出力信号が到達し
なければ、計時手段13は出力信号を第２発音処理手段31
に印加する。第２発音処理手段31はそのとき第１接点11
の出力信号が計時を始めたときと同じ状態であることを
確認して、自己の発音処理を開始する。この処理開始以
降に若し第２接点12の出力信号が到来しても、そのとき
は発音処理を再び開始しない。

［実施例］ 第２図は本発明の実施例として発音処理手段の構成を示
すブロック図である。実施例として、計時手段をソフト
ウェアで処理する場合で、第２発音処理手段31の内部の
押鍵順番メモリに設けることを示している。第２図にお
いて、21,31は第１・第２発音処理手段を全体的に示す
もの、22,32はマイクロプロセッサ、23,33は旧キーデー
タメモリ・新キーデータメモリ・第１タッチデータメモ
リ、24,34はアサインメントメモリ、25,35は押鍵順番メ
モリで図示するように各ビット情報を格納するもの、2
6,36は区域カウンタ・優先順番カウンタ・キー走査カウ
ンタ・ビットカウンタを示す。

計時手段13に関しての動作はフローチャートにより後述
するが、考え方は押鍵順番メモリ35に格納されている或
るチャネルのデータが、第１接点11の処理後20m秒以上
を経過しているときは、第２接点12の出力信号が到来し
ていなくても到来したと同様の処理を進められることで
ある。

各メモリの出力は後段に設けられている楽音発生器とエ
ンベロープ発生器に印加され、所要の処理がなされる。
ここで第１・第２発音処理手段は例えばその処理する音
色によって区別することが必要であるから、以下各メモ
リの格納データについて先ず説明する。

楽音発生器にアサインメントメモリを設け、第３図に示
すように48個のノートレジスタ（NR）で構成する。第３
図Ａに示すTV1,TV2系列は同様なアドレスに同じ情報を
割当て、タッチレスポンスを必要とする第２発音処理手
段の側に属する。ここでTV1,TV2系列とはアサインメン
トメモリを使用する楽音発生器においてメモリに記憶さ
れている波形が刻々に更新され、それを順序正しく読出
し楽音を発生させることにより、楽音波形が時間的に次
々と変化して行くときの、レジスタ上の波形系列を言
う。そして第３図Ｂに示すnTV系列は半周期または１周
期分の波形が一度だけ記憶され、その波形を繰り返し読
出すときのレジスタ上の波形系列を言って、それはタッ
チレスポンスを不要とする第１発音処理手段の側に属す
る。各ノードレジスタにはキーのオン／オフ・キー番号
・押鍵速度・区域などを格納する。キーのオン／オフと
は、“0"でオフ、“1"でオンとする。キー番号は７ビッ
トで構成され、C₀のときは00_H,C₁のときは0C_Hというよ
うに１オクターブで12ずつ値が多くなる。押鍵速度は押
鍵時のイニシャル・タッチデータが格納され、６ビット
を使用する。区域は鍵盤毎につけられた値であり、ソロ
鍵盤を00_B（_Bは２進符号の意味），上鍵盤を01_B，下鍵
盤を10_B，ペダル鍵盤を 11_Bとしている。

楽音発生器に対する音色データは第４図に示すように格
納されている。第４図Ａは第２発音処理手段側、同図Ｂ
は第１発音処理手段側に在る。第４図ＡのTV1系列にお
いてNR0D〜NR0Bは上鍵・下鍵合わせて12チャネルの後押
し優先方式であり、ピアノやハープシコード等のプリセ
ット・パーカッション音を発音するため使用する。NR0C
〜NR0Dは足鍵２チャネルの後押し優先方式であり、エレ
クトリックベースなどのパーカッション系ベース音を発
音するため使用する。NR0EとNR0Dは2DCOを構成してお
り、１つのソロ音を発生させるのに２つのノートレジス
タを使用している。NR0F〜NR1Fは前述のように2DCOを構
成している。

TV2系列のNR1O〜NR1BはTV1系列と同様に上鍵・下鍵合わ
せて12チャネルの後押し優先方式であり、ストリング
ス，リード等のオーケストラ音を発音するため使用す
る。NR1C〜NR1Dは足鍵２チャネル後押し優先方式であ
り、オーケストラ系のベース音を発音するため使用す
る。

nTV系列のNR2O〜NR2Bは上鍵・下鍵合わせて12チャネル
の後押し優先方式であり、ティビィア・ドローバ音を発
音するため使用する。なおこの例ではNR2E〜NR2Fは使用
していない。

次にマイクロプロセッサ22,32が管理するアサインメン
トメモリ24,34を第５図に示す。第５図Ａは第２接点SW2
によって得た情報で割当てを行ったものであり、タッチ
スピードデータも有効である。このアサインメントメモ
リの内容は第３図のNR0O〜NR1Fの32個のノートレジスタ
へ転送され、タッチレスポンス効果を有する音を発生す
る。第５図Ｂは第１接点SW1によって得られた情報で割
当てを行ったものである。タッチスピードデータはマイ
クロプロセッサが適当な音量で発音できる値をデフォル
トデータとして、第５図ＢのアサインメントメモリのCH
O〜CHDの「押鍵速度」の欄へ書込む。第５図に示すこの
アサインメントメモリの内容は第３図のNR2O〜NR2Fの14
個のノートレジスタへ転送される。

第５図のアサインメントメモリへの割当てを行うとき使
用する押鍵順番メモリを第６図に示す。第６図Ａは第２
発音処理手段に属し、第６図Ｂは第１発音処理手段に属
する。第６図Ａにおいては第１接点SW1と第２接点SW2に
ついてのキーオンオフビットとチャネル番号とタイマを
格納して、第６図Ｂでは第１接点SW1についてのキーオ
ンオフビットとチャネル番号を格納する。

次にメモリ23,33におけるイニシャル・タッチデータメ
モリを61鍵の鍵盤の例で第７図に示す。第７図におい
て、イニシャル・タッチデータは７ビット構成で、他の
最上位１ビットは各鍵の接点SW2の状態を示している。
キーのオン・オフビットは“1"でオン、“0"でオフであ
ることを示す。第７図に示すタッチ情報領域のアドレス
は00_Hから7F_Hまで鍵盤と１対１に対応していて、小さい
アドレスに低い音の鍵情報が格納される。第７図におい
てアドレス80_H以降のデータは、走査して得たスイッチ
の状態を格納していて、１バイト（８ビット）で４鍵分
の情報を持っている。

第８図は旧キーデータを接点SW1について示す図であ
る。

次に第９図は第１発音処理手段の動作フローチャートを
示す。第９図のステップ（１）においてカウンタ26内の
区域カウンタを零とする。次にステップ（２）において
カウンタ26内のキー走査カウンタを零とする。第１接点
SW1の状態について前回走査したデータの格納されてい
るメモリ23内の旧データメモリからキー走査カウンタに
対応したデータ、即ちアドレス零のデータを読出す。こ
のデータについて新たに走査して得たデータ（新キーデ
ータ）との比較をステップ（５）において行う。このと
き通常はEOR回路を使用する。比較するデータは４ビッ
ト単位であって、４つの鍵についてオン／オフ変化の検
出が一度にできる。変化がないときステップ（６）にお
いてキー走査カウンタを＋１してとをように処理する。
ステップ（７）においてキー走査カウンタがオーバした
ときは区域カウンタを＋１して（ステップ（８））同様
に処理することを繰り返す。区域カウンタがオーバした
とき処理終了とする。このキー走査によりキー状況変化
の検出速度が上がり、プロセッサの負担が軽減する。な
お前述の区域とは鍵盤を識別して示す言葉で、例えば区
域00はソロ鍵盤を、区域01は上鍵盤を、区域10は下鍵盤
を、区域11は足鍵盤を示すように定める。

次に条件分岐ステップ（５）以降の動作を説明する。ス
テップ（５）において状況変化の起こったことが検出さ
れたとき、ステップ（10）においてカウンタ26に在るビ
ットカウンタを零としておく。前記メモリ23に在るイニ
シャル・タッチデータメモリにおける４ビットデータの
うち何処のビットに変化が起こったかを調べる。そのた
め４ビット中の最下位ビットから１ビットずつ調べるよ
うにステップ（11）においてビットカウンタの示す零番
ビット以外をマスクして、もう一度新ビット＝旧ビット
をチェックする。ステップ（12）では変化がないときス
テップ（13）においてビットカウンタを＋１して処理す
る。変化が検出できるまで繰り返し、次に変化のあった
ビットについてステップ（15）においてチェックし、例
えばデータビットが“1"であればキーオンに変化し、
“0"であればキーオフに変化したと判断し、それぞれの
処理に移る。

〔キーオフ処理について〕

キーオフ検出をしたとき、ステップ（19）においてキー
番号を得る。次にステップ（20）と（21）において、後
述のアサインメントメモリ24上にそのキーオフされたキ
ー番号に対応するキーオン状態のチャネルがあるかどう
かを調べる。探し出せた場合はそのチャネルへキーオフ
アサインを行う処理としてステップ（22）を行う。12チ
ャネル全部を探しても無い場合はキーオフアサインを行
わずに、旧データメモリの書換え処理をステップ（28）
で行う。この処理はキーオフアサインしたチャネルと同
じチャネル番号を押鍵順番メモリ25の中から探し出しそ
のオン／オフビットが必ずオンとなっている筈なので、
オフとする処理を行う。その後に旧キーデータメモリの
対応するビットをキーオフとする。ステップ（20）と条
件分岐（21）によってアサインメントメモリ24の12チャ
ネル全部を探しても同一のキー番号が見つからなかった
場合はキーオフのためのステップ（22）（23）を行わず
旧キーデータSW1の書換えだけを行いステップ（13）へ
戻る。

〔キーオン処理について〕

条件分岐（16）によってキーオンが検出されるとステッ
プ（25）によりキー番号とキーオンオフビットを作成
し、それがアサインメントメモリ24の第１バイトにな
る。またステップ（26）によりイニシャル・タッチデー
タを基にテーブルを参照し、データ変換して押鍵速度デ
ータとし、また２ビットからなる区域データを加えて作
成し第２バイトを得る。次にステップ（27）と条件分岐
（28）によりアサインメントメモリ24の中に同一のキー
番号でオンオフビットがオフになっているチャネルを探
す。これは同一鍵で次々と他のチャネルに割当てて行く
と、特にサステインが長い音色では段々音量が大きくな
って不自然になるため、同一キー番号でリリース中のチ
ャネルに割当てようとするものである。条件分岐（28）
で探し出せたらステップ（32）により、その同一キー番
号のチャネルを新たな押鍵に対する割当てチャネルとす
る。条件分岐（28）でアサインメントメモリ24の全ての
チャネルの中に前記の同一キー番号が見つからなかった
場合は条件分岐（29）により押鍵順番メモリ25の中にキ
ーオフチャネルがあるか調べる。キーオフチャネルがあ
ると判った場合ステップ（31）により押鍵順番メモリ25
のSW1のキーオフチャネルの中で最も先に押鍵されたチ
ャネルを探し、新たな押鍵に対する割当てチャネルとす
る。

条件分岐（29）で押鍵順番メモリ25の中にSW1のキーオ
フチャネルが無くて、全てキーオンチャネルであった場
合、処理ステップ（30）により押鍵順番メモリ25の中で
最も先に押鍵されたチャネルを探し新たな押鍵に対する
割当てチャネルとする。押鍵順番メモリ25は先頭アドレ
スから押鍵の古い順に割当てたチャネル番号を格納して
いるので、先頭アドレスのメモリが格納するチャネル番
号が最も先に押鍵されたチャネルということになる。

処理ステップ（30）（31）（32）の何れを行った場合で
もその後処理ステップ（33）によりアサインメントメモ
リ24への割当てを行う。その後押鍵順番メモリ25への処
理を処理ステップ（34）〜（41）で行う。条件分岐（3
8）により優先順番カウンタがオーバした場合、処理（3
9）のエラー処理に入る。その後処理ステップ（42）で
旧キーデータSW1の対応するビットをキーオンとする。

押鍵有無の検出を行ったとき、検出できなければ次の４
鍵について検出を行うため、キー走査カウンタを＋１し
てルーチンの最初へ戻る。キー走査カウンタが終了値を
オーバしたとき、区域カウンタの値を＋１して次の区域
の最初の鍵から押鍵検出を行う。区域カウンタの値が終
了値をオーバしたとき第１発音処理手段の処理は終わ
る。

第２発音処理手段については、第10図の動作フローチャ
ートにより動作する。ステップ（１）においてカウンタ
36内の優先順番カウンタへ押鍵順番メモリ35の先頭番地
をセットする。条件分岐（２）で優先順番カウンタの示
す押鍵順番メモリ35の内容のうちSW1＝オン、SW2＝オフ
という状態のチャネルがあるかどうか調べる。つまりア
サインメントメモリ24には割当て済みであってアサイン
メントメモリ34にはまだ割当ててないというチャネルを
探し出している。そのチャネルが見つかった場合は、そ
のチャネルのタイマ値が20以上かどうかを調べる。この
タイマ値はこのルーチンを通る度に＋１されるので、メ
インルーチンが約1m秒でループしていると仮定する。若
しメインルーチンが2m秒であればタイマ値を＋２する。
またより正確な時間を測定したいならば、タイマ値を加
算する処理は1m秒若しくは2m秒毎の割込み処理を使用す
る。条件分岐（５）によってタイマ値が20以上であれ
ば、処理ステップアサインメントメモリ24の対応するチ
ャネルへアサインメントメモリ34と同じキーオンとキー
番号を書込む。またイニシャル・タッチデータメモリか
らそのキー番号に対応したデータを読出し、プロセッサ
がテーブル参照により押鍵速度を読出してアサインメン
トメモリ34の速度の所へ書込む。この場合はタイマ値が
20以上であったから、読出された押鍵速度は零である。
ビット0,1の区域データはアサインメントメモリ34のも
のをコピーする。

以上の処理ステップ（11）を行った後、押鍵順番メモリ
35の対応するチャネルのSW2オンオフビットをオンとし
て処理（12）を終わる。条件分岐（15）によりタイマ値
が20以下の場合は処理ステップ（６）によりタイマ値を
＋１し、処理ステップ（７）（８）により現在押鍵順番
メモリ35で読出されているチャネル番号からアサインメ
ントメモリ34内の対応するチャネルのキー番号と区域を
参照し、キー番号からキー走査カウンタをセットし、区
域から区域カウンタをセットし、それらのカウンタ値を
アドレスとして新キーデータSW2を読出す。条件分岐
（９）で前記読出した新キーデータSW2がオンかどうか
調べオンなら処理（10）へ行き、オフなら処理（３）へ
戻る。処理（３）、条件分岐（４）では押鍵順番メモリ
35のアドレスとなる優先順番カウンタの値を＋１し、全
ての押鍵順番メモリ35について終了したかどうかを調べ
る。まだチェックしてない押鍵順番メモリ35があれば条
件分岐（２）へ行き、全てチェックしたならば終了とす
る。

［発明の効果］ このようにして本発明によると、発音処理手段を２組具
備していて、押鍵のとき第２接点出力信号が所定時間内
に得られなかったときは、得られたものとして処理する
から、演奏者にとって不自然さがなくなる。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、 第２図は本発明の実施例として発音処理手段の構成を示
す図、 第３図・第５図はアサインメントメモリのデータ格納を
示す図、 第４図は音色データを格納するメモリを示す図、 第６図は押鍵順番メモリのデータ格納を示す図、 第７図はイニシャル・タッチデータを格納するメモリを
示す図、 第８図はキーデータを格納するメモリを示す図、 第９図は第１発音処理手段の動作フローチャート、 第10図は第２発音処理手段の動作フローチャート、 第11図・第12図はキー開閉器の接点構造を示す図、 第13図は押鍵時間の例を示す図、 第14図は押鍵速度の例を示す図である。 1,11……第１接点 2,12……第２接点、３……鍵 ５……第１接点出力端子 ６……第２接点出力端子 13……計時手段 21……第１発音処理手段 31……第２発音処理手段 24,34……アサインメントメモリ 25,35……押鍵順番メモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】１鍵あたり２個の接点が鍵の操作方向に離
   して配置され、押鍵操作により先ず第１接点が、次に第
   ２接点が閉成するキー開閉器と、該キー開閉器の接点の
   走査結果に基づき発音処理を行うキーアサイナとを有す
   る電子楽器において、 前記キー開閉器（10）は、第１接点（11）の開閉に基づ
   き第１接点出力信号を発生し、第２接点（12）の閉成に
   基づき第２接点出力信号を発生するものであり、 前記キーアサイナ（20）は、前記第１接点出力信号を受
   けて発音処理を行う第１発音処理手段（21）と、前記第
   １接点出力信号の発生の時から計時を開始し所定時間を
   経過すると出力信号を発生する計時手段（13）と、前記
   第２接点出力信号または前記計時手段（13）の出力信号
   の何れか早く発生した出力信号を受けて発音処理を行う
   第２発音処理手段（31）とを具備すること、 を特徴とする電子楽器。