JPH0719149B2 - 電子楽器のキ−アサイナ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子楽器のキー開閉器の操作状況を電子的に走
査し開閉情報を得て、楽音発生器を制御する電子楽器の
キーアサイナに関する。

キーアサイナがキー開閉器の操作状況を知って発音処理
手段を動作させたとき、キー開閉器における接点構造と
して、第１・第２接点を有し、第１接点より時間的に遅
れて操作される第２接点の操作がなされたことを検出し
てから、発音処理をしていた。そのため各接点の出力信
号により発音される手段を各別に有する構成として、２
種類の発音処理を相次いで行ったとき、極めてゆっくり
う押鍵されると不自然な楽音となって、演奏者に不評で
あった。その改善策が要望されている。

［従来の技術］ 電子楽器特に電子鍵盤楽器では、演奏者が押鍵したとき
の速さを検出し、音色に「タッチレスポンス」効果を加
えることが多くなった。この押鍵速度検出のためキー開
閉器には、通常第12図または第13図に示す接点構造を採
用している。即ち１つの鍵に第１接点と、第２接点２と
を有し、２つの接点間を鍵３が移動する時間から押鍵速
度を検出していた。この構成は圧電素子や光学的方式を
用いたものと比較し、均一に製造することができ安価で
ある。第12図において、共通ライン４に高速パルスを印
加しておく。第１接点出力端子５には、常時正電圧Vcc
を与えてあり、第１接点１は常時は閉じているので、端
子５の信号は正電圧Vccと零電圧との間をパルス状に高
速に繰り返している。第２接点出力端子６は正電圧Vcc
の値に一定である。キー３が押されたとき棹７が押され
て第１接点１を開き、間もなく第２接点を閉じる。第２
接点出力端子６の電位はその後にパルス状の繰り返しを
行うため、押鍵速度は第１接点出力端子５のパルス状変
化が停止してから、第２接点出力端子６がパルス状の変
化を始めるまでのパルス数に反比例する。

第13図では冠状の上蓋８と、接点台９とが対向してい
る。第13図Ｂに示すように第１接点の接触面1a、第２接
点の接触面2aが円環状をなしている。第13図Ｃに示すよ
うに接点台９の接点面では第１接点に1b,1cが、第２接
点に2b,2cが在る。キー３を押下げたとき上蓋８が押下
げられ、まず第１接点1aと1bが閉じるから、第１接点出
力端子５からパルス状変化のある信号が得られる。第２
接点は直流出力で変化がない。次に第２接点が閉じたと
き、端子６からパルス状変化のある信号が得られ、端子
５は相変わらず変化のある信号が得られる。そのため端
子5,6間でパルス状変化の開始時の間隔を調べ、その間
に生じたパルス数に反比例する値が押鍵速度となる。

したがって第12図・第13図に示す接点構造によりパルス
数を計測して、タッチレスポンス効果用信号としてい
る。

押鍵が開始され、第１接点１が開または閉となった以降
第２接点２が閉じるまでの時間について調べた所、第14
図に示すように1m秒乃至20m秒という極めて大きな違い
があり、６〜12m秒の値となる場合の多いことが判っ
た。第14図は棒グラフ状に示してあるが、その中間値も
存在する。第15図は前記所要時間の逆数として押鍵速度
を求めた例を示している。最高速度は1m秒で得られ、最
低速度は20m秒で得られる。押鍵速度の例は1m秒に対し
７F_H（Ｈは16進数の表示であることを表す）、20m秒以
上は00_Hである。

そしてハモンドオルガンで代表されるようなタッチレス
ポンス効果の必要のないティビア・ドローバ音などに対
しては、第１接点出力信号により直ぐ発音処理を開始さ
せ、ピアノ音のようにタッチレスポンス効果の必要のあ
る音に対しては第２接点出力信号により発音処理を行う
ことが検討された。

［発明が解決しようとする問題点］ 発音処理手段を２組具備し押鍵の時間経過に伴い、両者
が各別に発音を開始したとき、音の立上りに時間差が生
じた。その時間差が大きくなるとき例えばゆっくりとし
た押鍵のとき、演奏者に不快感を与えるようになる。演
奏者が故意に第１接点と第２接点の間を走査している時
押鍵を中断すれば、タッチレスポンス効果のついたピア
ノ音は発生できない。

本発明の目的は前述の欠点を改善し、不自然な押鍵のさ
れたときも、発音処理手段の動作を出来るだけ自然な状
態で開始できるような電子楽器のキーアサイナを提供す
ることにある。

［問題点を解決するための手段］ 第１図は本発明の原理構成を示すブロック図である。第
１図において、10はキー開閉器、11は第１接点、12は第
２接点、13は２経路連動切換開閉器、20はキーアサイ
ナ、21は第１発音処理手段、31は第２発音処理手段を示
す。１鍵当たり２個の接点が鍵の操作方向に離して配置
され、押鍵操作により先ず第１接点が、次に第２接点が
閉成するキー開閉器と、該キー開閉器の接点の走査結果
に基づき発音処理を行うキーアサイナとを有する電子楽
器において、キー開閉器10は、第１接点11の開閉に基づ
き第１接点出力信号を発生し、第２接点12の閉成に基づ
き第２接点出力信号を発生するものであり、キーアサイ
ナ20は、第１発音処理手段21と、第２発音処理手段31
と、２経路連動切換開閉器13とを具備し、前記第１接点
11出力信号は、前記２経路連動切換開閉器13の通常接続
時に該開閉器13を介して第１発音処理手段21に印加さ
れ、第２接点12出力信号は、前記２経路連動切換開閉器
13の通常接続時に該開閉器13を介して第２発音処理手段
31に印加され、前記開閉器13の切換接続時には第１発音
処理手段21と、第２発音処理手段31とに並列に印加され
ることである。

〔作用〕

２経路連動切換開閉器13を実線で示す通常の接続位置と
したとき、押鍵されたキー開閉器10の開閉情報のうち第
１接点11の出力信号は第１発音処理手段21に印加され、
例えばティビア・ドローバ音のようにタッチレスポンス
の不要な楽音を発生させる。また第２接点12の出力信号
は第２発音処理手段31に印加されるから、第１発音処理
手段21とは異なる音色の楽音（例えばタッチレスポンス
のついたピアノ音）を独立に発生させることができる。
ティビア・ドローバ音とピアノ音の両者を発生させると
きは、２経路連動切換開閉器13の接続を破線の位置に切
換えて押鍵する。そのときは第１接点11の出力信号によ
っては何れの発音処理手段も動作せず、第２接点12の出
力信号が得られたときに両発音処理手段21,31が同時に
発音して前記の両方音を発生させる。

［実施例］ 第２図は本発明の実施例の構成を示すブロック図であ
る。第２図は切換開閉器13をソフトウェアで実現した場
合を示している。したがってハードウェアで切換開閉器
13を構成して良いことは勿論である。

第２図のキーアサイナ20において、30はマイクロプロセ
ッサ、23,33はメモリ類で旧キーデータメモリ、新キー
データメモリ、イニシャル・タッチデータメモリをまと
めて示す。24,34はアサインメントメモリ、25,35は押鍵
順番メモリ、26,36はカウンタ類で区域カウンタ・優先
順番カウンタ・キー走査カウンタ・ビットカウンタをま
とめて示す。27は第１楽音発生器、37は第２楽音発生
器、28はnTV系列のアサインメントメモリ、38はTV1,TV2
系列のアサインメントメモリを示す。ここでnTV系列は
アサインメントメモリを使用する楽音発生器において、
メモリに記憶されている波形として、半周期または１周
期の波形が一度だけ記憶され、その波形を繰り返し読出
すときのレジスタ上の波形系列を言う。そしてTV1,TV2
系列とは、上記の波形が刻々に更新され、それを順序正
しく読出して、楽音を発生させることにより、楽音波形
が時間的に次々と変化して行くときのレジスタ上の波形
系列を言う。マイクロプロセッサは処理を始めるとき、
楽音発生器におけるアサインメントメモリ28,38の動作
状況を調べ、楽音発生に要求される状態を知って、発音
処理手段を個別に動作させるか、または両者同時に動作
させるかを区別して動作に入ることが概略の説明であ
る。

次に前記動作の主ルーチンを第３図により説明する。第
３図において、開始後キーアサイナと楽音発生器を対し
所定の初期設定を処理（１）（２）により行う。次に処
理（３）によりキー開閉器の走査を始め、処理（４）に
おいて変化のあったキー開閉情報に関連する音色データ
を楽音発生器に送る。条件分岐（５）において楽音発生
器内の押鍵指示のため、切換開閉器のコントロール信号
が実線側（個別発音）か点線側（同時発音）かを調べ
る。個別発音側の場合は処理（６）においてキーアサイ
ナ（１）即ち第１発音処理手段21が動作し、処理（７）
により結果が格納されているアサインメントメモリ24の
変化データを楽音発生器27へ送り、またキーアサイナ
（２）即ち第２発音処理手段31が動作し、処理（９）に
より結果が格納されているアサインメントメモリ34の変
化データを楽音発生器37へ送る。条件分岐（５）におい
て同時発音側であったときは、処理（10）によりキーア
サイナ（２）即ち第２発音処理手段22が動作する。アサ
インメントメモリ34の変化データをTV1,TV2系列の楽音
発生器37へ送ると同時にnTV系列の楽音発生器27へも送
ることを処理（11）（12）で行う。以上の処理が終わる
と主ルーチンが一通り終わったため、ループを描いて処
理（３）から繰り返す。

次に楽音発生器27,37のアサインメントメモリ28,38につ
いて説明する。第４図に示すように48個のノートレジス
タ（NR）で構成する。第４図Ａに示すTV1,TV2系列は同
様なアドレスに同じ情報を割当て、タッチレスポンスを
必要とする第２発音処理手段の側に属する。そして第４
図Ｂに示すnTV系列はタッチレスポンスを不要とする第
１発音処理手段の側に属する。各ノートレジスタにはキ
ーのオン／オフ・キー番号・押鍵速度・区域などを格納
する。キーのオン／オフとは、“0"でオフ、“1"でオン
とする。キー番号は７ビットで構成され、C₀のときは00
_H，C₁のときは0C_Hというように１オクターブで12ずつ値
が多くなる。押鍵速度は押鍵時のイニシャル・タッチデ
ータが格納され、６ビットを使用する。区域と鍵盤毎に
つけられた値であり、ソロ鍵盤を00_B（Ｂは２進符号の
意味），上鍵盤を01_B，下鍵盤を10_B，ペダル鍵盤を11_B
としている。

楽音発生器における音色データは第５図に示すように格
納されている。第５図Ａは第２発音処理手段側、同図Ｂ
は第１発音処理手段側に在る。第５図ＡのTV1系列にお
いてNR00〜NR0Bは上鍵／下鍵合わせて12チャンネルの後
押し優先方式であり、ピアノやハープシコード等のプリ
セット・パーカッション音を発音するため使用する。NR
0CとNR0Dは足鍵２チャンネルの後押し優先方式であり、
エレクトリックベースなどのパーカッション系ベース音
を発音するため使用する。NR0EとNR1Eは2DC0を構成して
おり、１つのソロ音を発生させるのに２つのノートレジ
スタを使用している。NR0FとNR1Fは前述のように2DC0を
構成している。

TV2系列のNR10〜NR1BはTV1系列と同様に上鍵・下鍵合わ
せて12チャンネルの後押し優先方式であり、ストリング
ス，リードのオーケストラ音を発音するため使用する。
NR1C〜NR1Dは足鍵２チャンネル後押し優先方式であり、
オーケストラ系のベース音を発音するため使用する。

nTV系列のNR20〜NR2Bは上鍵・下鍵合わせて12チャンネ
ルの後押し優先方式であり、ティビィア・ドローバ音を
発音するため使用する。なおこの例ではNR2E〜NR2Fは使
用していない。

次にマイクロプロセッサ30が管理するアサインメントメ
モリ24,34を第６図に示す。第６図Ａは第２接点SW2によ
って得た情報で割当てを行ったものであり、タッチスピ
ードデータも有効である。このアサインメントメモリの
内容は第３図のNR00〜NR1Fの32個のノートレジスタへ転
送され、タッチレスポンス効果を有する音を発生する。
第６図Ｂは第１接点SW1によって得られた情報で割当て
を行ったものである。タッチスピードデータはマイクロ
プロセッサが適当な音量で発音できる値をデフォルトデ
ータとして、第６図ＢのアサインメントメモリのCH0〜C
HDの「押鍵速度」の欄へ書込む。第６図に示すこのアサ
インメントメモリの内容は個別発音の場合、第４図のNR
20〜NR2Dの14個のノートレジスタへ転送される。

第６図のアサインメントメモリへの割当てを行うとき使
用する押鍵順番メモリを第７図に示す。第７図Ａは第２
発音処理手段に属し、第７図Ｂは第１発音処理手段に属
する。第７図Ａにおいては第２接点SW2についてのキー
オンオフビットとチャネル番号と格納し、第７図Ｂにお
いては第１接点SW1についてのキーオンオフビットとチ
ャネル番号を格納する。

次にメモリ23,33におけるイニシャル・タッチデータメ
モリを61鍵の鍵盤の例で第８図に示す。第８図におい
て、イニシャル・タッチデータは７ビット構成で、他の
最上位１ビットは各鍵の接点SW2の状態を示している。
キーのオン・オフビットは“1"でオン、“0"でオフであ
ることを示す。第８図に示すタッチ情報領域のアドレス
は00_Hから7F_Hまで鍵盤と１対１に格納していて、小さい
アドレスに低い音の鍵情報が格納される。第７図におい
てアドレス80_H以降のデータは、走査して得たスイッチ
の状態を格納していて、１バイト（８ビット）で４鍵分
の情報を持っている。

第９図は旧キーデータを接点SW1,SW2について示す図で
ある。

第10図は第１発音処理手段の動作フローチャートを示
す。第10図のステップ（１）においてカウンタ26内の区
域カウンタを零とする。次にステップ（２）においてカ
ウンタ26内のキー走査カウンタを零とする。第１接点SW
1の状態について前回走査したデータの格納されている
メモリ23内の旧データメモリからキー走査カウンタに対
応したデータ、即ちアドレス零のデータを読出す。この
データについて新たに走査して得たデータ（新キーデー
タ）との比較をステップ（５）において行う。このとき
通常はEOR回路を使用する。比較するデータは４ビット
単位であって、４つの鍵についてオン／オフ変化の検出
が一度にできる。変化がないときステップ（６）におい
てキー走査カウンタを＋１して同様に処理する。ステッ
プ（７）においてキー走査カウンタがオーバしたときは
区域カウンタを＋１して（ステップ（８））同様に処理
することを繰り返す。区域カウンタがオーバしたとき処
理終了とする。このキー走査によりキー状況変化の検出
速度が上がり、プロセッサの負担が軽減する。なお前述
の区域とは鍵盤を識別して示す言葉で、例えば区域00は
ソロ鍵盤を、区域01は上鍵盤を、区域10は下鍵盤を、区
域11は足鍵盤を示すように定める。

次に条件分岐ステップ（５）以降の動作を説明する。ス
テップ（５）において状況変化の起こったことが検出さ
れたとき、ステップ（10）においてカウンタ26に在るビ
ットカウンタを零としておく。前記メモリ23に在るイニ
シャル・タッチデータメモリにおける４ビットデータの
うち何処のビットに変化が起こったかを調べる。そのた
め４ビット中の最下位ビットから１ビットずつ調べるよ
うにステップ（11）においてビットカウンタの示す零番
ビント以外をマスクして、もう一度新ビット＝旧ビット
をチェックする。ステップ（12）では変化がないときス
テップ（13）においてビットカウンタを＋１して処理す
る。変化が検出できるまで繰り返し、次に変化のあった
ビットについてステップ（15）においてチェックし、例
えばデータビットが“1"であればキーオンに変化し、
“0"であればキーオフに変化したと判断しそれぞれの処
理に移る。

〔キーオフ処理について〕

キーオフ検出をしたとき、ステップ（19）においてキー
番号を得る。次にステップ（20）と（21）において、後
述のアサインメントメモリ24上にそのキーオフされたキ
ー番号に対応するキーオン状態のチャネルがあるかどう
かを調べる。探し出せた場合はそのチャネルヘキーオフ
アサインを行う処理としてステップ（22）を行う。12チ
ャネル全部を探しても無い場合はキーオフアサインを行
わずに、旧データメモリの書換え処理をステップ（28）
で行う。この処理はキーオフアサインしたチャネルと同
じチャネル番号を押鍵順番メモリ25の中から探し出しそ
のオン／オフビットが必ずオンとなっている筈なので、
オフとする処理を行う。その後に旧キーデータメモリの
対応するビットをキーオフとする。ステップ（20）と条
件分岐（21）によってアサインメントメモリ24の12チャ
ネル全部を探しても同一のキー番号が見つからなかった
場合は、キーオフのためのステップ（22）（23）を行わ
ず旧キーデータSW1の書換えだけを行いステップ（13）
へ戻る。

〔キーオン処理について〕

条件分岐（16）によってキーオンが検出されるとステッ
プ（25）によりキー番号とキーオンオフビットを作成
し、それがアサインメントメモリ24の第１バイトにな
る。またステップ（26）によりイニシャル・タッチデー
タを基にテーブルを参照し、データ変換して押鍵速度デ
ータとし、また２ビットからなる区域データを加えて作
成し第２バイトを得る。次にステップ（27）と条件分岐
（28）によりアサインメントメモリ24の中に同一のキー
番号でオンオフビットがオフになっているチャネルを探
す。これは同一鍵で次々と他のチャネルに割当てて行く
と、特にサステインが長い音色では段々音量が大きくな
って不自然になるため、同一キー番号でリリース中のチ
ャネルに割当てようとするものである。条件分岐（28）
で探し出せたらステップ（32）により、その同一キー番
号のチャネルを新たな押鍵に対する割当てチャネルとす
る。条件分岐（28）でアサインメントメモリ24の全ての
チャネルの中に前記と同一キー番号が見つからなかった
場合は条件分岐（29）により押鍵順番メモリ25の中にキ
ーオフチャネルがあるか調べる。キーオフチャネルであ
ると判った場合ステップ（31）により押鍵順番メモリ25
のSW1のキーオフチャネルの中で最も先に押鍵されたチ
ャネルを探し、新たな押鍵に対する割当てチャネルとす
る。

条件分岐（29）で押鍵順番メモリ25の中にSW1のキーオ
フチャネルが無くて、全てキーオンチャネルであった場
合、処理ステップ（30）により押鍵順番メモリ25の中で
最も先に押鍵されたチャネルを探し新たな押鍵に対する
割当てチャネルとする。押鍵順番メモリ25は先頭アドレ
スから押鍵の古い順に割当てたチャネル番号を格納して
いるので、先頭アドレスのメモリが格納するチャネル番
号が最も先に押鍵されたチャネルということになる。

処理ステップ（30）（31）（32）の何れを行った場合で
もその後処理ステップ（33）によりアサインメントメモ
リ24への割当てを行う。その後押鍵順番メモリ25への処
理を処理ステップ（34）〜（41）で行う。条件分岐（3
8）により優先順番カウンタがオーバした場合、処理（3
9）のエラー処理に入る。その後処理ステップ（42）で
旧キーデータSW1の対応するビットをキーオンとする。

押鍵有無の検出を行ったとき、検出できなければ次の４
鍵について検出を行うため、キー走査カウンタを＋１し
てルーチンの最初へ戻る。キー走査カウンタが終了値を
オーバしたとき、区域カウンタの値を＋１して次の区域
の最初の鍵から押鍵検出を行う。区域カウンタの値が終
了値をオーバしたとき第１発音処理手段の処理は終わ
る。

第11図は第２発音処理手段の動作フローチャートであ
る。第10図の場合と比較し異なるのは前者がSW1＝“1"
でキーオン,SW1＝“0"でキーオフの処理をステップ（1
6）（19）で行ったのに対し、後者ではSW2＝“1"でキー
オン,SW2＝“0"且つSW1＝“0"でキーオフの処理をステ
ップ（16）（17）で行うことである。

［発明の効果］ このようにして本発明によると、発音処理手段を２組具
備していて、各手段から音色の異なる発音を発音タイミ
ングを異ならせて行うときは、第１接点・第２接点の各
出力信号で個別に発音する。若し発音タイミングを同時
にするするときは、両発音手段共に第２接点の出力信号
により発音するように、切換開閉器の接続を切換えるた
め、両発音手段の立上りが同時にあって、演奏者にとっ
て不自然さのない楽音を発生させることが出来る。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、 第２図は本発明の実施例の構成を示す図、 第３図は第２図の動作主ルーチンを示す図、 第４図・第６図はアサインメントメモリのデータ格納を
示す図、 第５図は音色データを格納するメモリを示す図、 第７図は押鍵順番メモリのデータ格納を示す図、 第８図はイニシャルタッチデータを格納するメモリを示
す図、 第９図は旧キーデータを格納するメモリを示す図、 第10図は第１発音処理手段の動作フローチャート、 第11図は第２発音処理手段の動作フローチャート、 第12図・第13図はキー開閉器の接点構造を示す図、 第14図は押鍵時間の例を示す図、 第15図は押鍵速度の例を示す図である。 1,11…第１接点 2,12…第２接点、３…鍵 ５…第１接点出力端子 ６…第２接点出力端子 13…切換開閉器 21…第１発音処理手段 31…第１発音処理手段 24,34…アサインメントメモリ 25,35…押鍵順番メモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】１鍵当たり２個の接点が鍵の操作方向に離
   して配置され、押鍵操作により先ず第１接点が、次に第
   ２接点が閉成するキー開閉器と、該キー開閉器の接点の
   走査結果に基づき発音処理を行うキーアサイナとを有す
   る電子楽器において、 キー開閉器（10）は、第１接点（11）の開閉に基づき第
   １接点出力信号を発生し、第２接点（12）の閉成に基づ
   き第２接点出力信号を発生するものであり、 キーアサイナ（20）は、第１発音処理手段（21）と、第
   ２発音処理手段（31）と、２経路連動切換開閉器（13）
   とを具備し、 前記第１接点（11）出力信号は、前記２経路連動切換開
   閉器（13）の通常接続時に該開閉器（13）を介して第１
   発音処理手段（21）に印加され、 第２接点（12）出力信号は、前記２経路連動切換開閉器
   （13）の通常接続時に該開閉器（13）を介して第２発音
   処理手段（31）に印加され、前記開閉器（13）の切換接
   続時には第１発音処理手段（21）と、第２発音処理手段
   （31）とに並列に印加されること を特徴とする電子楽器。