JPH0697444B2 - バスタイムアウト検出回路 - Google Patents
バスタイムアウト検出回路Info
- Publication number
- JPH0697444B2 JPH0697444B2 JP2298996A JP29899690A JPH0697444B2 JP H0697444 B2 JPH0697444 B2 JP H0697444B2 JP 2298996 A JP2298996 A JP 2298996A JP 29899690 A JP29899690 A JP 29899690A JP H0697444 B2 JPH0697444 B2 JP H0697444B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- time
- signal
- system bus
- busy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 〔概要〕 バースト転送を機能を備えたCPUとメモリとI/Oアダプタ
をシステム・バスを介して接続したシステムにおける、
バスタイムアウト検出回路に関し、 データ転送開始から最初の応答信号までの監視と、該最
初の応答信号から次の応答信号までの時間を監視するこ
とにより、２番目以降とバスタイムアウト検出を容易に
することができ、さらに、アドレスストローブ信号によ
る転送モードを意識しない簡単な回路構成によりバスタ
イムアウト検出ができるようにしたバスタイムアウト検
出回路を提供することを目的とし、 システム・バスを介してバースト転送機能を有するCPU
及びI/Oアダプタ等のバスマスタとメモリ（MSU）を接続
したシステムにおける、該システム・バスのタイムアウ
トを検出するバスタイムアウト検出回路であって、該バ
スマスタによるデータ転送のため該システム・バスがビ
ジィー状態であるか否かを監視する監視手段と、該シス
テム・バスを使用している時間を監視するタイマ手段
と、該データ転送への応答信号を検出する検出手段とを
備え、該バスマスタが該システム・バスを保持している
時間を監視して応答信号が送出された時、タイムアウト
検出カウンタをリセットするとともに、応答信号の送出
後に未だ該システム・バスを保持しているときには再度
タイムアウト検出カウンタを動作させ、再度動作した時
点からバスタイムアウト監視を行うように構成する。
をシステム・バスを介して接続したシステムにおける、
バスタイムアウト検出回路に関し、 データ転送開始から最初の応答信号までの監視と、該最
初の応答信号から次の応答信号までの時間を監視するこ
とにより、２番目以降とバスタイムアウト検出を容易に
することができ、さらに、アドレスストローブ信号によ
る転送モードを意識しない簡単な回路構成によりバスタ
イムアウト検出ができるようにしたバスタイムアウト検
出回路を提供することを目的とし、 システム・バスを介してバースト転送機能を有するCPU
及びI/Oアダプタ等のバスマスタとメモリ（MSU）を接続
したシステムにおける、該システム・バスのタイムアウ
トを検出するバスタイムアウト検出回路であって、該バ
スマスタによるデータ転送のため該システム・バスがビ
ジィー状態であるか否かを監視する監視手段と、該シス
テム・バスを使用している時間を監視するタイマ手段
と、該データ転送への応答信号を検出する検出手段とを
備え、該バスマスタが該システム・バスを保持している
時間を監視して応答信号が送出された時、タイムアウト
検出カウンタをリセットするとともに、応答信号の送出
後に未だ該システム・バスを保持しているときには再度
タイムアウト検出カウンタを動作させ、再度動作した時
点からバスタイムアウト監視を行うように構成する。
本発明は、バースト転送を機能を備えたCPUとメモリとI
/Oアダプタがシステム・バスを介して接続されたシステ
ムにおける、システムバスのタイムアウトを検出するバ
スタイムアウト検出回路に関する。
/Oアダプタがシステム・バスを介して接続されたシステ
ムにおける、システムバスのタイムアウトを検出するバ
スタイムアウト検出回路に関する。
近年、データ転送効率を向上させるためにバースト転送
を行うシステムが多い。バースト転送とは順々に転送さ
れるデータのうち特定の規定により一単位として扱われ
るデータのブロック毎に、データ転送する方式をいう。
このバースト転送では送受信間の転送をスムースに実行
するために、マスタ側が要求する転送サイズ、即ち、ブ
ロックの大きさやブロックの数を予めスレーブ側に通知
しておく必要がある。
を行うシステムが多い。バースト転送とは順々に転送さ
れるデータのうち特定の規定により一単位として扱われ
るデータのブロック毎に、データ転送する方式をいう。
このバースト転送では送受信間の転送をスムースに実行
するために、マスタ側が要求する転送サイズ、即ち、ブ
ロックの大きさやブロックの数を予めスレーブ側に通知
しておく必要がある。
第３図はバースト転送を行う一般的なシステムのブロッ
ク図である。中央処理装置CPU、複数のメモリMSU、複数
のI/Oアダプタ等がシステム・バスCBを介して相互に接
続されている。バースト転送はCPU（この場合、バスマ
スタ側）とI/Oアダプタ（この場合、スレーブ側）の間
でシステム・バスを介して行われる。そして、CPUには
バスタイムアウト検出回路TODが設けられ、システム・
バスのビジィー状態を監視している。
ク図である。中央処理装置CPU、複数のメモリMSU、複数
のI/Oアダプタ等がシステム・バスCBを介して相互に接
続されている。バースト転送はCPU（この場合、バスマ
スタ側）とI/Oアダプタ（この場合、スレーブ側）の間
でシステム・バスを介して行われる。そして、CPUには
バスタイムアウト検出回路TODが設けられ、システム・
バスのビジィー状態を監視している。
第４、５図は第３図のバスタイムアウト検出回路の従来
例である。
例である。
システム・バスCBに接続されたバスマスタがバースト転
送を開始するとき、先ずアドレスストローブ信号ASと、
バス使用中を示すビジィー信号BUSYをスレーブ側に送出
する。また、このとき、アドレスストローブ信号ASの期
間だけアドレスADDと、リード／ライト信号R/Wと、転送
サイズ信号SIZEをスレーブ側に送出する。
送を開始するとき、先ずアドレスストローブ信号ASと、
バス使用中を示すビジィー信号BUSYをスレーブ側に送出
する。また、このとき、アドレスストローブ信号ASの期
間だけアドレスADDと、リード／ライト信号R/Wと、転送
サイズ信号SIZEをスレーブ側に送出する。
スレーブ側は、システム・バス上のアドレスストローブ
信号ASのタイミングでアドレス情報をサンプリングして
おり、もし、自己がセレクトされたならば、転送サイズ
信号SIZEにより指定されたバイト数をシステム・バスの
データ幅に合わせて、数回に分けて応答信号ACKととも
にバスマスタに転送する。そして、エラーを検出した場
合にはバスエラー信号BERRを応答する。
信号ASのタイミングでアドレス情報をサンプリングして
おり、もし、自己がセレクトされたならば、転送サイズ
信号SIZEにより指定されたバイト数をシステム・バスの
データ幅に合わせて、数回に分けて応答信号ACKととも
にバスマスタに転送する。そして、エラーを検出した場
合にはバスエラー信号BERRを応答する。
しかし、何らかの障害によりスレーブ側にそのアドレス
に応答するものがないか、または、何らかの要因で転送
の途中でスレーブ側が応答できなくなった場合には、シ
ステム・バスはビジィー状態となりバスビジィー信号BU
SYが落とせなくなり、いわゆる「ハング・アップ」とな
る。
に応答するものがないか、または、何らかの要因で転送
の途中でスレーブ側が応答できなくなった場合には、シ
ステム・バスはビジィー状態となりバスビジィー信号BU
SYが落とせなくなり、いわゆる「ハング・アップ」とな
る。
従来、このバスのハング・アップを防止するための２つ
の方法がある。
の方法がある。
まず、第４図に示すように、システム・バス上のアド
レスストローブ信号ASによってタイムアウト検出カウン
タTOCのカウント・イネーブル信号ENとなるフリップ・
フロップFFをセットする。
レスストローブ信号ASによってタイムアウト検出カウン
タTOCのカウント・イネーブル信号ENとなるフリップ・
フロップFFをセットする。
このフリップ・フロップFFはORゲートを介して、システ
ム・バス上の応答信号ACK、バスエラー信号BERR、又は
タイムアウト検出カウンタTOCのキャリー出力TOにより
リセットされる。
ム・バス上の応答信号ACK、バスエラー信号BERR、又は
タイムアウト検出カウンタTOCのキャリー出力TOにより
リセットされる。
このタイムアウト検出カウンタTOCは、フリップ・フロ
ップFFにカウント・イネーブル信号ENがセットされてい
る間カウント動作を行う。ここで、もし、一定時間経過
しても、システム・バス上に応答信号ACK、バスエラー
信号BERRが送出されなかった場合は、タイムアウト検出
カウンタTOCはタイムアウトとなりタイムアウトを示す
キャリーTOが出力される。そのキャリーTOにより、前述
のようにORゲートを介してフリップ・フロップFFをリセ
ットするとともに、エラー応答としてシステム・バス上
にバスエラー信号BERRを送出する。
ップFFにカウント・イネーブル信号ENがセットされてい
る間カウント動作を行う。ここで、もし、一定時間経過
しても、システム・バス上に応答信号ACK、バスエラー
信号BERRが送出されなかった場合は、タイムアウト検出
カウンタTOCはタイムアウトとなりタイムアウトを示す
キャリーTOが出力される。そのキャリーTOにより、前述
のようにORゲートを介してフリップ・フロップFFをリセ
ットするとともに、エラー応答としてシステム・バス上
にバスエラー信号BERRを送出する。
一方、第５図に示すように、システム・バス上のアド
レスストローブ信号ASにより、転送サイズSIZEをラッチ
するとともに、タイムアウト検出カウンタTOCのイネー
ブル信号ENを送出するフリップ・フロップFFをセットす
る。
レスストローブ信号ASにより、転送サイズSIZEをラッチ
するとともに、タイムアウト検出カウンタTOCのイネー
ブル信号ENを送出するフリップ・フロップFFをセットす
る。
タイムアウト検出カウンタTOCは、フリップ・フロップF
Fにイネーブル信号ENがセットされている間カウント動
作を行う。
Fにイネーブル信号ENがセットされている間カウント動
作を行う。
一方、応答信号カウンタRCはシステム・バス上の応答信
号ACKをカウントしており、その出力は比較器CMに送出
される。
号ACKをカウントしており、その出力は比較器CMに送出
される。
比較器CMはラッチされている転送サイズSIZEのデコード
出力と、応答信号カウンタRCの出力を比較し、一致した
ときイネーブル信号ENをORゲートを介してフリップ・フ
ロップFFにリセットする。
出力と、応答信号カウンタRCの出力を比較し、一致した
ときイネーブル信号ENをORゲートを介してフリップ・フ
ロップFFにリセットする。
このフリップ・フロップFFは、ORゲートを介してシステ
ム・バス上のバスエラー信号BERR又はタイムアウト検出
カウンタのキャリー出力TOによってもリセットされる。
ム・バス上のバスエラー信号BERR又はタイムアウト検出
カウンタのキャリー出力TOによってもリセットされる。
ここで、もし、一定時間経過しても指定された転送サイ
ズ分だけ応答信号ACKが送出されなかった場合、タイム
アウト検出カウンタTOCはタイムアウトとなりキャリーT
Oが送出される。その出力によりシステム・バス上にエ
ラー応答としてバスエラー信号BERRを送出する。
ズ分だけ応答信号ACKが送出されなかった場合、タイム
アウト検出カウンタTOCはタイムアウトとなりキャリーT
Oが送出される。その出力によりシステム・バス上にエ
ラー応答としてバスエラー信号BERRを送出する。
しかしながら、上記の従来構成において、 第４図の場合には、転送開始から最初の応答信号までを
検出対象としているため、２番目以降の応答信号のタイ
ムアウト検出ができず、 第５図の場合には、全てのタイムアウト検出を行うため
には、何ブロック転送するかを調べ、最後の応答である
ことを見つける必要があり、そのため回路が複雑となり
ハード量が増大する、 という問題がある。
検出対象としているため、２番目以降の応答信号のタイ
ムアウト検出ができず、 第５図の場合には、全てのタイムアウト検出を行うため
には、何ブロック転送するかを調べ、最後の応答である
ことを見つける必要があり、そのため回路が複雑となり
ハード量が増大する、 という問題がある。
本発明の目的は、転送開始から最初の応答信号までの監
視と、最初の応答信号から次の応答信号までの間を監視
することにより、２番目以降のタイムアウト検出ができ
るようにしたバスタイムアウト検出回路を提供すること
にある。
視と、最初の応答信号から次の応答信号までの間を監視
することにより、２番目以降のタイムアウト検出ができ
るようにしたバスタイムアウト検出回路を提供すること
にある。
本発明は、システム・バスを介してバースト転送機能を
有するCPU及びI/Oアダプタ等のバスマスタとメモリ（MS
U）を接続したシステムにおける、該システム・バスの
タイムアウトを検出するバスタイムアウト検出回路であ
って、 該バスマスタによるデータのため該システム・バスCBが
ビジィー状態であるか否かを監視する監視手段と、該シ
ステム・バスを使用している時間を監視するタイマ手段
と、該データ転送への応答信号を検出する検出手段とを
備え、 該バスマスタが該システム・バスを保持している時間を
監視して応答信号が送出された時、タイムアウト検出カ
ウンタをリセットするとともに、応答信号の送出後に未
だ該システム・バスを保持しているときには再度タイム
アウト検出カウンタを動作させ、再度動作した時点から
バスタイムアウト監視を行うことを特徴とする。
有するCPU及びI/Oアダプタ等のバスマスタとメモリ（MS
U）を接続したシステムにおける、該システム・バスの
タイムアウトを検出するバスタイムアウト検出回路であ
って、 該バスマスタによるデータのため該システム・バスCBが
ビジィー状態であるか否かを監視する監視手段と、該シ
ステム・バスを使用している時間を監視するタイマ手段
と、該データ転送への応答信号を検出する検出手段とを
備え、 該バスマスタが該システム・バスを保持している時間を
監視して応答信号が送出された時、タイムアウト検出カ
ウンタをリセットするとともに、応答信号の送出後に未
だ該システム・バスを保持しているときには再度タイム
アウト検出カウンタを動作させ、再度動作した時点から
バスタイムアウト監視を行うことを特徴とする。
具体的には、該監視手段は該システム・バスからの応答
信号（ACK）、バスエラー信号（BERR）、又は該タイム
アウト検出カウンタからのタイムアウト信号TOを受ける
NORゲートと、共にシステム・バスからのバスビジィー
信号BUSYと該NORゲートの出力を受けるANDゲート及びNA
NDゲートとにより構成される。
信号（ACK）、バスエラー信号（BERR）、又は該タイム
アウト検出カウンタからのタイムアウト信号TOを受ける
NORゲートと、共にシステム・バスからのバスビジィー
信号BUSYと該NORゲートの出力を受けるANDゲート及びNA
NDゲートとにより構成される。
本発明はシステム・バス上のバスビジィー信号BUSYを監
視し、このバスビジィー信号BUSYの送出から応答信号AC
Kと、その応答信号ACKから、次の応答信号ACKというよ
うに、最初と次の応答信号の間の監視も行うことにより
転送モードを意識せずに、２番目以降の応答信号ACKの
タイムアウト検出を行えるようにしている。
視し、このバスビジィー信号BUSYの送出から応答信号AC
Kと、その応答信号ACKから、次の応答信号ACKというよ
うに、最初と次の応答信号の間の監視も行うことにより
転送モードを意識せずに、２番目以降の応答信号ACKの
タイムアウト検出を行えるようにしている。
第１図は本発明の一実施例構成図である。図示のよう
に、システム・バスCBからの応答信号ACK、バスエラー
信号BERR、及びタイムアウト検出回路TOCのキャリー出
力TOを受けるNORゲートと、バスビジィー信号BUSY及びN
ORゲートの出力を受けるAND及びNANDゲートと、フリッ
プ・フロップFFと、タイムアウト検出カウンタTOCによ
り構成される。
に、システム・バスCBからの応答信号ACK、バスエラー
信号BERR、及びタイムアウト検出回路TOCのキャリー出
力TOを受けるNORゲートと、バスビジィー信号BUSY及びN
ORゲートの出力を受けるAND及びNANDゲートと、フリッ
プ・フロップFFと、タイムアウト検出カウンタTOCによ
り構成される。
このような構成において、あるバスマスタがデータ転送
を開始するとき、システム・バスにアドレスストローブ
信号AS信号とバスビジィー信号BUSYを送出する。
を開始するとき、システム・バスにアドレスストローブ
信号AS信号とバスビジィー信号BUSYを送出する。
システム・バス上にバスビジィー信号BUSYが送出される
と、バスビジィー信号はBUSYはANDゲートを通り、タイ
ムアウト検出カウンタTOCのカウント・イネーブル信号E
Nを出力するフリップ・フロップFFをセットする。
と、バスビジィー信号はBUSYはANDゲートを通り、タイ
ムアウト検出カウンタTOCのカウント・イネーブル信号E
Nを出力するフリップ・フロップFFをセットする。
このフリップ・フロップFFがセットされると、タイムア
ウト検出カウンタTOCはカウント動作を開始する。
ウト検出カウンタTOCはカウント動作を開始する。
その後、応答信号ACK又はバスエラー信号BERRがシステ
ム・バス上に現れるとNORゲートの出力が「ローレベ
ル」となり、これがANDゲート及びNANDゲートに入力さ
れ、さらに、バスビジィー信号BUSYもANDゲート及びNAN
Dゲートに入力される。
ム・バス上に現れるとNORゲートの出力が「ローレベ
ル」となり、これがANDゲート及びNANDゲートに入力さ
れ、さらに、バスビジィー信号BUSYもANDゲート及びNAN
Dゲートに入力される。
そして、カウント・イネーブル信号ENを出力するフリッ
プ・フロップFFのセット側のANDゲートの出力は「ロー
レベル」となり、これによりフリップ・フロップFFのセ
ット状態は解除され、同時に、NANDゲートの「ハイレベ
ル」出力によりフリップ・フロップFFをリセットする。
また、フリップ・フロップFFは、バスビジィー信号BUSY
のオフによりANDゲートの出力が「ローレベル」となる
のでリセットされる。
プ・フロップFFのセット側のANDゲートの出力は「ロー
レベル」となり、これによりフリップ・フロップFFのセ
ット状態は解除され、同時に、NANDゲートの「ハイレベ
ル」出力によりフリップ・フロップFFをリセットする。
また、フリップ・フロップFFは、バスビジィー信号BUSY
のオフによりANDゲートの出力が「ローレベル」となる
のでリセットされる。
フリップ・フロップFFのリセットによりイネーブル信号
ENが送出されなくなると、タイムアウト検出カウンタTO
Cはリセットされる。このとき、システム・バス上にバ
スビジィ信号BUSYがまた送出されているようであれば、
バースト転送と見なし、再度フリップ・フロップFFのセ
ットを行い、イネーブル信号ENによりタイムアウト検出
カウンタTOCを起動する。上述の動作はシステム・バス
上のバスビジィー信号BUSYが無くなるまで繰り返され
る。
ENが送出されなくなると、タイムアウト検出カウンタTO
Cはリセットされる。このとき、システム・バス上にバ
スビジィ信号BUSYがまた送出されているようであれば、
バースト転送と見なし、再度フリップ・フロップFFのセ
ットを行い、イネーブル信号ENによりタイムアウト検出
カウンタTOCを起動する。上述の動作はシステム・バス
上のバスビジィー信号BUSYが無くなるまで繰り返され
る。
しかし、何らかの異常により応答信号ACK又はバスエラ
ー信号BERRが応答されなかったとき、タイムアウト検出
カウンタTOCはタイムアウトとなり、タイムアウト信号
（キャリー出力）TOが送出される。このタイムアウト信
号TOにより、システム・バス上にエラー応答としてバス
エラー信号BERRを送出する。バスエラー信号BERRを受け
たバスマスタはデータ転送サイクルの異常終結となり、
バスビジィー信号BUSYをオフする。
ー信号BERRが応答されなかったとき、タイムアウト検出
カウンタTOCはタイムアウトとなり、タイムアウト信号
（キャリー出力）TOが送出される。このタイムアウト信
号TOにより、システム・バス上にエラー応答としてバス
エラー信号BERRを送出する。バスエラー信号BERRを受け
たバスマスタはデータ転送サイクルの異常終結となり、
バスビジィー信号BUSYをオフする。
この、タイムアウト信号TOはNORゲートに入力されるの
で、NANDゲートを経てフリップ・フロップFFはリセット
され、イネーブル信号ENが送出されなくなるので、タイ
ムアウト検出カウンタTOCは初期状態となり次の転送に
備える。
で、NANDゲートを経てフリップ・フロップFFはリセット
され、イネーブル信号ENが送出されなくなるので、タイ
ムアウト検出カウンタTOCは初期状態となり次の転送に
備える。
第２図（ａ）、（ｂ）は本発明の信号タイミングチャー
トである。（ａ）は通常時のタイムチャート、（ｂ）は
タイムアウト発生時のタイミングチャートである。
トである。（ａ）は通常時のタイムチャート、（ｂ）は
タイムアウト発生時のタイミングチャートである。
上述の説明のように、バスビジィー信号BUSYの立上がり
を検出し、その時点からタイムアウト検出カウンタTOC
を動作させ、応答信号ACK又はバスビジィー信号BERRに
よりリセットする。このとき、バスビジィー信号BUSYが
未だシステムバス上に送出されていれば、再度、タイム
アウト検出カウンタTOCをセットし、次の応答信号ACK又
はバスエラー信号BERRまでを監視する。そして、その監
視動作はバスビジィー信号BUSYがなくなるまで繰り返さ
れる。
を検出し、その時点からタイムアウト検出カウンタTOC
を動作させ、応答信号ACK又はバスビジィー信号BERRに
よりリセットする。このとき、バスビジィー信号BUSYが
未だシステムバス上に送出されていれば、再度、タイム
アウト検出カウンタTOCをセットし、次の応答信号ACK又
はバスエラー信号BERRまでを監視する。そして、その監
視動作はバスビジィー信号BUSYがなくなるまで繰り返さ
れる。
以上説明したように、本発明によれば、転送開始から最
初の応答信号までの監視と、この最初の応答信号から次
の応答信号までの間を監視することにより、２番目以降
のタイムアウト検出を可能とし、また、アドレスストロ
ーブ信号による転送モードを意識することのない簡単な
回路構成によりタイムアウト検出を行うことができる。
初の応答信号までの監視と、この最初の応答信号から次
の応答信号までの間を監視することにより、２番目以降
のタイムアウト検出を可能とし、また、アドレスストロ
ーブ信号による転送モードを意識することのない簡単な
回路構成によりタイムアウト検出を行うことができる。
【図面の簡単な説明】 第１図は本発明のバスタイムアウト検出回路の一実施例
構成図、 第２図（ａ）、（ｂ）は本発明の信号タイミングチャー
ト、 第３図は一般的なシステム構成図、及び 第４、５図は従来のバスタイムアウト検出回路の構成図
である。 （符号の説明） CPU……中央処理装置、 MSU……メモリ、 TOD……バスタイムアウト検出回路、 TOC……タイムアウト検出回路、 RC……応答信号カウンタ、 CM……比較器、 CB……システム・バス、 ACK……応答信号、 ADD……アドレス、 AS……アドレスストローブ信号、 BERR……バスエラー信号、 BUSY……バスビジィー信号、 EN……カウント・イネーブル信号、 SIZE……転送サイズ信号、 TO……タイムアウト信号。
構成図、 第２図（ａ）、（ｂ）は本発明の信号タイミングチャー
ト、 第３図は一般的なシステム構成図、及び 第４、５図は従来のバスタイムアウト検出回路の構成図
である。 （符号の説明） CPU……中央処理装置、 MSU……メモリ、 TOD……バスタイムアウト検出回路、 TOC……タイムアウト検出回路、 RC……応答信号カウンタ、 CM……比較器、 CB……システム・バス、 ACK……応答信号、 ADD……アドレス、 AS……アドレスストローブ信号、 BERR……バスエラー信号、 BUSY……バスビジィー信号、 EN……カウント・イネーブル信号、 SIZE……転送サイズ信号、 TO……タイムアウト信号。
Claims (1)
- 【請求項１】システム・バスを介してバースト転送機能
を有するCPU及びI/Oアダプタ等のバスマスタとメモリ
（MSU）を接続したシステムにおける、該システム・バ
スのタイムアウトを検出するバスタイムアウト検出回路
であって、 該バスマスタによるデータ転送のため該システム・バス
がビジィー状態であるか否かを監視する監視手段であっ
て、該システム・バスからの応答信号（ACK）、バスエ
ラー信号（BERR）、又はタイムアウト検出カウンタから
のタイムアウト信号（TO）を受けるNORゲートと、共に
該システム・バスからのバスビジィー信号（BUSY）と該
NORゲートの出力を受けるANDゲート及びNANDゲートとを
有するものと、 該システム・バスを使用している時間を監視するタイマ
手段と、 該データ転送への応答信号を検出する検出手段とを備
え、 該バスマスタが該システム・バスを保持している時間を
監視して応答信号が送出された時、該タイムアウト検出
カウンタをリセットするとともに、応答信号の送出後に
未だ該システム・バスを保持しているときには再度該タ
イムアウト検出カウンタを動作させ、再度動作した時点
からバスタイムアウト監視を行うことを特徴とするバス
タイムアウト検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298996A JPH0697444B2 (ja) | 1990-11-06 | 1990-11-06 | バスタイムアウト検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298996A JPH0697444B2 (ja) | 1990-11-06 | 1990-11-06 | バスタイムアウト検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04171559A JPH04171559A (ja) | 1992-06-18 |
| JPH0697444B2 true JPH0697444B2 (ja) | 1994-11-30 |
Family
ID=17866884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2298996A Expired - Lifetime JPH0697444B2 (ja) | 1990-11-06 | 1990-11-06 | バスタイムアウト検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697444B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178555A (ja) * | 1984-02-24 | 1985-09-12 | Ricoh Co Ltd | 共通バス障害検知方式 |
-
1990
- 1990-11-06 JP JP2298996A patent/JPH0697444B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04171559A (ja) | 1992-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4458314A (en) | Circuitry for allocating access to a demand shared bus | |
| CN108132910B (zh) | 系统互连以及具有系统互连的片上系统 | |
| US7076719B2 (en) | Bus system and retry method | |
| CN103530215B (zh) | 一种内部集成电路主机的自检方法、装置及主机 | |
| US7200781B2 (en) | Detecting and diagnosing a malfunctioning host coupled to a communications bus | |
| US10318466B2 (en) | Method and apparatus for handling outstanding interconnect transactions | |
| GB2598666A (en) | I3C pending read with retransmission | |
| CN119473801B (zh) | 基于axi协议的总线超时监测方法、装置及系统 | |
| JPH04171559A (ja) | バスタイムアウト検出回路 | |
| JPH043282A (ja) | Ｉｃカード | |
| JP2945123B2 (ja) | 通信システム | |
| JPS62162155A (ja) | 情報処理システム | |
| JP3352607B2 (ja) | シリアルバス接続装置 | |
| JPS63201863A (ja) | 情報転送方式 | |
| SU1686453A1 (ru) | Устройство дл сопр жени вычислительной машины с общей магистралью | |
| JPS59112742A (ja) | デ−タ収集方式 | |
| JPH10133979A (ja) | 通信方法及び通信システム | |
| JPH01173245A (ja) | 無応答検出回路 | |
| JPH0463419B2 (ja) | ||
| JPH0652000A (ja) | デ−タ転送方法 | |
| JPS61173368A (ja) | 共有記憶装置のアクセス方式 | |
| JPH02272845A (ja) | 異常フレーム検出方式 | |
| JPH06124248A (ja) | バス制御回路 | |
| JPH03218147A (ja) | 通信制御装置 | |
| JPS59195736A (ja) | 通信制御装置 |